值输出 端口与减阻值输出端口分别与所述忆阻器的两端相连，所述忆阻器的两端分别连接至所述 系统电路的两个输入端口。
[0025]在本实施例中，所述第一NM0S管M1、第四NM0S管M4均采用二极管连接方式。
[0026] 本实施例还提供了一种基于Memristor/MOSFET的可编程电路的实现方法:将输入 编程电压输入所述忆阻器阻值控制模块的第一编程输入端口以及第二编程输入端口，分别 控制第一 NM0S管Ml、第二NM0S管M2以及第三NM0S管M3、第四NM0S管M4的关断与电流的流向， 采用脉冲对所述忆阻器进行编程，其中脉冲幅度、周期及占空比根据系统电路需求来调整。 [0027]在本实施例中，所述第一匪0S管Ml与所述第四NM0S管M4采用二极管连接方式，用 以使第一NM0S管Ml、第四NM0S管M4始终工作在饱和区，其电流不随漏源电压改变而变化，其 中电流值的计算采用下式：
[0029] 其中，Id为NM0S管的漏极电流，un为电子迀移速率，C〇x为单位面积氧化层电容，W为 沟道宽度，L为沟道的长度，V CS为NM0S管栅源极之间的电压，VTH为NM0S管的阈值电压。
[0030] 在本实施例中，所述第一编程输入端与所述第二编程输入端输入的编程电压 提供NM0S管的工作电压。
[0031] 忆阻器作为新一代电子器件，以其可记忆电阻和纳米级别尺寸等优点备受关注。 忆阻器具有结构简单、同CMOS电路兼容性良好、可集成性高、功耗低等优势，在高密度非易 失性存储器、人工智能、图像处理、逻辑运算、RFID、云计算、模拟神经元突触、控制系统、信 号处理等方面有巨大的应用潜能。其中忆阻器的模型如图1所示。
[0032] 忆阻器某时刻的电阻与之前流过的电流有关，内部结构表现为掺杂区和非掺杂区 的比例决定其当前的阻值。用x表示掺杂区与非掺杂区边界的位置，D表示氧化钛层的宽度； Ron与Roff为模型在开启状态即氧化物全为Ti02-n和关断状态即氧化物全为Ti0 2时的电阻。忆 阻器某时刻掺杂区与非掺杂边界的位置x与流经的电流相关，同时x的值决定了此刻的阻 值，相关公式如下：
[0035] 忆阻器的记忆性通过Ti02与Ti02-n之间的转换体现出来。在当电流正向流过器件， 氧原子在电压作用下由Ti02-n层漂移至Ti02层，使得一定厚度的Ti0 2变化为Ti02-n。在这样的 变化下，器件的导电性不断增强，而器件的电阻随之减小。而当器件两端加上一负方向电压 时，氧原子在电压作用下由Ti0 2漂移至Ti02-n，一定厚度的Ti02-n变化为Ti0 2。由此器件的导 电性不断减弱，器件电阻也随之增大。此外，实验研究发现，当忆阻器两端电压小于某一阈 值电压时，杂质迀移速率很小甚至为〇,此时器件两端的电场不足以使杂质发生大规模迀 移，忆阻器表现为线性电阻；当忆阻器两端电压大于阈值电压时，电场随之不断增强，杂质 迀移速率开始呈指数增加，忆阻器阻值出现变化。这一现象如图2所示，对忆阻器添加激励V (in) = 2s in⑴（V)，设置阈值电压Vt = 0.5V。当| V(in) | > Vt时，忆阻器将阻值随着流经的 电流而变化。本发明基于这一现象提出了一种基于忆阻器的可编程电路设计思路以及忆阻 器阻值控制电路。可编程电路系统由忆阻器阻值控制电路、忆阻器、系统电路三部分组成， 如图3所示。忆阻器阻值控制电路由4个NM0S管组成，如图4所示。
[0036]较佳的，本发明提出的可编程电路是利用忆阻器阻值在编程电压的控制下根据系 统需求进行相应变化，从而达到控制系统输出参量的可编程效果。在此基础上，本发明进一 步提出的忆阻器阻值控制电路是利用M0S管的开关特性以及二极管连接方式提供产生改变 忆阻器阻值电流。本发明的忆阻器阻值控制电路采用4个NM0S管121314，￥1、￥2是编程 输入端口，分别控制两个匪0S管的关断与电流的流向。M1、M4采用二极管连接方式，二极管 连接方式可使Ml、M4始终工作在饱和区，其电流不随漏源电压改变而变化，其电流值可根据 M0S管饱和区电流公式
进行粗略计算，这种方法可帮助量化忆阻器 阻值的变化量。本发明采用的编程电压V1、V2同时也是NM0S管工作电压，采用脉冲对忆阻器 进行编程，脉冲幅度、周期及占空比可根据系统电路需求来调整。
[0037]为了证明方案的可行性，在本实施例中，模拟了 VPP = 5V，T = 200ms的脉冲对忆阻器 阻值的改变情况，先后分别是六个周期的V(l)减小忆阻器阻值的功能及六个周期的V(2)增 大忆阻器阻值的功能。当￥(1) = 5￥，￥(2)=0￥时，1〇14管关断<^1采用二极管连接方式，始 终满足VDS>V GS-Vth，所以Ml导通且工作在饱和区。M2管也导通，但由于其漏端电压过小，故 M2工作于线性电阻区，导通电流。所以，编程电压V(l)产生的电流将正向流过忆阻器，忆阻 器阻值减小；同理，当V(2) =5V，V( 1) =0V时，Ml、M2管关断，M4管导通且工作于饱和区，M3导 通且工作于线性电阻区，编程电压V(2)产生的电流将负向流过忆阻器，忆阻器阻值增大。图 5中给出了编程电压V(1)、V(2)改变忆阻器阻值的过程，中间Ix(Ul:PLUS)是编程电压产生 的改变忆阻器阻值的电流，该电流即为M0S管饱和电流，趋于一个定值。
[0038] 特别的，下表为编程时NM0S管工作状态：
[0040]下表为电路仿真器件参数：
[0042]值得一提的是，本实用新型保护的是硬件结构，至于设计软体不要求保护。以上仅 为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡 按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围 时，均属于本实用新型的保护范围。
【主权项】
1. 一种基于Memristor/MOSFET的可编程电路，其特征在于:包括忆阻器阻值控制模块、 忆阻器、系统电路;所述忆阻器阻值控制模块包括第一匪0S管Ml、第二匪0S管M2、第三匪0S 管M3、第四NM0S管M4,所述第一 NM0S管Ml的栅极与所述第一 NM0S管Ml的漏极、所述第二NM0S 管M2的栅极相连并作为所述忆阻器阻值控制模块的第一编程输入端口，所述第三NM0S管M3 的栅极与所述第四NM0S管M4的栅极、所述第四NM0S管M4的漏极相连并作为所述忆阻器阻值 控制模块的第二编程输入端口，所述第一NM0S管Ml的源极与所述第三NM0S管M3的漏极相连 并作为所述忆阻器阻值控制模块的加阻值输出端口，所述第二NM0S管M2的漏极与所述第四 NM0S管M4的源极相连并作为所述忆阻器阻值控制模块的减阻值输出端口，所述第二NM0S管 M2的源极与所述第三NM0S管M3的源极均接地;所述忆阻器阻值控制模块的第一编程输入端 口与第二编程输入端口用以接入编程电压，所述忆阻器阻值控制模块的加阻值输出端口与 减阻值输出端口分别与所述忆阻器的两端相连，所述忆阻器的两端分别连接至所述系统电 路的两个输入端口。2. 根据权利要求1所述的一种基于Memristor/MOSFET的可编程电路，其特征在于:所述 第一 NM0S管Ml、第四NM0S管M4均采用二极管连接方式。
【专利摘要】本实用新型涉及一种基于Memristor/MOSFET的可编程电路，包括忆阻器阻值控制模块、忆阻器、系统电路；所述忆阻器阻值控制模块包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4，所述第一NMOS管M1的栅极与所述第一NMOS管M1的漏极、所述第二NMOS管M2的栅极相连并作为所述忆阻器阻值控制模块的第一编程输入端口，所述第三NMOS管M3的栅极与所述第四NMOS管M4的栅极、所述第四NMOS管M4的漏极相连，所述第一NMOS管M1的源极与所述第三NMOS管M3的漏极相连，所述第二NMOS管M2的漏极与所述第四NMOS管M4的源极相连。通过忆阻器（Memristor）与MOS管结合使用，使编程电压能够产生改变忆阻器阻值的稳定电流，发挥忆阻器阻值可变及非易失特性，达到可编程的效果。
【IPC分类】G11C14/00, G11C13/00
【公开号】CN205354662
【申请号】CN201620100513
【发明人】魏榕山, 李睿, 林汉超, 张鑫刚
【申请人】福州大学
【公开日】2016年6月29日
【申请日】2016年2月1日