专利名称：具有局部狭缝的金属内连线构造及其制造方法
技术领域：
本发明涉及集成电路的金属内连线及其制造方法。
但是，铜金属无法以乾蚀刻的方式来定义图案，因为铜金属与氯气电浆气体反应生成的氯化铜(CuCl2)的沸点极高(约1500℃)，因此铜导线的制作需以镶嵌制程来进行。而双镶嵌制程系指形成铜导线的沟槽(trench)和其下方的介层窗开口(via)后，同时于其中填入铜金属。
参阅
图1～图3，显示传统上形成双镶嵌(dual damascene)的内连线结构的制程剖面图。参阅图1，在一半导体基板100上依序有一下层金属线200、一第一介电层300、一蚀刻停止层310、一第二介电层320。
然后，参阅图2，进行第一次微影(Photolithography)制程，选择性蚀刻第二介电层320、蚀刻停止层310、和第一介电层300，而形成一介层洞400。再进行第二次微影制程，蚀刻第二介电层320，直到露出蚀刻停止层310为止，而形成一沟槽420。如此，形成由介层洞400和沟槽420所构成的双镶嵌(damascene)开口。
接着，参阅图3，将金属填入介层洞400和沟槽420中，再进行化学机械研磨法(CMP；chemical mechanical polishing)，而形成上层金属线520，同时形成在上、下层金属线520和220之间的介层插塞500。
由于上层金属线520很宽且很长，造成很大的应力不利于CMP的进行。因此，在目前的铜内连线制程中，常会在宽且长的大片铜内连线上任意开设一些狭缝(Slot)以减轻整片上层铜内连线的应力，以利CMP的进行。一般而言，对于宽度≥12μm的铜内连线，狭缝的尺寸一般为宽度≥3μm，长度≥3μm。
然而，这种在大片铜内连线上任意开设狭缝的方式并不能解决在介层洞400附近的应力，因而会有局部应力迁移(localized stress migration)的问题。对于宽度很大的大片下层金属线200而言，由于下层金属线200在介层洞400附近的应力，会使得下层金属线200在介层洞400的位置上有圆丘状(hump)的突起，如图3的A处所示。再者，对于宽度很大的大片上层金属线520而言，由于上层金属线520在介层洞400的附近的应力，则会使得上层金属线520在介层洞400的位置上有向上扯回(pullback)的现象，如图4的B处所示。因此，介层插塞500和下层金属线200之间会有空隙产生，造成漏电。
本发明的目的是这样实现的一种具有局部狭缝的金属内连线构造，其特征在于，包括有一下层金属线；一介电层，其位于该下层金属线之上，具有由下方的介层洞和上方的沟槽所构成的双镶嵌开口；以及一金属层，系填于该双镶嵌开口内，而形成性于下层金属线上的金属插塞，和位于金属插塞上的上层金属线，其中该上层或下层金属线上具有一局部狭缝，该局部狭缝系为介电质所形成且位于介层洞的附近。
该局部狭缝为正方形、长方形、L字形、U字形、或弓字形。
该局部狭缝的尺寸范围是长度为0.1μm至5μm，宽度为0.1μm至5μm。
该上层金属线的宽度范围是0.5μm至10μm。
该下层金属线的宽度范围是0.5μm至10μm。
该上层金属线的材料是Cu，Al，W，Au，Ag，或其合金。
一种制造具有局部狭缝的金属内连线的方法，其特征在于包括下列步骤形成一下层金属线；在该下层金属线上形成一介电层；在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口；以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一上层金属线，其中该上层或下层金属线上具有一局部狭缝，该局部狭缝系为介电质所形成且位于介层洞附近。
该下层金属线上具有该局部狭缝，且形成下层金属线和介电层的方法包括形成具有狭缝的下层金属线，该狭缝系位于接下来欲形成的介层洞的附近；以及在该下层金属线上形成一介电层，且将介电质填入下层金属线的狭缝中。
该上层金属线上具有该局部狭缝，且形成双镶嵌开口和填入金属的方法包括在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口，而且，在形成沟槽的同时，在介层洞附近位置上保留部分介电层而形成狭缝以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一具有狭缝的上层金属线。
该上、下层金属线上均具有该局部狭缝，该方法包括
形成具有第一狭缝的下层金属线，该第一狭缝系位于接下来欲形成的介层洞的附近；在该下层金属线上形成一介电层，且将介电质填入下层金属线的第一狭缝中；在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口，而且，在形成沟槽的同时，在介层洞附近保留部分介电层而形成第二狭缝；以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一具有第二狭缝的上层金属线。
由以上方案，本发明的积极效果如下述为达成本发明的目的，本发明所提供的具有局部狭缝的金属内连线构造，其包括一下层金属线；一介电层，其位于该下层金属线之上，具有由下方的介层洞和上方的沟槽所构成的双镶嵌开口；以及一金属层，系填于双镶嵌开口内，而形成位于下层金属线上的金属插塞，和位于金属插塞上的上层金属线。此上层或下层金属线上具有一局部狭缝，此局部狭缝系为介电质所形成且位于介层洞附近。本发明并提供一种使用局部狭缝来减轻金属内连线应力的方法，包括下列步骤形成一下层金属线，在此下层金属线上形成一介电层。接着，在此介电层内形成由介层洞和沟槽所构成的双镶嵌开口。最后，将金属填入此双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一上层金属线。此上层或下层金属线上具有一局部狭缝，此局部狭缝系为介电质所形成且占于介层洞附近。本发明的局部狭缝可仅在上层金属线上设置，或仅在下层金属线上设置，或可同时在上、下层金属线上设置。依据本发明的一具体实施例，同时在上、下层金属线上设置狭缝时，其方法包括下列步骤。形成具有第一狭缝的下层金属线，此第一狭缝系位于接下来欲形成的介层洞附近。接着，在下层金属线上形成一介电层，且将介电质填入下层金属线的第一狭缝中。接着，在介电层内形成由介层洞和沟槽所构成的双镶嵌开口，而且，在形成沟槽的同时，在介层洞附近保留部分介电层而形成第二狭缝。最后，将金属填入双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一具有第二狭缝的上层金属线。综上所述，本发明由于在上层或下层金属线上、介层洞的附近设置局部狭缝，可以减轻上、下层金属线在介层洞附近的应力，避免漏电。
82光阻层80的凹槽部分80S光阻凸起部50金属插塞52上层金属线参阅图5，在一半导体基板10上形成具有第一狭缝S1的下层金属线20，此第一狭缝S1系依于接下来欲形成的介层洞附近，例如，距接下来欲形成的介层洞0至1μm的位置上。
接着，在下层金属线20上形成一第一介电层30，且将介电质填入下层金属线20的第一狭缝S1中。此第一介电层30可为以CVD法沉积的氧化硅或氮化硅，或低介电常数材料，如FLARE，PAE-2，SILK等有机聚合物材料，或FSG，HSQ硫化氢(hydrogen silsesquioxane)等非有机材料，或黑钻石(blac diamond)。然后，在第一介电层30上依序形成一蚀刻停止层31，和一第二介电层32。此蚀刻停止层31可为氮化硅(silicon nitride)或氮氧化硅(siliconoxynitride)，第二介电层32可为氧化硅或氮化硅，或低介电常数材料(如FLARE，PAE-2，SILK，FSG，HSQ，black diamond等)。
接着，参阅图6，进行第一次微影制程，选择性蚀刻第二介电层32、蚀刻停止层31、和第一介电层30，而形成一介层洞40，露出底下的下层金属线20。使得下层金属线20上的第一狭缝S1在介层洞40附近，例如，第一狭缝S1和介层洞40的距离d1为0至1μm之间。选择性蚀刻可以使用非等向性蚀刻法，例如，以反应性离子蚀刻法(RIE；reactive ion etching)进行蚀刻。
接着，参阅图7，在第一介电层32上形成一光阻层80，此光阻层80具有凹槽部分82，用以定义出双镶嵌开口的沟槽。并且，在凹槽部分82内并有光阻凸起部805，此光阻凸起部805的位置是在介层洞40附近，例如，光阻凸起合805与介层洞40的距离d2可为0至1μm之间，用以定义出的后所欲形成上层金属线上的狭缝。
接着，参阅图8，以光阻层80为罩幕，进行第二次微影制程，以RIE法蚀刻第二介电层32，直到露出蚀刻停止层31的表面为止。如此，在第二介电层32形成一沟槽42，而第一介电层30内的介层洞40和第二介电层32内的沟槽42共同构成双镶嵌开口。值得注意的是，由于光阻层80的凹槽部分82内有光阻凸起部80S，因而在第二介电层32的沟槽42内定义出介电凸起部S2，亦称作第二狭缝S2，且其位置是在介层洞40附近，即，第二狭缝S2和介层洞40的间的距离d2可为0至1μm之间。
接着，参阅图9，将金属填入双镶嵌开口中，而在介层洞40内形成一金属插塞50，且在沟槽42内形成具有第一狭缝S2的上层金属线52。此上层金属线52可为Cu，AI，W，Au，Ag，或其合金。
上述具体实施例是以上、下层金属线在介层洞附近(距离0至1μm的位置)都具有狭缝的情况为例，但本发明的范围并不以此为限。也可以是仅有下层金属线在介层洞附近具有狭缝，但上层金属线没有。或者，也可是仅有上层金属线在介层洞附近具有狭缝，但下层金属线没有。藉由本发明在上、或/和下层金属线上在介层洞附近设置局部狭缝的方式，可减轻上、下层金属线在介层洞附近的应力。因此，介层插塞50和下层金属线20之间，并不会有习知技术中圆丘状(hump)突起或向上扯回(pull back)的现象发生，如图9的C处所示，因而可避免漏电。
上层、或/和下层金属线在介层洞附近的局部狭缝，其形状并没有一定的限制。以图9中上层金属线52内的狭缝S2为例，其形状可为正方形、长方形、L字形、U字形、或弓字形。图10至图13为上视图，显示狭缝S2可能的各种形状，图9为沿着2e-2e线而视的剖面图。
本发明局部狭缝的尺寸范围可为长度为0.1μm至5μm，宽度为0.1μm至5μm。上层金属线的宽度可为0.5μm至10μm，下层金属线的宽度可为0.5μm至10μm。
综合上述，本发明藉由金属线在介层洞附近具有局部介电质狭缝，可减轻金属线在介层洞附近的应力，避免漏电。
虽然本发明已以较佳实施例公开如上，然其并非用以限制本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做更动与润饰，因此本发明的保护范围当以本发明的申请专利范围所界定者为准。
权利要求
1.一种具有局部狭缝的金属内连线构造，其特征在于包括有一下层金属线；一介电层，其位于该下层金属线之上，具有由下方的介层洞和上方的沟槽所构成的双镶嵌开口；以及一金属层，系填于该双镶嵌开口内，而形成性于下层金属线上的金属插塞，和位于金属插塞上的上层金属线，其中该上层或下层金属线上具有一局部狭缝，该局部狭缝系为介电质所形成且位于介层洞的附近。
2.如权利要求1所述具有局部狭缝的金属内连线构造，其特征在于该局部狭缝为正方形、长方形、L字形、U字形、或弓字形。
3.如权利要求1所述具有局部狭缝的金属内连线构造，其特征在于该局部狭缝的尺寸范围是长度为0.1μm至5μm，宽度为0.1μm至5μm。
4.如权利要求1所述具有局部狭缝的金属内连线构造，其特征在于该上层金属线的宽度范围是0.5μm至10μm。
5.如权利要求1所述具有局部狭缝的金属内连线构造，其特征在于该下层金属线的宽度范围是0.5μm至10μm。
6.如权利要求1所述具有局部狭缝的金属内连线构造，其特征在于该上层金属线的材料是Cu，Al，W，Au，Ag，或其合金。
7.一种制造权利要求1所述具有局部狭缝的金属内连线的方法，其特征在于包括下列步骤形成一下层金属线；在该下层金属线上形成一介电层；在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口；以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一上层金属线，其中该上层或下层金属线上具有一局部狭缝，该局部狭缝系为介电质所形成且位于介层洞附近。
8.按照权利要求7所述的方法，其特征在于该下层金属线上具有该局部狭缝，且形成下层金属线和介电层的方法包括形成具有狭缝的下层金属线，该狭缝系位于接下来欲形成的介层洞的附近；以及在该下层金属线上形成一介电层，且将介电质填入下层金属线的狭缝中。
9.按照权利要求7所述的方法，其特征在于该上层金属线上具有该局部狭缝，且形成双镶嵌开口和填入金属的方法包括在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口，而且，在形成沟槽的同时，在介层洞附近位置上保留部分介电层而形成狭缝；以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一具有狭缝的上层金属线。
10.按照权利要求7所述的方法，其特征在于该上、下层金属线上均具有该局部狭缝，该方法包括形成具有第一狭缝的下层金属线，该第一狭缝系位于接下来欲形成的介层洞的附近；在该下层金属线上形成一介电层，且将介电质填入下层金属线的第一狭缝中；在该介电层内形成由介层洞和沟槽所构成的双镶嵌开口，而且，在形成沟槽的同时，在介层洞附近保留部分介电层而形成第二狭缝；以及将金属填入该双镶嵌开口中，而在介层洞内形成一金属插塞，在沟槽内形成一具有第二狭缝的上层金属线。
全文摘要
本发明提供具有局部狭缝的金属内连线构造及其制造方法。其构造包括一下层金属线；一介电层，其位于该下层金属线之上，具有由下方的介层洞和上方的沟槽所构成的双镶嵌开口；以及一金属层，系填于双镶嵌开口内，而形成依于下层金属线上的金属插塞，和位于金属插塞上的上层金属线。此上层或下层金属线上具有一局部狭缝，此局部狭缝系为介电质所形成且位于介层洞附近。藉由在上层或下层金属线上、介层洞的附近设置局部狭缝，可以减轻上、下层金属线在介层洞附近的应力，避免漏电。
文档编号H01L21/768GK1464553SQ0212236
公开日2003年12月31日 申请日期2002年6月14日 优先权日2002年6月14日
发明者庄学理 申请人:台湾积体电路制造股份有限公司