专利名称：半导体器件栅凹槽与n的制作方法
技术领域：
本发明涉及一种半导体器件栅凹槽与N+凹槽自对准加工方法，特别适用于砷化镓(GaAs)半导体器件及其单片工艺流程中栅凹槽及N+凹槽的制备。
背景技术：
半导体器件中“N+”符号是指半导体材料中的高浓度层，是半导体技术领域中专用技术术语的专用符号。
在砷化镓(GaAs)半导体器件及其单片电路制造中，为了提高器件的击穿电压，增大输出功率，通常采用如下措施先光刻出较大的N+凹槽窗口，将窗口内砷化镓(GaAs)材料上的N+层腐蚀掉，形成一个N+凹槽，然后第二次光刻，在N+凹槽内光刻出较小的窗口，再腐蚀窗口内的砷化镓(GaAs)至所需的深度，经蒸发金属、剥离后得到栅凹槽位于N+凹槽中的栅金属条。由于国内现有光刻设备比较落后，前后两次光刻对准精度差，致使栅凹槽在N+凹槽中的位置向左或向右偏离，使栅金属条靠近N+凹槽边缘，造成击穿电压下降。为此，有意识地将N+凹槽加宽，免得栅金属条靠近N+凹槽边缘，保证击穿电压不下降，其代价是器件的其他参数，诸如增益、输出功率、工作频率等受到影响。
发明内容
本发明的目的在于避免上述背景技术中的不足之处而提供一种既能保证半导体器件有较高的击穿电压，又能保证半导体器件有较高的增益、输出功率、工作频率的半导体器件栅凹槽与N+凹槽自对准加工方法，且本发明还具有减少光刻次数，工艺难度降低，提高成品率，降低加工成本等优点。
本发明的目的是这样实现的，它包含的制造加工步骤有在砷化镓1衬底的N+层8上用100℃至200℃生长温度淀积一层氮化硅4膜，氮化硅4膜上用250℃至350℃生长温度淀积一层氮化硅5膜，氮化硅5膜上涂一层光刻胶6；用一块掩模版放在光刻胶6上，对位曝光显影，光刻胶6上曝光显影出所需尺寸的光刻胶窗口；反应离子刻蚀光刻胶6上窗口内的氮化硅5膜和氮化硅4膜，将光刻胶6上的窗口复印到氮化硅5、氮化硅4层上，露出砷化镓1衬底的N+层8；用砷化镓腐蚀液，腐蚀砷化镓1衬底上的N+层8凹槽3至所需深度；用氢氟酸腐蚀液腐蚀氮化硅4的窗口，将其扩展至所需的宽度尺寸(9)；再用砷化镓腐蚀液腐蚀砷化镓1凹槽至所需深度，形成砷化镓1上的凹槽2；在砷化镓1片上垂直蒸发势垒金属膜7，剥离掉氮化硅5上光刻胶6及光刻胶6上的势垒金属膜7，得到带有栅金属条的栅凹槽与N+凹槽自对准的凹槽图形。
本发明还包含以下制造加工步骤本发明在砷化镓(GaAs)1衬底的N+层8上淀积总厚度为2000至3000氮化硅4、5膜；用砷化镓腐蚀液腐蚀砷化镓1衬底上的N+层8凹槽3，深度尺寸为200至2000；用氢氟酸腐蚀液腐蚀氮化硅4的窗口，窗口宽度尺寸9为0.5μm至2μm；再用砷化镓腐蚀液腐蚀砷化镓1凹槽2，砷化镓1凹槽2和N+层8凹槽3的总深度尺寸为300至3000。
本发明相比背景技术有如下优点1、本发明将常规工艺中需两次光刻、腐蚀制作栅凹槽和N+凹槽的方法，合为一次光刻、腐蚀完成，简化了工艺，降低了成本。
2、本发明中加工栅凹槽与N+凹槽为自动对准，解决了两次光刻需要套刻，加工难度较大的问题，使工艺难度大大降低，且提高了成本率。
3、本发明由于不需要套刻对准，在保证足够的击穿电压的条件下，N+凹槽的宽度可缩小，大大提高半导体器件的增益、输出功率及工作频率等性能。
图1是本发明淀积两层氮化硅(Si3N4)4、5及涂光刻胶6的工艺结构示意图。
图2是本发明光刻胶6光刻胶窗口的工艺结构示意图。
图3是本发明反应离子刻蚀氮化硅(Si3N4)4、5的工艺结构示意图。
图4是本发明腐蚀砷化镓(CaAs)1衬底上的N+层8凹槽3的工艺结构示意图。
图5是本发明腐蚀氮化硅(Si3N4)4窗口宽度尺寸9的工艺结构示意图。
图6是本发明腐蚀砷化镓(CaAs)1凹槽2的工艺结构示意图。
图7是本发明蒸发金属、剥离后栅凹槽与N+凹槽的工艺结构示意图。
具体实施例方式
参照图1至图7，本发明采取以下加工步骤(1)利用市场上通用的PECVD型淀积炉在砷化镓(CaAs)1衬底上的N+层8上用150℃生长温度淀积一层氮化硅(Si3N4)4膜，氮化硅4膜上用300℃生长温度淀积一层氮化硅(Si3N4)5膜，先后淀积总厚度为2000至3000氮化硅4、5膜。实施例淀积的氮化硅(Si3N4)4膜厚度为1000，淀积的氮化硅(Si3N4)5膜厚度为1500，淀积氮化硅(Si3N4)4膜生长温度可以在100℃至200℃温度内任选，淀积氮化硅(Si3N4)5膜生长温度可以在250℃至350℃温度内任选。随后在氮化硅(Si3N4)5膜上涂一层AZ1450型光刻胶6，实施例涂光刻胶6的厚度为8000至15000内任选，并用烘箱在温度100℃烘烤15分钟。
(2)用一块掩模版放在光刻胶6上，在常规曝光机上对位曝光10秒钟，再放到四甲基氢氧化铵比水等于1∶3的显影液中显影10至60秒钟，在光刻胶6上得到宽度为0.2至1μm的窗口。
(3)在通用的反应离子刻蚀机中反应离子刻蚀光刻胶6上窗口内的氮化硅(Si3N4)4、5膜，将光刻胶6上窗口图形复印到氮化硅(Si3N4)4、5膜上，露出砷化镓(CaAs)上衬底上的N+层8。
(4)在室温下，用砷化镓(CaAs)的腐蚀液，实施例采用磷酸系(H3PO4)腐蚀液，第一次腐蚀砷化镓(CaAs)1衬底上的N+层8的凹槽3，腐蚀时间为10至100秒钟，在砷化镓(CaAs)1的N+层8上得到一个深度为200至2000的凹槽，实施例得到的N+层8凹槽3的深度为1000。
(5)在室温下，用氢氟酸腐蚀液腐蚀氮化硅(Si3N4)4窗口，将其窗口扩展，宽度尺寸9为0.5μm至2μm，实施例采用腐蚀时间10至40秒钟，得到的宽度尺寸9为1μm。
(6)在室温下，第二次用砷化镓腐蚀液，实施例采用磷酸系(H3PO4)腐蚀液腐蚀砷化镓(CaAs)1的凹槽2，深度尺寸为200至2000，采用腐蚀时间10至100秒钟，实施例得到砷化镓(CaAs)1的凹槽2的深度尺寸为1000。
(7)用市售电子束蒸发台在砷化镓(CaAs)1片上垂直蒸发势垒金属膜7，剥离掉氮化硅5上光刻胶6及光刻胶6上的势垒金属膜7，得到栅金属条，实施例势垒金属膜7的厚度钛(Ti)为1000，铂(Pt)为2000，金(Au)为7000。
权利要求
1.一种半导体器件栅凹槽与N+凹槽自对准加工方法，其特征在于它包含的加工步骤有在砷化镓(1)衬底的N+层(8)上用100℃至200℃生长温度淀积一层氮化硅(4)膜，氮化硅(4)膜上用250℃至350℃生长温度淀积一层氮化硅(5)膜，氮化硅(5)膜上涂一层光刻胶(6)；用一块掩模版放在光刻胶(6)上，对位曝光显影，光刻胶(6)上曝光显影出所需尺寸的光刻胶窗口；反应离子刻蚀光刻胶(6)上窗口内的氮化硅(5)膜和氮化硅(4)膜，将光刻胶(6)上的窗口复印到氮化硅(5)、氮化硅(4)层上，露出砷化镓(1)衬底的N+层(8)；用砷化镓腐蚀液，腐蚀砷化镓(1)衬底上的N+层(8)凹槽(3)至所需深度；用氢氟酸腐蚀液腐蚀氮化硅(4)的窗口，将其扩展至所需的宽度尺寸(9)；再用砷化镓腐蚀液腐蚀砷化镓(1)凹槽至所需深度，形成砷化镓(1)上的凹槽(2)；在砷化镓(1)片上垂直蒸发势垒金属膜(7)，剥离掉氮化硅(5)上光刻胶(6)及光刻胶(6)上的势垒金属膜(7)，得到带有栅金属条的栅凹槽与N+凹槽自对准的凹槽图形。
2.根据权利要求所述的半导体器件栅凹槽与N+凹槽自对准加工方法，其特征在于在砷化镓(1)衬底的N+层(8)上淀积总厚度为2000至3000氮化硅(4)、(5)膜；用砷化镓腐蚀液腐蚀砷化镓(1)衬底上的N+层(8)凹槽(3)，深度尺寸为200至2000；用氢氟酸腐蚀液腐蚀氮化硅(4)的窗口，窗口宽度尺寸(9)为0.5μm至2μm；再用砷化镓腐蚀液腐蚀砷化镓(1)凹槽(2)，砷化镓(1)凹槽(2)和N+层(8)凹槽(3)总深度尺寸为300至3000。
全文摘要
本发明公开了一种半导体器件栅凹槽与N
文档编号H01L21/28GK1383190SQ0212406
公开日2002年12月4日 申请日期2002年6月18日 优先权日2002年6月18日
发明者丁奎章, 冯震, 王民娟, 李岚, 周瑞, 张雄文, 吴阿惠, 张务永, 焦艮平, 邢东 申请人:信息产业部电子第十三研究所