专利名称：静电放电保护元件的制作方法
技术领域：
本发明是有关于一种静电放电保护元件(Electrostatic Discharge，ESD)，且特别是有关于一种在互补式金氧半工艺中，可均匀开启的静电放电保护元件的结构。
背景技术：
静电放电为自非导电表面的静电移动的现象，其会造成集成电路中的半导体与其它电路组成的损害。例如在地毯上行走的人体，于相对湿度较高的情况下可检测出约带有几百至几千伏的静态电压，而在相对湿度较低的情况下可检测出约带有一万伏以上的静态电压。在封装集成电路的机器或测试集成电路的仪器，也可能产生约几百至几千伏的静态电压。当上述的带电体(人体、机器或仪器)接触到晶片时，将会向晶片放电，此静电放电的瞬间功率有可能造成晶片中的集成电路损坏或失效。
因此，为了避免静电放电损伤晶片中的集成电路，各种静电放电保护元件的设计便因应而生。
图1所示，其为公知一种静电放电保护元件的俯视图；图2所示，其为图1由I-I’的剖面示意图。
请参照图1与图2，传统的静电放电保护元件，会设计成多指状结构(Multi-Finger Type)。此元件是在P型基底10上设置有一金氧半晶体管区(MOS Transistor) 100、一防护环(Guardring)30以及一浅沟渠隔离区(STI)32。
金氧半晶体管区100中配置有数个N型金氧半晶体管(NMOS)，其包括数个栅极结构12、14、16、18以及配置在栅极结构12、14、16、18两侧的基底10中的源极20、24、28以及漏极22、26。其中，源极20为一寄生双载子晶体管(Parasitic BJT)110的发射极(Emittor)，漏极22为寄生双载子晶体管110的集电极(Collector)而位于源极20与漏极22之间的基底10为寄生双载子晶体管110的基极(Base)。另外，源极24为一寄生双载子晶体管112的发射极，漏极22为寄生双载子晶体管112的集电极，而位于源极24与漏极22之间的基底10为寄生双载子晶体管110的基极。而源极24为一寄生双载子晶体管114的发射极，漏极26为寄生双载子晶体管114的集电极，而位于源极24与漏极26之间的基底10为寄生双载子晶体管114的基极。另，源极28为一寄生双载子晶体管116的发射极，漏极26为寄生双载子晶体管116的集电极，而位于源极28与漏极26之间的基底10为寄生双载子晶体管116的基极。
防护环30为一环形的P+掺杂区，其配置在基底10的周围，且防护环30连接至一接地电位(未绘示)。而防护环30与金氧半晶体管区100之间则是通过浅沟渠隔离区32隔离开来。另外，源极20、24、28也是连接至此接地电位。倘若栅极结构12、14、16、18并未设计与其它电路电接，也是连接至此接地电位。而漏极22、26则是连接至一输入端(未绘示)。
然而，此种静电放电保护元件在遭受到静电放电的冲击下，往往会造成不均匀的开启现象，意即此元件在遭受到静电放电的冲击时，元件中央部分的寄生双载子晶体管112、114会先开启(Turn On)来作防卫，而不会同时均匀的开启所有的寄生双载子晶体管110、112、114、116。而造成此种不均匀的开启现象的原因，大都是由于寄生双载子晶体管110、112、114、116的等效基极的电阻值不一致所致。意即元件中央部分的寄生双载子晶体管112、114的等效基极的阻值较高，而较容易先被开启。而元件两侧的寄生双载子晶体管110、116则因其等效基极阻值较低，而较不易被触发，进而造成元件不均匀开启的现象。由于寄生双载子晶体管的开启区域越大，就具有越大静电放电保护能力。而公知此种静电放电保护元件最有效的开启区域仅在元件的中央部分。因此，此不均匀的开启现象将会使元件无法达到预期所需的静电放电保护能力。特别是对于大面积的元件，将更严重的影响其静电放电保护的能力。
为了使静电放电保护元件上所有的寄生双载子晶体管皆能均匀的开启，一种能改善不均匀开启现象的静电放电保护元件结构设计如下所述。
图3所示，其为公知一种改善不均匀开启现象的静电放电保护元件的俯视图；图4所示，其为图3由II-II’的剖面示意图。
请参照图3与图4，此元件是在P型基底10上设置有一金氧半晶体管区100、一防护环30、一浅沟渠隔离区32以及一长形P+掺杂区30a。其中，金氧半晶体管区100的栅极12、14、16、18、源极20、24、28以及漏极22、26已在图1与图2的公知技术中说明，在此不再赘述。
此元件除了在基底10的周围配置有防护环30之外，在漏极24的中间更安插有一长形P+掺杂区30a，而将源极区24分隔成源极24a与源极24b。另外，浅沟渠隔离区32是配置在基底10的两端，用以将基底10两端的防护环30与金氧半晶体区100隔离开来。
而此种静电放电保护元件之设计，就是利用将元件上所有金氧半晶体管的源极端20、24a、24b、26皆与接地端(防护环30及长形的P+掺杂区30a)连接，以使元件整体的寄生双载子晶体管110、112、114、116具有最均匀的激活效果。然而，此种结构在深次微米工艺中，由于长形P+掺杂区30a的设计将会使寄生双载子晶体管110、112、114、116的基极阻值降低。如此，会使得寄生双载子晶体管110、112、114、116不易被激活，而降低了元件的静电放电耐受力。
另外，当工艺技术发展至次微米工艺时，P型及N型深井(Well)的浓度也将相对的提高。而元件寄生双载子晶体管的等效基极的阻值也将由深井的阻值决定。如此，将会使寄生双载子晶体管更不易被开启。因此，虽然上述的方法可以改善元件上双载子晶体管不均匀的开启现象，但是却存在着无法有效的开启寄生双载子晶体管的问题，而使得元件无法有效的发挥元件静电放电保护的能力。
另一种改善公知不均匀开启现象的静电放电保护元件的方法，是由电路的方法着手。其利用栅极驱动(Gate Driven)或基底触发(Substrate Triggered)的方式去改善。然而，这些方式都必须加入额外的电路去完成。因此，不但会增加元件的复杂度，而且会提高制造成本。
因此，本发明的目的就是在提供一种静电放电保护元件结构，以使其在静电放电的冲击下能均匀的开启其寄生双载子晶体管。
本发明的另一目的是提供一种静电放电保护元件结构，以使元件对静电放电具有较佳的耐受力。
本发明的再一目的是提供一种静电放电保护元件结构，以在不需提高成本与元件复杂度的前提下，即可改善元件的防护能力。
本发明提出一种静电放电保护元件，此元件是在一基底上设置有一金氧半晶体管区、一防护环、一隔离区以及二长形掺杂区。其中，防护环配置在基底的周围。隔离区则是配置在防护环的内部，用以隔离防护环与金氧半晶体管区中的元件。另外，金氧半晶体管区中配置有一第一金氧半晶体管、一第二金氧半晶体管、一第三金氧半晶体管以及一第四金氧半晶体管。其中，在第一金氧半晶体管的漏极与第二金氧半晶体管的漏极之间配置有一第一长形掺杂区，且第一长形掺杂区、第一金氧半晶体管的漏极与第二金氧半晶体管的漏极之间通过隔离区而隔离开来。在第三金氧半晶体管的漏极与第四金氧半晶体管的漏极之间配置有一第二长形掺杂区，且第二长形掺杂区、第三金氧半晶体管的漏极与第四金氧半晶体管的漏极之间通过隔离区而隔离开来。而第一长形掺杂区与第二长型掺杂区与防护环共同连接至一接地电位。且每一金氧半晶体管的源极与栅极也连接至此接地电位。而每一金氧半晶体管的漏极则是连接至一输入端。
为了使此静电放电保护元件具有更佳的防护能力，本发明更包括在此元件中配置一深井区。其中，此深井区配置在基底两侧的第一/第四金氧半晶体管的源极以及与其相邻的隔离区底下的基底中。本发明的深井区也可以配置在第一金氧半晶体管的漏极以及与其相邻的隔离区底下的基底中、第二金氧半晶体管的漏极以及与其相邻的隔离区底下的基底中、第三金氧半晶体管的漏极以及与其相邻的隔离区底下的基底中、与第四金氧半晶体管的漏极以及与其相邻的隔离区底下的基底中。本发明的深井区还可以是配置在上述所提及的所有区域。
本发明提出另一种静电放电保护元件，此元件上在一基底上设置有一金氧半晶体管区、一防护环、一隔离区以及一环形深井区。其中，金氧半晶体管区中配置有数个金氧半晶体管。防护环配置在基底的周围。隔离区则是配置在防护环的内部，用以隔离防护环与金氧半晶体管区。而环形深井区则是沿着隔离区而配置在隔离区以及与其相邻的部分金氧半晶体管区底下的基底中。而防护环与每一金氧半晶体管的源极与栅极共同连接至一接地电位。而每一金氧半晶体管的漏极则是连接至一输入端。
本发明的静电放电保护元件，由于其在金氧半晶体管的漏极中安插有连接至接地电位的长形掺杂区，因此可使元件中每一金氧半晶体管的寄生双载子晶体管具有均匀的开启能力。
本发明的静电放电保护元件，其利用将深并区设置在适当的位置，以使每一金氧半晶体管的寄生双载子晶体管的基极阻值增大，进而提高元件的开启能力。
本发明的静电放电保护元件，由于其于金氧半晶体管的漏极中安插有连接至接地电位的长形掺杂区，并同时利用将深井区设置在适当的位置，因此可使每一金氧半晶体管的寄生双载子晶体管具有相同且较佳的开启能力。
图13为依照本发明第四实施例的静电放电保护元件的俯视图；图14为图13由VI-VI’的剖面示意图；图15为依照本发明第五实施例的静电放电保护元件的俯视图；图16为依照本发明第五实施例的另一种静电放电保护元件的俯视图；以及图17为图15与图16由VII-VII’的剖面示意图。
10基底12、14、16、18栅极20、24、24a、24b、28源极22、22a、22b、26、26a、26b漏极30防护环32、32a、32b浅沟渠隔离区30a、34、36长形P+掺杂区100金氧半场校晶体管区110、112、114、116寄生双载子晶体管40、42、44、46、48、50、52、54、56、58、60N型深井区首先，请参照图5与图7，本发明第一实施例的静电放电保护元件在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、一浅沟渠隔离区32以及二P+长形掺杂区34、36。其中，于金氧半晶体管区100中的数个NMOS结构，包括栅极12、14、16、18、源极20、24、28以及漏极22、26的配置已在图1与图2的公知技术中说明，在此不再赘述。P+防护环30配置在基底10的周围。而浅沟渠隔离区32则是配置在P+防护环30与金氧半晶体管区100之间以及金氧半晶体管区100中。
本发明第一实施例的静电放电保护元件，在栅极12与栅极14之间的源极区22中安插有一长形P+掺杂区34，且此长形P+掺杂区34与源极22之间通过一环形浅沟渠隔离区32a相互隔离。另外，在栅极16与栅极18之间的源极区26中更安插有一长形P+掺杂区36，且此长形P+掺杂区36与源极区26之间通过一环形浅沟渠隔离区32b相互隔离。
另外，请参照图6与图7，本发明第一实施例的另一种静电放电保护元件的设计，是在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、一浅沟渠隔离区32以及二P+长形掺杂区34、36。其中，于金氧半晶体管区100中的数个NMOS结构，包括栅极12、14、16、18、源极20、24、28以及漏极22、26的配置已在图1与图2的公知技术中说明，在此不再赘述。P+防护环30配置在基底10的周围。而浅沟渠隔离区32则是配置在P+防护环30与金氧半晶体管区100之间以及金氧半晶体管区100中。
其中，栅极12与栅极14之间的源极区22通过浅沟渠隔离区32而将源极22分开成源极22a与源极22b，且在源极22a与源极22b之间安插有一长形P+掺杂区34。源极22a、源极22b与长形P+掺杂区34之间是通过浅沟渠隔离区32而相互隔离开来。另外，在栅极16与栅极18之间的源极区26通过浅沟渠隔离区32而将源极26分开成源极26a与源极26b，且在源极26a与源极26b之间安插有一长形P+掺杂区36。源极26a、源极26b与长形P+掺杂区36之间是通过浅沟渠隔离区32而相互隔离开来。
本发明第一实施例中的静电放电保护元件，其P+防护环30、长形P+掺杂区34、36以及源极20、24、28共同连接至一接地电位(未绘示)。而漏极22、26则是共同连接至一输入端(未绘示)。倘若栅极12、14、16、18并未设计与其它电路连接，则栅极12、14、16、18也是连接至接地电位。
依据本发明第一实施例的静电放电保护元件的设计，由于此种结构的设计相当对称，而使得寄生双载子晶体管110、112、114、116各处均具有相同的基极阻值。因此，此种结构的设计可使每一金氧半晶体管的寄生双载子晶体管110、112、114、116在静电放电的冲击下能均匀的开启。
第二实施例图8所示，其为依照本发明第二实施例的静电放电保护元件的俯视图；图9所示，其为图8中由IV-IV’的剖面示意图。
请参照图8与图9，本发明第二实施例的静电放电保护元件的设计，在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、一浅沟渠隔离区32以及一N深井区40。其中，于金氧半晶体管区100的栅极12、14、16、18、源极20、24、26以及漏极22、28的配置已在图1与图2的公知技术中说明，在此不再赘述。P+防护环30系配置在基底10的周围。而浅沟渠隔离区32则是配置在P+防护环30与金氧半晶体管区100之间。
本发明第二实施例的静电放电保护元件，更包括一N型深井区40，其围绕在防护环30的内侧，并沿着浅沟渠隔离区32配置，而呈一环形N型深井区40。由图9的剖面图可更清楚的看到，N型深井区40配置在源极20、28以及与其相邻的浅沟渠隔离区32底下的基底10中。
相同的，本发明第二实施例中的静电放电保护元件，其防护环30以及源极20、24、28共同连接至一接地电位(未绘示)。而漏极22、26则是共同连接至一输入端(未绘示)。倘若栅极12、14、16、18并未设计与其它电路连接，则栅极12、14、16、18也可以连接至接地电位。
依据本发明第二实施例的静电放电保护元件的设计，由于此种结构利用于互补式金氧半工艺中形成N型深井区40，以使得元件两侧的寄生双载子晶体管110、116的基极阻值增大，进而使寄生双载子晶体管110、116较容易被激活。如此，便可以解决公知静电放电保护元件的两侧的寄生双载子晶体管110、116有较不易被开启的问题。因此，每一寄生双载子晶体管110、112、114、116在静电放电的冲击下便能均匀的开启。此外，在此元件中由于N型深井区40的设计，可以使电流能越往基底10较深的部分流动，如此，将有助于元件静电放电的防卫能力。
第三实施例图10所示，其为依照本发明第三实施例的静电放电保护元件的俯视图；图11所示，其为依照本发明第三实施例的另一种静电放电保护元件的俯视图；图12所示，其为图10与图11中由V-V’的剖面示意图。
首先，请参照图10与图12，本发明第三实施例的静电放电保护元件在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、二长形P+掺杂区34、36、一浅沟渠隔离区32以及一N型深井区42、44。其中，于金氧半晶体管区100的栅极12、14、16、18、源极20、24、28以及漏极22a、22b、26a、26b的配置，以及P+防护环30、浅沟渠隔离区32与P+长形掺杂区34、36的配置已在第一实施例的图6与图7中说明，在此不再赘述。
本发明第三实施例更包括在基底10两侧分别配置有长形N型深井区42、44，其位于防护环30的内侧而沿着基底10两侧边的浅沟渠隔离区32配置。换言之，长形N型深井区42配置在源极20以及与其相邻的浅沟渠隔离区32底下的基底10中，而长形N型深井区44配置在源极20以及与其相邻的浅沟渠隔离区32底下的基底10中(如图12所示)。
本发明第三实施例中的静电放电保护元件，其防护环30以及源极20、24、28共同连接至一接地电位(未绘示)。而漏极22a、22b、26a、26b则是共同连接至一输入端(未绘示)。倘若栅极12、14、16、18并未设计与其它电路连接，则栅极12、14、16、18也可以连接至接地电位。
另外，请参照图11与图12，本发明第三实施例的另一种静电放电保护元件的设计，其除了具有上述的金氧半晶体管区100、P+防护环30、浅沟渠隔离区32、P+长形掺杂区34、36以及长形N型深井区42、44之外。在漏极22a、22b之间更配置有二对称的ㄇ形N型深井区46，其对称的配置在长形P+掺杂区34的两端。另外，在漏极26a、26b之间更配置有二对称的ㄇ形N型深井区48，其对称的配置在长形P+掺杂区36的两端。
本发明第三实施例的静电放电保护元件，其为第一实施例与第二实施例的结合，即将长形P+掺杂区的设计与N型深井区的设计结合。在本发明中，为了降低金氧半晶体管侧边结构的不对称性而造成元件侧边会先产生不正常的导通。在互补式金氧半工艺中，对N型金氧半晶体管而言，可利用将N型深井区42、44、46、48放置在防护环30内侧适当的位置，如同图10与图11所示，而其剖面的结构如图12所示。而使得元件两侧的寄生双载子晶体管110、116的基极电阻由两电阻并联而形成。另外，在图11中，配置漏极22a、22b之间及长形P+掺杂区34两端的N型深井区46，以及配置漏极26a、26b之间及长形P+掺杂区36两端的N型深井区48有增强指状结构两端寄生阻值的功能。如此，可使此静电放电元件的所有的寄生双载子晶体管皆能均匀的被开启。
第四实施例图13所示，其为依照本发明第四实施例的静电放电保护元件的俯视图；图14所示，其为图13中由VI-VI’的剖面示意图。
首先，请参照图13与图14，本发明第四实施例的静电放电保护元件在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、二长形P+掺杂区34、36、一浅沟渠隔离区32以及二环形N型深井区50、52。其中，于金氧半晶体管区100的栅极12、14、16、18、源极20、24、28以及漏极22a、22b、26a、26b的配置，以及P+防护环30、浅沟渠隔离区32与长形P+掺杂区34、36的配置已在第一实施例的图6与图7中说明，在此不再赘述。
本发明第四实施例在漏极22a、22b以及与其相邻的浅沟渠隔离区32底下的基底10中配置有一环形N型深井区50。此环形N型深井区50将长形P+掺杂区34包围起来。另外，在漏极26a、26b以及与其相邻的浅沟渠隔离区32底下的基底10中配置有一环形N型深井区52。此环形N型深井区52将长形P+掺杂区36包围起来。
本发明第四实施例中的静电放电保护元件，其防护环30以及源极20、24、28共同连接至一接地电位(未绘示)。而漏极22a、22b、26a、26b则是共同连接至一输入端(未绘示)。倘若栅极12、14、16、18并未设计与其它电路连接，则栅极12、14、16、18也可以连接至接地电位。
本发明第四实施例是结合第一实施例与第二实施例的另一种变化，由图14中可清楚的看到，在适当布局下的静电放电保护元件，其位于各处的寄生双载子晶体管110、112、114、116均具有较大的基极阻值。因此，此种设计可以使元件具有较佳的开启能力。
第五实施例图15所示，其为依照本发明第五实施例的静电放电保护元件的俯视图；图16所示，其为依照本发明第五实施例的另一种静电放电保护元件的俯视图；图17所示，其为图15与图16中由VII-VII’的剖面示意图。
首先，请参照图15与图17，本发明第五实施例的静电放电保护元件在P型基底10上设置有一金氧半晶体管区100、一P+防护环30、二长形P+掺杂区34、36、一浅沟渠隔离区32、二长形N型深井区42、44以及二环形N型深井区50、52。其中，于金氧半晶体管区100的栅极12、14、16、18、源极20、24、28以及漏极22a、22b、26a、26b的配置，以及P+防护环30、浅沟渠隔离区32与P+长形掺杂区34、36的配置已在第一实施例的图6与图7中说明，在此不再赘述。
本发明第五实施例在基底10两侧分别配置有长形N型深井区42与长形N型深井区44，其位于防护环30的内侧，而沿着基底10两侧边的浅沟渠隔离区32配置。由图12的剖面图可更清楚的看到，长形N型深并区42、44配置在基底10两侧的浅沟渠隔离区32与源极20、28之间的基底10中。除此之外，在漏极22a、22b之间更包括配置有一环形N型深井区50，在漏极26a、26b之间更包括配置有一环形N型深井区52，以分别将长形P+掺杂区34、36包围起来。
本发明第五实施例中的静电放电保护元件，其防护环30以及源极20、24、28共同连接至一接地电位(未绘示)。而漏极22a、22b、26a、26b则是共同连接至一输入端(未绘示)。倘若栅极12、14、16、18并未设计与其它电路连接，则栅极12、14、16、18也可以连接至接地电位。
另外，请参照图16与图17，本发明第五实施例的另一种静电放电保护元件的设计，其除了具有上述的金氧半晶体管区100、P+防护环30、浅沟渠隔离区32、P+长形掺杂区34、36以及长形N型深井区42、44之外。在漏极22a与长形P+掺杂区34之间更配置有一长形N型深井区54，此长形N型深井区54配置在漏极22a以及与其相邻的浅沟渠隔离区32底下的基底10中。同样的，在漏极22b与长形P+掺杂区34之间配置有一长形N型深井区56，此长形N型深井区56位于漏极22b以及与其相邻的浅沟渠隔离区32底下的基底10中。另外，在漏极26a与长形P+掺杂区36之间更配置有一长形N型深井区58，此长形N型深井区58位于漏极26a以及与其相邻的浅沟渠隔离区32底下的基底10中。同样的，在漏极26b与长形P+掺杂区36之间配置有一长形N型深井区60，此长形N型深井区60位于漏极26b以及与其相邻的浅沟渠隔离区32之间的基底10中。
本发明第五实施例的静电放电保护元件，其为第三实施例与第四实施例的结合，即将元件两侧的N型深井区的设计与环形N型深井区的设计结合。为了使整个元件具有较佳的对称性，可以利用将N型深井区放置在防护环内侧适当的位置，如同图15与图16所示，而其剖面的结构如图17所示。使得元件各处的寄生双载子晶体管110、112、114、116均具有相同且较大的基极阻值，如此便可以使元件在遭受静电放电的冲击时，仍拥有较佳且均匀的的开启能力。
综合以上所述，本发明具有下列优点1.本发明的静电放电保护元件，其于金氧半晶体管的漏极中安插连接至接地电位的长形掺杂区，以使元件中每一金氧半晶体管的寄生双载子晶体管具有均匀的开启能力。
2.本发明的静电放电保护元件，其利用将深井区设置在适当的位置，以使每一金氧半晶体管的寄生双载子晶体管的基极阻值增大，进而提高元件的开启能力。
3.本发明的静电放电保护元件，其利用于金氧半晶体管的漏极中安插连接至接地电位的长形掺杂区，并同时利用将深井区设置在适当的位置，以使每一金氧半晶体管的寄生双载子晶体管具有相同且较佳的开启能力。
权利要求
1.一种静电放电保护元件，其特征是，该元件包括一基底；一第一寄生双载子晶体管，配置在该基底中，该第一寄生双载子晶体管具有一第一发射极、一第一集电极以及一第一基极；一第二寄生双载子晶体管，配置在该基底中，该第二寄生双载子晶体管具有一第二发射极、一第二集电极以及一第二基极，其中该第二集电极相邻于该第一集电极；一第一长形掺杂区，配置在该第一集电极以及该第二集电极之间；一第三寄生双载子晶体管，配置在该基底中，该第三寄生双载子晶体管具有一第三发射极、一第三集电极以及一第三基极，其中该第三发射极与该第二射极相连接；一第四寄生双载子晶体管，配置在该基底中，该第四寄生双载子晶体管具有一第四发射极、一第四集电极以及一第四基极，其中该第四集电极相邻于该第三集电极；一第二长形掺杂区，配置在该第四集电极以及该第三集电极之间；一防护环，配置在该基底的周围；以及一隔离区，配置在该防护环的内部，以使该防护环与该第一/第二/第三/第四寄生双载子晶体管隔离开来，并同时使该第一集电极、该第一长形掺杂区以及该第二集电极之间隔离开来，使该第三集电极、该第二长型掺杂区以及该第四集电极之间隔离开来。
2.如权利要求1所述的静电放电保护元件，其特征是，更包括一深井区，配置在该第一发射极以及与其相邻的该隔离区底下的该基底中，并且配置在该第四发射极以及与其相邻的该隔离区底下的该基底中。
3.如权利要求1所述的静电放电保护元件，其特征是，更包括一深井区，配置在该第一集电极与该第二集电极以及与其相邻的隔离区底下的基底中，并且配置在该第三集电极与该第四集电极以及与其相邻的该隔离区底下的基底中。
4.如权利要求1所述的静电放电保护元件，其特征是，更包括一第一深井区，配置在该第一发射极以及与其相邻的该隔离区底下的该基底中，并配置在该第四发射极以及与其相邻的该隔离区底下的该基底中；以及一第二深井区，配置在该第一集电极与该第二集电极以及与其相邻的隔离区底下的基底中，并且配置在该第三集电极与该第四集电极以及与其相邻的该隔离区底下的基底中。
5.如权利要求1所述的静电放电保护元件，其特征是，更包括一第一金氧半晶体管，配置在该基底上，该第一金氧半晶体管包括一栅极、一源极以及一漏极，且该源极即为该第一发射极，该漏极即为该第一集电极。
6.如权利要求1所述的静电放电保护元件，其特征是，更包括一第二金氧半晶体管，配置在该基底上，该第二金氧半晶体管包括一栅极、一源极以及一漏极，且该源极即为该第二发射极，该漏极即为该第二集电极。
7.如权利要求1所述的静电放电保护元件，其特征是，更包括一第三金氧半晶体管，配置在该基底上，该第三金氧半晶体管包括一栅极、一源极以及一漏极，且该源极即为该第三发射极，该漏极即为该第三集电极。
8.如权利要求1所述的静电放电保护元件，其特征是，更包括一第四金氧半晶体管，配置在该基底上，该第四金氧半晶体管包括一栅极、一源极以及一漏极，且该源极即为该第四发射极，该漏极即为该第四集电极。
9.如权利要求1所述的静电放电保护元件，其特征是，该防护环为一环形P+掺杂区。
10.如权利要求1所述的静电放电保护元件，其特征是，该第一长形掺杂区与该第二长形掺杂区分别为一长形P+掺杂区。
11.如权利要求1所述的静电放电保护元件，其特征是，该第一发射极、该第二发射极、该第三发射极、该第四发射极、该第一集电极、该第二集电极、该第三集电极以及该第四集电极分别为一N+掺杂区。
12.如权利要求1所述的静电放电保护元件，其特征是，该隔离区包括一浅沟渠格结构。
13.如权利要求1所述的静电放电保护元件，其特征是，该防护环、该第一长形掺杂区、该第二长型掺杂区、该第一发射极、该第二发射极、该第三发射极以及该第四发射极共同连接至一接地电位。
14.如权利要求1所述的静电放电保护元件，其特征是，该该第一集电极、该第二集电极、该第三集电极以及该第四集电极共同连接至一输入端。
15.一种静电放电保护元件，其特征是，包括一基底；一防护环，配置在该基底的周围；一金氧半晶体管区，配置在该防护环内部的基底上；一隔离区，环绕在该防护环以及该金氧半晶体管区之间；以及一深井区，沿着该隔离区而配置在该隔离区以及与其相邻的部分该金氧半晶体管区底下的该基底中。
16.如权利要求15所述的静电放电保护元件，其特征是，更包括多个金氧半晶体管，配置在该金氧半晶体管区中的该基底上，其中每一该些金氧半晶体管包括一栅极、一源极以及一漏极。
17.如权利要求16所述的静电放电保护元件，其特征是，更包括多个寄生双载子晶体管，其中每一寄生双载子晶体管具有一发射极、一基极以及一集电极，其中该发射极即为该源极，该集电极即为该漏极。
18.如权利要求16所述的静电放电保护元件，其特征是，该防护环以及每一该些金氧半晶体管的该源极共同连接至一接地电位。
19.如权利要求18所述的静电放电保护元件，其特征是，每一该些金氧半晶体管的该栅极共同连接至该接地电位。
20.如权利要求16所述的静电放电保护元件，其特征是，每一该些金氧半晶体管的该漏极共同连接至一输入端。
21.如权利要求16所述的静电放电保护元件，其特征是，该些金氧半晶体管包括多个N型金氧半晶体管。
22.如权利要求15所述的静电放电保护元件，其特征是，该深井区包括一N型深井区。
23.如权利要求15所述的静电放电保护元件，其特征是，该防护环为一环形P+掺杂区。
24.如权利要求15所述的静电放电保护元件，其特征是，该隔离区包括一浅沟渠隔离区。
全文摘要
一种静电放电保护元件，其包括配置在一基底中的一第一寄生双载子晶体管、一第二寄生双载子晶体管、一第三寄生双载子晶体管以及一第四寄生双载子晶体管。在第一寄生双载子晶体管与一第二寄生双载子晶体管之间更包括配置有一第一长形掺杂区，第三寄生双载子晶体管与一第四寄生双载子晶体管之间更包括配置有一第二长形掺杂区。在基底的周围则是配置有一防护环。而防护环的内部则是配置有一隔离区。其中，防护环与第一/第二长形掺杂区共同连接至一接地电位。
文档编号H01L23/58GK1457096SQ02126480
公开日2003年11月19日 申请日期2002年7月23日 优先权日2002年5月9日
发明者陈东旸, 唐天浩 申请人:联华电子股份有限公司