专利名称：在绝缘膜上形成凹状图形的半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，特别是涉及在绝缘膜上形成多个凹状图形的半导体装置及其制造方法。
背景技术：
近些年来，多层布线的微细化作为对半导体装置高速动作和抑制制造成本这些课题的一个解决方案正在进行。同时，伴随着布线的电阻和布线间的电容的增大，布线延迟(RC延迟)的问题已表面化，左右了半导体装置的动作速度。于是，以下对策广泛为人所知为了降低布线的电阻，就要使用布线材料铜(Cu)，或者，为了减小布线间的电容，就要将介电系数比现有的SiO2低的低介电常数材料用做绝缘膜。
SiOC或MSQ(含甲基的硅酸盐Methyl Silsesquioxane)等作为这样的低介电系数材料得到研究。这些材料作为被期待为可以搬用现有的SiO2技术，易于处理的材料正在进行着开发。
但是，在SiO2膜上形成贯通孔时，如果想要使用目前作为蚀刻气体使用的氟代烃系的气体在SiOC膜上形成贯通孔，则归因于膜的特性的不同，常常会产生在SiO2膜上产生不了贯通孔的问题。
例如，在特开2002-83798号公报中记载了如下内容如果用氟代烃系的气体进行SiOC膜的蚀刻，则在蚀刻途中出现蚀刻行进完全停止的现象。此外，还记载了如下技术若为了防止上述现象而提高氧的含量，则存在抗蚀膜和SiOC膜的蚀刻速度比降低的问题，要解决这些问题，就要向蚀刻气体中添加CO。
现有技术清单特开2002-83798号公报发明内容然而，在现有技术中，并不能说已充分地把握了在SiOC膜等的干法蚀刻中产生的特有的现象，还有进行工艺改善的余地。
本案发明人，对这样的SiOC膜等的干法蚀刻工艺进行锐意研究，结果发现了以下所示的新现象。即，在对SiOC膜进行干法蚀刻以形成由多个贯通孔构成的图形的情况下，得知(i)在贯通孔图形群的中央附近和端部附近，产生蚀刻速率的差异；(ii)该蚀刻速率的差异，因蚀刻气体的成分比而变动。
当产生了这样的蚀刻速率的不均匀时，就会产生蚀刻速率降低了的部分的贯通孔的遗漏，或者在蚀刻速率高的部分上在层间绝缘膜的下边形成的扩散防止膜等因被蚀刻而薄膜化等的问题。归因于此，就会产生由蚀刻产生的深度方向的尺寸变换差，使成品率降低。
本发明就是在上述事情的基础上完成的，目的在于提供在半导体装置中，可以降低多个凹状图形中的蚀刻速率的不均匀，降低由蚀刻产生的深度方向的尺寸变换差的技术。
如上所述，本案发明人发现在使用SiOC膜作为层间绝缘膜的情况下，会产生在现有的SiO2中不会产生的那样的、在贯通孔的蚀刻速率上会产生差异问题。于是，本案发明人对贯通孔的配置、构成蚀刻气体的气体的种类或组成进行研究，结果想到了以下要讲述的第1到第3的各个发明组。
首先，对属于第1组的发明进行说明。
本发明的第1组的半导体装置，其特征在于包括绝缘膜；在绝缘膜上形成的多个凹状图形；在绝缘膜上形成、配置于所述多个凹状图形的周围的多个虚设的凹状图形。
在这里，凹状图形可以当作是贯通孔或布线槽。在把多个凹状图形设置为彼此相邻的凹状图形群的情况下，所谓周围，可以看作是多个凹状图形群的外周。此外，在多个凹状图形中，含有未被其它的凹状图形围起来的孤立的凹状图形的情况下，所谓周围，可以看作是孤立的凹状图形的周围。再有，虚设的凹状图形，也可以形成为把所有的凹状图形都围起来。在这里，所谓周围，可以看作是四方。在各个凹状图形以该凹状图形为中心把平面大体上4等分分割时，可以把虚设的凹状图形形成为使得在全部分割平面上在距该凹状图形规定的距离内存在着其它的凹状图形。
绝缘膜可以做成为至少含有Si、O和C的构成。绝缘膜也可以含有H。绝缘膜例如可以做成为SiOC、SiOCN、或MSQ。SiOC或SiOCN可以用CVD法或旋转涂敷法淀积。此外，MSQ，可以用旋转涂敷法淀积。作为形成这些凹状图形的蚀刻气体，可以使用氟代烃系的气体。
在本发明的第1组的半导体装置中，可把多个凹状图形形成为块状，虚设的凹状图形则可以沿着多个凹状图形的最外区域形成。在这里所谓块状规定为包括矩阵状也就是在纵向和横向上排列的行列状、在纵向或横向的任何一方上排列的列状、随机配置的多个凹状图形、疏密不同的多个凹状图形、梳状配置的多个凹状图形等。
可以把设置有使半导体装置通电动作的多个贯通孔的区域做成为块状，把虚设的凹状图形配置在其周围。此外，在多个凹状图形的附近设置有与上下的布线层电连接的短路区域的情况下，也可以做成为这样的构成在多个凹状图形与短路区域的周围设置虚设的凹状图形。
本发明的第1组的半导体装置，其特征在于，包括绝缘膜；和在绝缘膜上形成的多个凹状图形，在多个凹状图形之内，将未被其它凹状图形围起来的凹状图形的开口宽度形成为与已被其它凹状图形围起来的凹状图形的开口宽度不同。
绝缘膜可以做成为至少含有Si、O和C的构成。绝缘膜也可以含有H。绝缘膜例如可以做成为SiOC、SiOCN、或MSQ。SiOC或SiOCN可以用CVD法或旋转涂敷法淀积。此外，MSQ可以用旋转涂敷法淀积。作为形成这些凹状图形的蚀刻气体，可以使用氟代烃系的气体。
未被其它凹状图形围起来的凹状图形的开口宽度与已被其它凹状图形围起来的凹状图形之间的大小关系，可根据蚀刻气体的种类适宜设定。在未被其它凹状图形围起来的凹状图形的蚀刻速率比已被其它凹状图形围起来的凹状图形更低的那种情况下，可以把未被其它凹状图形围起来的凹状图形的开口宽度形成得比已被其它凹状图形围起来的凹状图形的开口宽度的更宽。借此，借助于微负载效应就可以提高未被其它凹状图形围起来的凹状图形的蚀刻速率。
另一方面，在未被其它凹状图形围起来的凹状图形的蚀刻速率比已被其它凹状图形围起来的凹状图形变得更高的情况下，可以把未被其它凹状图形围起来的凹状图形的开口宽度形成得比已被其它凹状图形围起来的凹状图形的开口宽度的更窄。借助于此，就可以降低未被其它凹状图形围起来的凹状图形的蚀刻速率。
本发明的第1组的半导体装置的制造方法，其特征在于，包括形成绝缘膜的工序；和在上述绝缘膜上形成多个凹状图形和多个虚设的凹状图形的工序，在形成上述凹状图形的工序中，上述多个虚设的凹状图形在上述多个凹状图形的周围形成。
本发明的第1组的半导体装置的制造方法，其特征在于，包括形成绝缘膜的工序；和在绝缘膜上形成多个凹状图形的工序，在形成多个凹状图形的工序中，在多个凹状图形之内，把未被其它凹状图形围起来的凹状图形的开口宽度形成为与已被其它凹状图形围起来的凹状图形的开口宽度不同。
其次，对属于第2组的发明进行说明。
本案发明人对气体组成反复研究的结果发现采用把蚀刻气体中的含氮气体的含量做成为规定量以上的办法，就可以降低蚀刻速率的不均匀，可以稳定地形成多个凹状图形的深度方向的形状，而与凹状图形的配置状态无关。
此外，还发现通过使用C4F6作为氟代烃系的气体，就可以提高被形成为块状的凹状图形的端部或孤立地设置的凹状图形的蚀刻速率。在这里，所谓块状，包括用块配置多个凹状图形的块，可以规定为把矩阵状、行列状、或列状地配置的凹状图形进行了适宜配置的块。此外，在随机地配置多个凹状图形的情况下也是同样的。
本发明的第2组的半导体装置的制造方法，其特征在于，包括形成至少含有Si、O和C的绝缘膜的工序；和通过使用了含有含氮气体的蚀刻气体进行干法蚀刻，在绝缘膜上形成多个凹状图形的工序，蚀刻气体中的含氮气体的含量，按流量比算，在23％以上。
在这里，含氮气体可以定为N2气体、氨气等。蚀刻气体可以包括氟代烃系的气体。绝缘膜例如可以做成为SiOC、SiOCN、或MSQ。SiOC或SiOCN可以用CVD法或旋转涂敷法淀积。此外，MSQ可以用旋转涂敷法淀积。
本发明的第2组的半导体装置的制造方法，其特征在于，包括形成至少含有Si、O和C的绝缘膜的工序；借助于使用含有C4F6的第1蚀刻气体的干法蚀刻，在绝缘膜上形成多个凹状图形的工序。
在这里，蚀刻气体可以做成为为实质上不含氧。所谓实质上不含氧指的是例如按流量比算氧的含量在2～3％以下。
形成多个凹状图形的工序，可以包括借助于含有从CH2F2、CF4和C4F8中选择的一个以上的氟代烃系气体的第2蚀刻气体进行干法蚀刻的工序，在该工序的前边或后边，可以进行使用第1蚀刻气体的干法蚀刻。
如上所述，采用改变氟代烃系气体的种类分阶段地进行蚀刻速率的办法，即便是由于凹状图形的配置状态而使在最初的干法蚀刻中产生了蚀刻速率的差异，也可以在后来的干法蚀刻中使该差异彼此抵消。
使用各自的气体的干法蚀刻的时间分配，可根据所使用的气体的种类或蚀刻气体中的含氮气体的种类适宜设定。
第1蚀刻气体，还可以含有CF4，可把C4F6对CF4流量比做成为小于1。借此，就可以使蚀刻气体中的C4F6的浓度变得稀薄，可以易于进行控制。此外，第1蚀刻气体中的C4F6的含量，优选是例如按流量比算做成为1％以上3％以下。
其次，对属于第3组的发明进行说明。
本案发明人对气体组成进一步进行研究的结果得知通过使用下式(1)定义的新指标，可以明确地整理出蚀刻气体的成分比与蚀刻速率之间的关系。
蚀刻气体中的碳含有率p＝X×(Qc/Q)×100…(1)其中，X表示氟代烃的碳组成比。Q表示蚀刻气体的全流量，Qc表示氟代烃的流量。
在这里，所谓碳组成比X，指的是在氟代烃分子中含有的炭的组成比，例如，指的是在可用CXFY的分子式表示氟代烃的情况下的X。
作为支配蚀刻气体的成分比与蚀刻速率之间的关系的因素，本案发明人认为，表示“到达被蚀刻面上的碳原子数/全粒子数”的指标是重要的。碳含有率p表示已注入到装置内的碳原子的数/全分子数，与上述指标具有密切的关系。
就如在后边用实施例说明的那样，在如上所述规定的蚀刻气体中的碳含有率p比较低的区域中，在多个凹状图形群中的中央附近和端部附近蚀刻速率将变得比较均一，在碳含有率p比较大的区域中，图形中的端部附近蚀刻速率比中央附近变大。属于第3组的发明就是根据这样的新见解完成的。
本发明的第3组的半导体装置的制造方法，其特征在于，包括形成含有Si、O和C的绝缘膜的工序；和借助于使用含有氟代烃的蚀刻气体的干法蚀刻，在上述绝缘膜上形成多个凹状图形的工序。用下式(1)定义的上述蚀刻气体中的碳含有率p(％)在5％以下。
p＝X×(Qc/Q)×100…(1)X表示氟代烃的碳组成比；Q表示蚀刻气体的全流量；Qc表示氟代烃的流量。
本发明的第3组的半导体装置的制造方法，其特征在于，包括形成含有Si、O和C的绝缘膜的工序；和在所述绝缘膜上形成多个凹状图形的工序。所述形成多个凹状图形的工序包括使用含有氟代烃的第1蚀刻气体的第1干法蚀刻工序；和使用含有氟代烃的第2蚀刻气体的第2干法蚀刻工序。所述第1和第2蚀刻气体中的一方的以下述式(1)定义的碳含有率p(％)比另一方低，p＝X×(Qc/Q)×100…(1)其中，X表示氟代烃的碳组成比。Q表示蚀刻气体的全流量，Qc表示氟代烃的流量。
在这里，第1干法蚀刻和第2干法蚀刻可以以任何顺序进行。此外，第1、第2干法蚀刻的蚀刻量的分配(蚀刻时间的分配)可根据要使用的蚀刻气体中的碳含有率适宜设定。此外，含于第1和第2干法蚀刻中的氟代烃，既可以是同种也可以是不同的种类。
在上述的制造方法中，优选是把在第1和第2蚀刻气体的碳含有率p规定为在第1干法蚀刻中使得多个凹状图形的中央附近的蚀刻速率比端部附近大，在第2干法蚀刻中则使得多个凹状图形的端部附近的蚀刻速率比中央附近大。这样，就可以借助于第2干法蚀刻降低在第1干法蚀刻中产生的蚀刻速率差。
在属于第3组的发明中，用于形成多个凹状图形的蚀刻气体，除去氟代烃之外，也可以使用Ar等的惰性气体或N2、NH3等的气体。
以上，对本发明的构成进行了说明，但是，把这些构成任意地组合起来，作为本发明的形态也是有效的。此外，把本发明的表现变换成其它范围的表现，作为本发明的形态也是有效的。
图1A表示在参照例中制作的贯通孔的配置。
图1B的截面图表示从1B-1B剖面看图1A的例子。
图2示出了在第1组的实施方式中，用氟代烃系蚀刻气体形成贯通孔时的蚀刻速率。
图3示出了在第1组的实施方式中，使层间绝缘膜的种类和蚀刻气体不同的情况下的蚀刻速率。
图4A表示第1组的实施方式1的半导体装置的构成。
图4B的截面图表示从4B-4B剖面看图4A的例子。
图5A的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形。
图5B的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的另一个例子。
图5C的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的再一个例子。
图5D的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的再另一个例子。
图6A的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的再另一个例子。
图6B的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的再另一个例子。
图7的顶视图表示在第1组的实施方式1中，虚设贯通孔的配置图形的再另一个例子。
图8A表示第1组的实施方式2的半导体装置的构成。
图8B的截面图表示从8B-8B剖面看图8A的例子。
图9表示在第1组的实施例中的虚设贯通孔的配置图形。
图10表示形成图9所示的配置图形的贯通孔时的蚀刻速率。
图11的顶视图表示在第1组的实施方式中，虚设贯通孔的配置图形的另一个例子。
图12的顶视图表示在第1组的实施方式中，虚设贯通孔的配置图形的再另一个例子。
图13的顶视图表示在第1组的实施方式中，虚设贯通孔的配置图形的再另一个例子。
图14的顶视图表示在第1组的实施方式中，虚设贯通孔的配置图形的再另一个例子。
图15示意地表示在第1组的实施方式中，已形成了多个贯通孔群的电路全体的构成的一部分。
图16A表示在第2组的实施方式中，在参照实验中制作的贯通孔的配置。
图16B的截面图表示从16B-16B剖面看图16A的例子。
图17表示在第2组的实施方式中，使层间绝缘膜的种类和蚀刻气体不同的情况下的蚀刻速率。
图18是在第2组的实施例1中，已形成了贯通孔的层间绝缘膜的顶视图。
图19的图表表示在第2组的实施例1中，蚀刻气体中的N2气体的含量不同的情况下的蚀刻速率。
图20的图表表示在第2组的实施例3中，蚀刻气体中含有C4F6气体的情况下的蚀刻速率。
图21A表示在第3组的实施方式中，在参照实验中制作的贯通孔的配置。
图21B的截面图表示从21B/21C-21B/21C剖面看图21A的例子。
图21C的截面图表示从21B/21C-21B/21C剖面看图21A的另一个例子。
图22是在第3组的实施例1中，已形成了贯通孔的层间绝缘膜的顶视图。
图23的图表表示在第3组的实施例1中，使用C4F8气体，使蚀刻气体中的碳含有率不同的情况下的蚀刻速率。
图24的图表表示在第3组的实施例1中，使用CF4气体和C4F6气体，使蚀刻气体中的碳含有率不同的情况下的蚀刻速率。
具体实施例方式
参照例首先，为了弄清本发明的特征，对在若干蚀刻条件下形成多个贯通孔图形的例子进行说明。
图1A、B示出了在本例中制作的贯通孔图形。
如图1A所示，在层间绝缘膜10上形成有矩阵状地配置的多个贯通孔群12，和周围未形成其它贯通孔的孤立贯通孔14，如果用使用氟代烃系的气体的蚀刻来形成这样的图形的贯通孔，则可以形成图1B所示的那样的贯通孔。图1B是图1A的1B-1B截面图的例子。如图1B所示，与在贯通孔群12的中央形成的贯通孔a或贯通孔b比，在贯通孔群12的外周部上形成的贯通孔c或贯通孔d，蚀刻速率降低了。此外，孤立贯通孔14(贯通孔f)的蚀刻速率，与含于贯通孔群12中的贯通孔比，蚀刻速率进一步降低。此外，根据蚀刻气体种类的不同还会产生以下现象在矩阵状地配置的多个贯通孔的外周部上形成的贯通孔的蚀刻速率，比在中央部上形成的贯通孔的蚀刻速率还高。如上所述，在SiOC膜上利用蚀刻形成贯通孔时，在块状地配置的多个贯通孔的外周部上，将产生这样的现象与在中央部上形成的贯通孔的蚀刻速率比，蚀刻速率不均匀。
其次，参照附图，依次说明与图1A所示的贯通孔或同等的贯通孔的蚀刻有关的参照实验的结果，同时说明从第1到第3组的发明的优选的实施方式。
第1组参照实验首先，示出参照实验的结果。图2示出了把Ar/CF4/CH2F2/N2的混合气体用做氟代烃系蚀刻气体，对图1所示的配置的各个贯通孔进行蚀刻时的蚀刻速率比。若设在贯通孔群12的中心形成的贯通孔a的蚀刻速率为1，则位于贯通孔群12的最外边上的贯通孔d的蚀刻速率约为0.7，位于最外角上的贯通孔e的蚀刻速率约为0.6，孤立的贯通孔f的蚀刻速率约为0.3。另外，在图1中，虽然变成为贯通孔a与贯通孔b相邻接地形成的图，但是，在贯通孔a与贯通孔b之间形成有多个(例如10个左右)的贯通孔，图2中的贯通孔a的蚀刻速率，是贯通孔a在纵向方向和横向方向上都用10个以上的贯通孔围起来的情况下的值。在以下的图3中也是同样的。
图3示出了层间绝缘膜的种类和蚀刻气体不同时的蚀刻速率。
这里表示的是如下几种情况下的蚀刻速率，即，(1)将SiO2作为层间绝缘膜使用，气体A作为蚀刻气体使用，(2)将SiOC作为层间绝缘膜使用，气体A作为蚀刻气体使用，(3)将SiOC作为层间绝缘膜使用，气体B作为蚀刻气体使用，蚀刻气体的条件如下气体A流量Ar/CF4/CH2F2/N2＝500/30/10/90sccm、压力50mTorr、RF功率1300W；气体B流量Ar/C4F8/N2＝500/8/50sccm、压力50mTorr、RF功率1300W；在这里，贯通孔的孔径做成为0.2μm。在使用SiO2作为层间绝缘膜的情况下，几乎未产生由于贯通孔的配置状态而产生的蚀刻速率的差异。另一方面，在使用SiOC作为层间绝缘膜的情况下，与蚀刻气体的种类无关，会产生由于贯通孔的配置状态而产生的蚀刻速率的差异。由以上的结果可以认为根据贯通孔的配置状态在蚀刻速率上所产生差异取决于层间绝缘膜的种类，而不取决于蚀刻时的抗蚀膜的种类和蚀刻气体的种类。
下面，对实施方式进行具体说明。另外，在以下的实施方式中，说明将使用CVD法形成的SiOC膜或SiOCN膜，或者使用旋转涂敷法形成的MSQ膜作为层间绝缘膜材料的例子。另外，SiOC膜有时也表记为SiOCH膜，作为构成元素来说，通常，含有Si、O、C和H。另外，层间绝缘膜除SiOC膜或MSQ膜之外，也可以做成包含SiO2膜、SiN膜、SiON膜的叠层构造。
第1组的实施方式1图4A、4B，示出了属于本发明的第1组的实施方式1的半导体装置的构成。
这里虽然仅示出了层间绝缘膜110，但是，半导体装置包括硅等的基板，具有在其上边适宜形成的扩散防止膜、蚀刻阻挡层、反射防止膜、下层布线层等的构成。此外，在层间绝缘膜110的上层上要形成上层布线层等。
在层间绝缘膜110上，形成有矩阵状地配置上多个贯通孔102的贯通孔群112，和孤立地配置一个贯通孔102的孤立贯通孔114。此外，在贯通孔群112的周围，形成有多个虚设贯通孔104。在孤立贯通孔114的周围，形成有多个虚设贯通孔104。这里贯通孔102是把上层布线和下层布线电连起来，使半导体装置通电动作的贯通孔。另一方面，虚设贯通孔104是不使半导体装置通电动作的贯通孔。虚设贯通孔104虽然可以与上层布线或下层布线中的任何一个进行连接，但是构成为与上层布线和下层布线不电连接。
在本实施方式中，虚设贯通孔104被配置为使得所有的贯通孔102在纵向、横向和斜向上分别被至少2个贯通孔(贯通孔102或虚设贯通孔104)围起来。虚设贯通孔104的配置图形可以根据层间绝缘膜110的材料或在层间绝缘膜110上形成贯通孔102时使用的蚀刻气体的种类，和贯通孔102的开口宽度以及贯通孔102间的间隔等适宜设定。
图4B是图4A的4B-4B截面图。如图4B所示，通过在贯通孔102的周围形成虚设贯通孔104，就把在本来配置在贯通孔群112的外周部上的贯通孔102中产生的蚀刻速率的降低现象或增加现象，转嫁给虚设贯通孔104。借此，就可以减小由于蚀刻速率的差异产生的贯通孔102的深度的差异，可以稳定地相等地形成与下层布线和上层布线电连的贯通孔102的形状。
此外，在使用会使在外周部上形成的贯通孔的蚀刻速率下降的蚀刻气体的情况下，由于虚设贯通孔104的蚀刻速率，将变得比贯通孔102的蚀刻速率低，故在贯通孔102的深度已达到了下层布线层上的阶段，虚设贯通孔104尚未到达下层布线层。为此，通过在贯通孔102的深度已到达了下层布线层上的阶段而结束蚀刻，可以达到不使虚设贯通孔104通到下层布线层的状态。由此，即使在贯通孔102和虚设贯通孔104形成后，把导电性材料埋入到贯通孔102内，在把下层布线和已埋入到贯通孔102的导电性材料电连接时才把导电性材料埋入到虚设贯通孔104内，也可以做成为使得虚设贯通孔104不与下层布线电连。
图5A到图5D的顶视图，示出了虚设贯通孔104的配置图形的另一个例子。
以下，对在外周部上形成的贯通孔的蚀刻速率下降的情况进行说明，在外周部上形成的贯通孔的蚀刻速率增加的情况也可以做成为同样的配置图形。
如图5A所示，虚设贯通孔104的开口宽度，可以形成为与贯通孔102的开口宽度大体上相等。这样可以用与贯通孔102同一图形直径形成虚设贯通孔104，故可以容易地进行外观设计。此外，在多个贯通孔的外周部上形成的贯通孔的蚀刻速率比在中心部分上形成的贯通孔的蚀刻速率低时，采用在贯通孔102达到下层布线层的阶段结束蚀刻的办法，就可以变成为虚设贯通孔104不通到下层布线层上的状态。借此，即便是在贯通孔102和虚设贯通孔104形成后，在向贯通孔102内埋入导电性材料时，向虚设贯通孔104内埋入导电性材料，也可以做成为虚设贯通孔104不与下层布线电连起来。为此，就可以形成虚设贯通孔104而不受场所的限制。
此外，如图5B所示，虚设贯通孔104的开口宽度，也可以形成为使得比贯通孔102的开口宽度更宽。如上所述采用加大虚设贯通孔104的开口宽度的办法，即便是减少虚设贯通孔104的个数，也可以抑制在虚设贯通孔104的附近形成的贯通孔102的蚀刻速率的下降。在这种情况下，虚设贯通孔104可设置在层间绝缘膜110的下层和上层未形成布线等的区域上。
另一方面，如图5C所示，虚设贯通孔104的开口宽度，也可以形成为比贯通孔102的开口宽度更窄。一般地说，贯通孔的蚀刻速率，具有这样的倾向随着虚设贯通孔的纵横比的变高而变低。为此，采用把虚设贯通孔104的开口宽度形成得比贯通孔102的开口宽度更窄的办法，就可以使虚设贯通孔104的蚀刻速率变得比贯通孔102的蚀刻速率更低。借此，即便是在下层布线的上部形成了虚设贯通孔104的情况下，也可以做成为不把已埋入到虚设贯通孔104内的导电性材料和下层布线电连起来。在这种情况下，就可以形成虚设贯通孔104而不受场所限制。
此外，如图5D所示，也可以在贯通孔102的周围设置2层虚设贯通孔104。在这种情况下，例如，可以把内侧的层的虚设贯通孔104的开口宽度形成得小，把外侧的层的虚设贯通孔104的开口宽度形成得比内侧的层的虚设贯通孔104的开口宽度大。在外侧上设置的虚设贯通孔104由于蚀刻速率进一步降低，故即便是加大开口宽度，也可以做成为不达到下层布线。
另外，在以上的例子中，虽然仅示出了贯通孔群112，对于要在孤立贯通孔114的周围形成的虚设贯通孔104来说也可以做成同样。
此外，在外周部上形成的贯通孔的蚀刻速率增加的情况，也可以采用在外周上设置虚设贯通孔104的办法，把蚀刻速率的不均匀转嫁给虚设贯通孔104，这样可以减少使半导体装置通电动作的贯通孔102中的蚀刻速率的不均匀。
再有，如图6A、B所示，虚设贯通孔104若被配置在距在贯通孔群112中所含有的贯通孔102规定的距离内，就可以以比贯通孔群112中的配置间隔更宽的间隔进行配置。即便如此，也可以抑制配置在贯通孔群112的外周部上的贯通孔102中的蚀刻速率的降低或增加。借此，就可以减少贯通孔102的深度方向上的形状的不均匀。
如图7所示，虚设贯通孔104可以在所有的贯通孔102和贯通孔102的附近配置，以使在设有与上下布线层电连接的短路区域的情况下，把它们的周围围起来。其中，图中斜线表示的区域是设置在下层布线和上层布线两方的区域。这样，在存在着已形成了下层布线和上层布线两方的短路区域的情况下，虚设贯通孔104迂回该短路区域而设置。
如上所述，由于可以做成为被别的贯通孔或虚设贯通孔把各个贯通孔围起来的构成，故可以减少贯通孔的蚀刻速率的不均匀。通过这样的构成，可以把本来配置在多个贯通孔的外周部上的贯通孔或孤立的贯通孔内产生的蚀刻速率的降低现象或增加现象转嫁给虚设的贯通孔，因此可以减少多个贯通孔的蚀刻速率的不均匀。
第1组的实施方式2图8A、图8B，示出了属于第1组的本发明的实施方式2的半导体装置的构成。
在本实施方式中，不设虚设贯通孔，而形成为在贯通孔群112所含的贯通孔102中，外周部上所设的贯通孔102的开口宽度变宽。
例如，配置在贯通孔群112的最外区域上的贯通孔102c的开口宽度形成为比配置在其内侧的贯通孔102b的开口宽度更宽。此外，贯通孔102b的开口宽度形成为比配置在中心部分上的贯通孔102a的开口宽度更宽。再有，孤立贯通孔114的开口宽度形成为比配置在贯通孔群112的最外区域上的贯通孔102c的开口宽度更宽。
这样，根据微负载效应，可以把孤立贯通孔114或配置在贯通孔群112的外周部上的贯通孔102b或贯通孔102c的蚀刻速率，形成得比配置在贯通孔群112的中心部分上的贯通孔102a的蚀刻速率更高。借此，就可以消除在贯通孔群112的外周部上形成的贯通孔102b或贯通孔102c和孤立贯通孔114所产生的蚀刻速率的降低的现象，可以减少含于贯通孔群112内的所有的贯通孔102a、102b、102c和孤立贯通孔114的蚀刻速率的不均匀。由此，就可以减少多个贯通孔102的深度方向上的形状的不均匀。
此外，在外周部上形成的贯通孔的蚀刻速率增加的情况下，可以形成为使在外周部上设置的贯通孔102的开口宽度变窄，通过把外周部的贯通孔102的开口宽度设得较窄，可以降低外周部的贯通孔102的蚀刻速率的增加。借此可以减少多个贯通孔102的蚀刻速率的不均匀。
第1组的实施例图9示出了在包括多个贯通孔102的贯通孔群的周围形成有虚设贯通孔104的图形。
在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110，作为蚀刻气体，使用以下气体形成图9所示图形的贯通孔102和虚设贯通孔104(孔径都是0.2μm，间隔都是1μm)。
蚀刻气体流量Ar/CF4/CH2F2/N2＝500/30/10/90sccm、压力50mTorr、RF功率1300W。
图10示出了其结果。在未形成虚设贯通孔104的情况下，配置在矩阵状地形成的贯通孔群的外周部上的贯通孔c或贯通孔d、列状地形成的贯通孔e的蚀刻速率降低。另一方面，通过在这些贯通孔的周围形成虚设贯通孔104，可以抑制贯通孔c、贯通孔d、和贯通孔e的蚀刻速率的降低，可以使所有的贯通孔102的蚀刻速率变成为大体上均等。借此，就可以减少多个的贯通孔a、贯通孔b、贯通孔c、贯通孔d、和贯通孔e的深度方向上的形状的不均匀，使之变为大体上均等。
另外，对于孤立贯通孔，这里虽未图示，也可以采用在周围形成虚设贯通孔104的办法，抑制蚀刻速率的降低，可以使之变成为与配置在贯通孔群的中心部分上的贯通孔a或贯通孔b的蚀刻速率同等，可以减少深度方向上的形状的不均匀。
虽然如上所述，采用在贯通孔102的周围形成虚设贯通孔104的办法，可以减少贯通孔102的蚀刻速率的不均匀的原理尚未清楚，但是，可以推测如下。
在文献(应用物理，第70卷，第4号，387页～397页，2001)中，记载了如下内容在使用氟代烃等离子体的SiO2膜的蚀刻中，在蚀刻的表面上形成聚合物层，其厚度主要由入射的蚀刻活性种CFX的量和膜中的氧(O)的量决定。考虑该结果就可以推测出在SiOC膜的情况下，由于氧的构成比低，和在膜中存在着炭(C)，故与SiO2膜比，聚合物层形成得较厚。
从等离子体入射的蚀刻活性种CFX的量不依赖于图形。另一方面，在蚀刻绝缘膜时，会产生具有除去聚合物作用的蚀刻气体反应生成物。这里，所谓蚀刻气体反应生成物，是Si和F的化合物、C和F的化合物、O的化合物。该蚀刻气体反应生成物从被蚀刻区域上放出，滞留在图形正上边。为此，可推测出蚀刻气体反应生成物的浓度在图形群的中央上高，在图形外周或孤立图形上低。其结果是，与图形群中央相比，图形群外周和孤立图形的聚合物层被形成得较厚。蚀刻气体反应生成物的效果所涉及的范围被认为是距被蚀刻区域大约数百μm以内。为此，可认为采用在贯通孔102的周围形成虚设贯通孔104的办法，就可以增加涉及到设置在外周部上的贯通孔102上的蚀刻气体反应生成物的量，就可以减少在中心部分上设置的贯通孔102的蚀刻速率的不均匀。
以上，根据实施方式和实施例说明了属于第1组的本发明。该实施方式和实施例，终究是个例示，本领域技术人员应理解的是，种种的变形例是可能的，此外，这样的变形例也处于本发明的范围内。
在实施方式1中，虽然例示的是把多个贯通孔102形成为矩阵状的例子，但是，贯通孔102也可以做成为图11到图13所示的那样的配置。在这种情况下，虚设贯通孔104可以做成为图11到图14所示的构成。以下，对各图进行说明。
多个贯通孔102如图11所示，可以包括随机配置的区域、以宽间隔配置的区域、和凹凸状配置的区域。在这种情况下，在这些区域的周围，可以配置虚设贯通孔104。
此外，贯通孔102如图12A所示，还可以做成为正方形以外的配置。在这种情况下，也可以在多个贯通孔102的周围配置虚设贯通孔104。再有，如图12B所示，也可以做成为因场所不同而使贯通孔102的间隔不同的配置。
此外，如图13所示，多个贯通孔102，也可以梳状地进行配置。在如上所述把贯通孔102配置为梳状的情况下，贯通孔102的梳齿部分的间隔很宽时，也可以如图14所示，做成为在梳齿间设置虚设贯通孔104的构成。借此，就可以做成为在贯通孔群112的周围设置虚设贯通孔104的构成。
图15示意地表示了已形成了多个贯通孔112的电路全体的构成的一部分。虚设贯通孔104沿着由贯通孔102构成的贯通孔群112的外周部形成。由此，即便是在多个贯通孔的外周部上产生了蚀刻速率的不均匀，也可以由于这样的不均匀在虚设贯通孔104上产生，而减少使半导体装置通电动作的多个贯通孔的蚀刻速率的不均匀。
在以上的实施方式中，虽然是以贯通孔为例进行的说明，但是对于布线槽也可以做成为同样的结果。采用在外周部或孤立设置的布线槽的周围形成虚设的布线槽或贯通孔的办法，就可以减少因多个布线槽的配置状态而产生的蚀刻速率的不均匀。此外，也可以做成为在多个贯通孔的周围形成虚设布线槽的构成。
第2组参照实验首先，示出的是对已对图16A所示的行列状地配置的贯通孔进行了蚀刻的参照实验的结果。在这里，图16B是图16A的16B-16B截面图。图17示出了采用使膜的种类和蚀刻气体不同的办法蚀刻图16A所示的贯通孔的图形的情况下的蚀刻速率。
这里表示的是如下几种情况下的蚀刻速率，即，(1)将SiO2作为层间绝缘膜使用，气体A作为蚀刻气体使用，(2)将SiOC作为层间绝缘膜使用，气体A作为蚀刻气体使用，(3)将SiOC作为层间绝缘膜使用，气体B作为蚀刻气体使用，蚀刻气体的条件如下气体A含有Ar、CF4、CH2F2和N2。N2气体的含量按流量比为8％、压力50mTorr、RF功率1300W；气体B含有Ar、C4F8和N2。N2气体的含量按流量比为9％、压力50mTorr、RF功率1300W。
在这里，贯通孔的孔径定为0.2μm。在使用SiO2作为层间绝缘膜的情况下，未产生由于贯通孔的配置状态而产生的蚀刻速率的差异。
另一方面，在使用SiOC作为层间绝缘膜、使用CF4和CH2F2作为蚀刻气体的情况下，贯通孔b的蚀刻速率，与贯通孔a的蚀刻速率比，降低了近30％。此外，在这种情况下，贯通孔c和贯通孔d的蚀刻速率，与贯通孔a的蚀刻速率比降低了30％到40％。再有，在使用C4F8作为蚀刻气体的情况下，贯通孔b的蚀刻速率与贯通孔a的蚀刻速率比，也降低了30％以上。此外，在这种情况下，贯通孔c和贯通孔d的蚀刻速率，与贯通孔a的蚀刻速率比，降低了近50％。如上所述，在使用CF4、CH2F2和C4F8等作为蚀刻气体，对SiOC进行蚀刻的情况下，得知在由贯通孔的配置状态产生的蚀刻速率上产生不均匀。
第1组的实施例1下面，对实施例进行说明。在以下的实施例中，虽然说明的是使用SiOC膜作为层间绝缘膜材料的例子，但是，也可以使用SiOCN膜或MSQ膜作为层间绝缘膜。另外，SiOC膜有时也表记为SiOCH膜，作为构成元素来说，通常，含有Si、O、C和H。
在以下的实施例中，要说明使用含有氟代烃系气体和含氮气体的蚀刻气体在层间绝缘膜上形成多个贯通孔的例子。
图18是已形成了多个贯通孔102的层间绝缘膜110的顶视图。在这里，作为层间绝缘膜110，使用的是SiOC膜。
在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110。接着，使用含有CF4和CH2F2作为氟代烃系气体、含有Ar作为稀释气体的蚀刻气体，形成图18所示的图形的贯通孔a到d(孔径0.2μm，间隔1μm)。作为含氮气体使用的是N2气体。
蚀刻气体中的N2气体含量，要做成为按流量比为8％、23％和32％。蚀刻都在压力50mTorr、RF功率1300W的条件下进行。
图19示出了其结果。在这里，示出的是把贯通孔a的蚀刻速率当作1的图。在按流量比将蚀刻气体中的N2气体含量设为约8％的情况下，配置在行列状地形成的多个贯通孔102的外周部上的贯通孔c或贯通孔d的蚀刻速率，与配置在中心部分上的贯通孔a的蚀刻速率相比，降低了30％以上。此外，在从行列状地形成的贯通孔102的最外层算起配置在第3的贯通孔b中，与贯通孔a的蚀刻速率相比，蚀刻速率也降低了近30％。使N2气体含量在同样的范围内进行了几次实验，得知不论在哪一种情况下，贯通孔b、贯通孔c和贯通孔d的蚀刻速率，与贯通孔a的蚀刻速率比，都降低了30％到40％前后。
另一方面，在按流量比将蚀刻气体中的N2气体含量设为23％的情况下，贯通孔b、贯通孔c和贯通孔d的蚀刻速率的降低，与配置在中心上的贯通孔a的蚀刻速率相比，都可以抑制在20％以内。使N2气体含量为同样的范围进行了几次的实验，不论在哪一种情况下，贯通孔b、贯通孔c和贯通孔d的蚀刻速率的降低，与配置在中心上的贯通孔a的蚀刻速率比，都可以抑制在20％以内。
此外，在按流量比将蚀刻气体中的N2气体含量设为32％的情况下，贯通孔b、贯通孔c和贯通孔d的蚀刻速率的降低，与配置在中心上的贯通孔a的蚀刻速率比，都可以抑制到近10％以内。
已经判明如上所述，通过按流量比将蚀刻气体中的N2气体含量设为23％以上，就可以减小由蚀刻产生的深度方向的尺寸变换差而与多个贯通孔的配置状态无关。
此外，对于配置在列状地形成的多个贯通孔的最端部上的贯通孔和在周围未形成别的贯通孔的孤立的贯通孔来说，通过按流量比将蚀刻气体中的N2气体含量设为23％以上，同样地已经确认可以减小由蚀刻得到的深度方向的尺寸变换差。借此，就可以把蚀刻的不均匀减少到使蚀刻的遗漏或下膜的薄膜化实效上不会成为问题的程度，而与贯通孔的配置状态无关。由此可以提高成品率。
第2组的实施例2与实施例1同样，在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110。接着，使用含有C4F8作为氟代烃系气体、含有Ar作为稀释气体的蚀刻气体，形成图18所示的图形的贯通孔a到d(孔径0.2μm，间隔1μm)。作为含氮气体使用的是N2气体。按流量比蚀刻气体中的N2气体含量设为23％。蚀刻在压力50mTorr、RF功率1300W的条件下进行。在这种情况下，可以抑制贯通孔b、贯通孔c和贯通孔d的蚀刻速率的降低。
第2组的实施例3与实施例1同样，在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110。接着，依次使用含有CF4和CH2F2作为氟代烃系气体的蚀刻气体I、和含有C4F6和CH2F2作为氟代烃系气体的蚀刻气体II，形成图18所示的图形的贯通孔a到d(孔径0.2μm，间隔1μm)。不论哪一种蚀刻气体，作为稀释气体都使用Ar，作为含氮气体使用的都是N2气体。在蚀刻气体II中的N2气体含量，在不论哪一种蚀刻气体中，都按流量比设为14％。
在本实施例中，将蚀刻气体I的N2气体含量按流量比设为8％、23％、32％，测定贯通孔形成时的蚀刻速率。蚀刻在压力50mTorr、RF功率1300W的条件下进行。
在蚀刻气体I中的N2气体含量为8％的情况下，用蚀刻气体I进行处理的处理时间∶用蚀刻气体II进行处理的处理时间＝1(约30秒)∶5.0；在蚀刻气体I中的N2气体含量为23％的情况下，用蚀刻气体I进行处理的处理时间∶用蚀刻气体II进行处理的处理时间＝1(约30秒)∶2.3；在蚀刻气体I中的N2气体含量为32％的情况下，用蚀刻气体I进行处理的处理时间∶用蚀刻气体II进行处理的处理时间＝1(约30秒)∶1.3。
图20示出了其结果。在这里，示出的是把蚀刻速率最高的贯通孔d的蚀刻速率当作1的图。采用依次使用蚀刻气体I和蚀刻气体II形成贯通孔的办法，在蚀刻气体I中的N2气体含量为8％、23％、32％中的任何一种情况，都可以把多个贯通孔的蚀刻速率的不均匀抑制到约15％以内。
在蚀刻气体I中的N2气体含量为23％以上的例子中，可以把蚀刻速率的不均匀抑制到约10％以内，可以与实施例1的N2气体含量为32％的例子同等程度地减少蚀刻速率的不均匀。
由蚀刻气体I进行处理的处理时间和由蚀刻气体II进行处理的处理时间，可以根据蚀刻气体中所含的氟代烃系气体或含氮气体的种类和含量等适宜设定。采用对这些处理时间进行调整的办法，就可以进一步减少蚀刻速率的不均匀。
此外，已经确认对于在周围未形成别的贯通孔的孤立的贯通孔来说，也可以采用依次使用蚀刻气体I和蚀刻气体II的办法，减小由蚀刻得到的深度方向的尺寸变换差。
再有，作为氟代烃系气体，与上述实施例2同样，使用含有C4F8的蚀刻气体，采用按流量比将蚀刻气体中的N2气体含量变成为约28％的方式，形成图18所示的图形的贯通孔a到d(孔径0.2μm，间隔1μm)。其结果是得知与使用C4F6作为氟代烃系气体的情况同样，可以提高设置在块状地形成的贯通孔的端部上的贯通孔的蚀刻速率。此外，对于孤立设置的贯通孔来说，也是同样的。
在本实施方式中，在形成多个贯通孔的工序中，可以做成为使用含有C4F8等的氟代烃系气体和含氮气体的第1蚀刻气体，和含有与第1蚀刻气体相同的气体、含氮气体的含量比第1蚀刻气体还高的第2蚀刻气体分阶段地进行干法蚀刻。借此可以减小由蚀刻产生的深度方向的尺寸变换差，可以减少因贯通孔的配置状态的差异而产生的贯通孔的深度方向的形状不均匀。
以上，根据实施例进行了说明。该实施方式和实施例，终究是个例示，本领域技术人员应理解的是，种种的变形例是可能的，此外，这样的变形例也处于本发明的范围内。
在以上的实施例中虽然是以贯通孔为例进行的说明，但是，对于布线槽也可以同样做成。采用使蚀刻气体做成为上述实施例中所示的组成的办法，就可以减少由多个布线槽的配置状态产生的蚀刻速率的不均匀。
第3组参照实验首先，示出参照实验的结果。图21A示出了参照实验所使用的贯通孔图形。作为层间绝缘膜，使用的是SiOC膜。另外，SiOC膜有时候也表记为SiOCH膜，作为构成元素来说，通常含有Si、O、C和H。图21B、C示出了图21A的21B/21C-21B/21C的截面图的例子。表1是示出了在图21A所示的状态的SiOC膜的贯通孔蚀刻中，使氟代烃系气体的种类和流量不同的情况下的各个贯通孔的蚀刻速率的表。在这里，蚀刻速率把贯通孔a的蚀刻速率当作1。
蚀刻气体的条件如下。
条件A流量Ar/CF4/N2＝500/8/125sccm、压力50mTorr、RF功率1300W；条件B流量Ar/CF4/N2＝500/40/125sccm、压力50mTorr、RF功率1300W；条件C流量Ar/C4F8/N2＝500/8/125sccm、压力50mTorr、RF功率1300W；条件D流量Ar/C4F8/N2＝500/10/125sccm、压力50mTorr、RF功率1300W。
在这里，贯通孔的孔径做成为0.2μm。在使用CF4气体作为氟代烃系气体的条件A中，在外周部的贯通孔d和中央部的贯通孔a中在蚀刻速率上没有差异，相对于此，在增加了CF4气体的流量的条件B中，外周部的蚀刻速率变快了。在使用C4F8气体作为氟代烃系气体的条件C中，在同一气体流量的情况下，外周部的蚀刻速率变慢了，但是，在稍微增加C4F8气体的流量的条件D中，外周部的蚀刻速率却变快了。
如上所述，得知由于氟代烃系气体流量的增加，外周部的蚀刻速率变快，特别是若使用C4F8气体，这种倾向是显著的。
如果用这样的气体流量的稍微变化产生蚀刻速率的急剧的增加，就要产生在蚀刻速率高的部分中对于布线会过度地施加过蚀刻，或者产生蚀刻速率降低后的部分的贯通孔的遗漏等的问题。归因于此，就要产生由蚀刻产生的深度方向的比当初的设计值更大的尺寸变换差，而成为成品率降低的主要原因。
其次，参照附图对应用本发明的例子进行说明。
第3组的实施例1图22是已形成了多个贯通孔102的层间绝缘膜110的顶视图。这里，作为层间绝缘膜110，使用的是SiOC膜。
在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110。接着，选择性地干法蚀刻(反应性离子蚀刻)层间绝缘膜110，如图22所示，形成154行154列的行列状地配置贯通孔的图形。贯通孔的孔径(直径)做成为0.2μm，相邻的孔间的间隔做成为1μm。这时，使构成蚀刻气体的C4F8气体流量按照1sccm、2sccm、4sccm、6sccm、8sccm、10sccm和12sccm这样地变化。C4F8气体流量以外的蚀刻条件是气体流量Ar/N2＝500/125sccm、压力50mTorr、RF功率1300W。蚀刻气体，使用实质上不含氧的气体。
图23示出了图22的d对a的蚀刻速率和碳含有率之间的关系。图23的横轴所示的碳含有率，定义如下。
碳含有率＝X×(Qc/Q)×100…(1)其中，X表示氟代烃CXFY中的碳组成比。在本例中，由于使用C4F8气体，故X会成为“4”。Q表示蚀刻气体的全流量，Qc表示氟代烃CXFY的流量。
纵轴的ER比，是图形端部的贯通孔d对孔阵列图形的图形中央的贯通孔a的蚀刻速率比。
由图23可知以下的事项。
(i)在碳含有率为5％以下的区域中，贯通孔d的蚀刻速率和贯通孔a的蚀刻速率之间的差很小。贯通孔d这一方的蚀刻速率比a更小。在该区域中，贯通孔d(端部)的蚀刻速率比随着碳含有率的增加而减小。
(ii)在碳含有率超过了5％的区域中，贯通孔d的蚀刻速率比贯通孔a的蚀刻速率更大。在该区域中，贯通孔d(端部)的蚀刻速率比随着碳含有率的增加而增大。
由以上可知，采用把蚀刻气体中的碳含有率做成为5％以下的办法，就可以降低由蚀刻产生的深度方向的尺寸变换差而与蚀刻时的碳含有率的变动或多个贯通孔的配置状态无关。
就如从图23所示的结果可知的那样，采用使碳含有率变成为5％以下的办法，在块状贯通孔图形的端部和中央部中，就可以把蚀刻速率差抑制到20％以内。此外，在碳含有率为5％以下的区域中，由于蚀刻速率的碳含有率依赖性小，故即便是在蚀刻中碳含有率发生了变动的情况下，也可以为稳定地进行蚀刻。得益于此，就可以有效地减少贯通孔的形状的不均匀，可以提高成品率。
另外，已经确认对于配置在配置成一列的多个贯通孔的最端部上的贯通孔和在周围未形成别的贯通孔的孤立的贯通孔来说，采用把蚀刻气体中的碳含有率做成为5％以下的办法，同样可以减小由蚀刻产生的深度方向的尺寸变换差。
再有，已经确认即便是在使用CF4气体或C4F6气体作为氟代烃系气体、碳含有率不同的情况下，如图24所示，也存在与使用C4F8气体的情况同样的倾向。
第3组的实施例2与实施例1同样，在硅基板上，用CVD法形成由SiOC构成的层间绝缘膜110。接着，依次使用含有C4F8气体的蚀刻气体的第1干法蚀刻和蚀刻气体中的碳含有率比第1干法蚀刻更低的第2干法蚀刻，形成图22所示的图形的贯通孔(孔径为0.2μm，间隔为1μm)。干法蚀刻定为反应性离子蚀刻(RIE)。把以下的条件1到4组合起来应用于第1和第2干法蚀刻的蚀刻。碳含有率的定义，与实施例1是同样的。
条件1流量Ar/C4F8/N2＝500/12/125sccm，压力50mTorr，RF功率1300W，碳含有率7.5％；条件2流量Ar/C4F8/N2＝500/10/125sccm，压力50mTorr，RF功率1300W，碳含有率6.3％；条件3流量Ar/C4F8/N2＝500/8/125sccm，压力50mTorr，RF功率1300W，碳含有率5.1％；条件4流量Ar/C4F8/N2＝500/6/125sccm，压力50mTorr，RF功率1300W，碳含有率3.8％。
在本实施例中，测定了条件1+条件3、条件2+条件3、条件1+条件4、和条件2+条件4的4个水准的贯通孔形成时的蚀刻速率。
在条件1+条件3下的蚀刻处理时间是将蚀刻量的比率定为第1干法蚀刻∶第2干法蚀刻＝0.39∶1进行计算；在条件2+条件3下的蚀刻处理时间是将蚀刻量的比率定为第1干法蚀刻∶第2干法蚀刻＝0.38∶1进行计算；在条件1+条件4下的蚀刻处理时间是将蚀刻量的比率定为第1干法蚀刻∶第2干法蚀刻＝0.31∶1进行计算；在条件2+条件4下的蚀刻处理时间是将蚀刻量的比率定为第1干法蚀刻∶第2干法蚀刻＝0.26∶1进行计算。
表2是示出了其结果的表。在这里，把在贯通孔群12的中央部上形成的贯通孔a的蚀刻速率定为1。如上所述，采用依次使用第1干法蚀刻和第2干法蚀刻形成贯通孔的办法，就可以抑制多个蚀刻贯通孔的蚀刻速率的差异。
如上所述，由于包括用碳含有率不同的条件进行的多个干法蚀刻工序，故采用把第1干法蚀刻和第2干法蚀刻组合起来的办法，就可以减少由贯通孔的配置状态的差异产生的贯通孔的深度方向的形状的不均匀。此外，采用把Ar等的惰性气体或N2、NH3等的气体用做蚀刻气体的办法，就可以在减小对SiOC膜的损伤的同时稳定地减小由孔位置产生的蚀刻速率差。
以上根据实施例进行了说明。这些实施例终究是例示，本领域技术人员应理解的是，种种的变形例是可能的，此外，这样的变形例也处于本发明的范围内。
例如，在上述实施例中，虽然是以贯通孔为例进行的说明，但是也可以把本发明应用于布线槽的形成工序。采用把蚀刻气体做成上述实施例中示出的组成的办法，就可以减小由多个布线槽的配置状态产生的蚀刻速率的差异。
此外，在上述实施例中，虽然说明的是使用SiOC膜作为层间绝缘膜的材料的例子，但是也可以使用SiCN膜、SiC膜或MSQ膜作为层间绝缘膜。SiC或SiCN可以用CVD法或旋转涂敷法淀积。此外，MSQ可以用旋转涂敷法淀积。
此外，在上述实施例中，虽然是对分别单独使用C4F8、CF4、C4F6作为氟代烃系气体的例子进行的说明，但是也可以使用含有多种的氟代烃系化合物的蚀刻气体。在这种情况下，作为上述式(1)中的碳组成比X，如下所述，可以采用考虑摩尔分率后的平均值。
Xav＝∑(mi×Xi)(mi表示氟代烃成分i的摩尔分率，Xi表示氟代烃成分i的碳组成比)
权利要求
1.一种半导体装置，其特征在于，包括绝缘膜；在所述绝缘膜上形成的多个凹状图形；在所述绝缘膜上形成、配置于所述多个凹状图形的周围的多个虚设的凹状图形。
2.根据权利要求1所述的半导体装置，其特征在于，所述多个凹状图形块状地形成，所述虚设的凹状图形，沿着所述多个凹状图形的最外区域形成。
3.根据权利要求1所述的半导体装置，其特征在于，所述虚设的凹状图形形成为比所述多个凹状图形的深度浅。
4.根据权利要求1所述的半导体装置，其特征在于，所述虚设的凹状图形的纵横比形成为比所述多个凹状图形的纵横比低。
5.一种半导体装置，其特征在于，包括绝缘膜；和在所述绝缘膜上形成的多个凹状图形，在所述多个凹状图形之内，将未被其它凹状图形围起来的凹状图形的开口宽度形成为与已被其它凹状图形围起来的凹状图形的开口宽度不同。
6.一种半导体装置的制造方法，其特征在于，包括形成绝缘膜的工序；和在所述绝缘膜上形成多个凹状图形和多个虚设的凹状图形的工序，在形成所述凹状图形的工序中，所述多个虚设的凹状图形在所述多个凹状图形的周围形成。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，在形成所述凹状图形的工序中，块状地形成所述多个凹状图形，沿着所述多个凹状图形的最外区域形成所述多个虚设的凹状图形。
8.一种半导体装置的制造方法，其特征在于，包括形成绝缘膜的工序；和在所述绝缘膜上形成多个凹状图形的工序，在形成所述多个凹状图形的工序中，在所述多个凹状图形之内，把未被其它凹状图形围起来的凹状图形的开口宽度形成为与已被其它凹状图形围起来的凹状图形的开口宽度不同。
9.一种半导体装置的制造方法，其特征在于，包括形成至少含有Si、O和C的绝缘膜的工序；和通过使用了含有含氮气体的蚀刻气体进行干法蚀刻，在所述绝缘膜上形成多个凹状图形的工序，所述蚀刻气体中的所述含氮气体的含量，按流量比算，在23％以上。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，所述含氮气体为N2。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，所述蚀刻气体含有C4F6。
12.一种半导体装置的制造方法，其特征在于，包括形成至少含有Si、O和C的绝缘膜的工序；借助于使用含有C4F6的第1蚀刻气体的干法蚀刻，在所述绝缘膜上形成多个凹状图形的工序。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，形成所述多个凹状图形的工序包括借助于含有从CH2F2、CF4和C4F8中选择的一个以上的氟代烃系气体的第2蚀刻气体进行干法蚀刻的工序，在该工序的前边或后边，进行使用第1蚀刻气体的干法蚀刻。
14.根据权利要求9所述的半导体装置的制造方法，其特征在于，所述绝缘膜是SiOC膜。
15.根据权利要求12所述的半导体装置的制造方法，其特征在于，所述绝缘膜是SiOC膜。
16.一种半导体装置的制造方法，其特征在于，包括形成含有Si、O和C的绝缘膜的工序；和借助于使用含有氟代烃的蚀刻气体的干法蚀刻，在所述绝缘膜上形成多个凹状图形的工序，用下式(1)定义的所述蚀刻气体中的碳含有率p(％)在5％以下，p＝X×(Qc/Q)×100…(1)X表示氟代烃的碳组成比；Q表示蚀刻气体的全流量；Qc表示氟代烃的流量。
17.一种半导体装置的制造方法，其特征在于，包括形成含有Si、O和C的绝缘膜的工序；和在所述绝缘膜上形成多个凹状图形的工序，所述形成多个凹状图形的工序包括使用含有氟代烃的第1蚀刻气体的第1干法蚀刻工序；和使用含有氟代烃的第2蚀刻气体的第2干法蚀刻工序，所述第1和第2蚀刻气体中的一方的以下述式(1)定义的碳含有率p(％)比另一方低，p＝X×(Qc/Q)×100…(1)其中，X表示氟代烃的碳组成比；Q表示蚀刻气体的全流量；Qc表示氟代烃的流量。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，所述第2蚀刻气体中的碳含有率p(％)在5％以下，所述第1蚀刻气体中的碳含有率p(％)比5％大。
19.根据权利要求16所述的半导体装置的制造方法，其特征在于，在形成多个凹状图形的所述工序中使用的氟代烃含有C4F8。
20.根据权利要求17所述的半导体装置的制造方法，其特征在于，在形成多个凹状图形的所述工序中使用的氟代烃含有C4F8。
21.根据权利要求16所述的半导体装置的制造方法，其特征在于，在形成多个凹状图形的所述工序中使用的蚀刻气体实质上不含氧。
22.根据权利要求17所述的半导体装置的制造方法，其特征在于，在形成多个凹状图形的所述工序中使用的蚀刻气体实质上不含氧。
23.根据权利要求16所述的半导体装置的制造方法，其特征在于，所述绝缘膜是SiOC膜。
24.根据权利要求17所述的半导体装置的制造方法，其特征在于，所述绝缘膜是SiOC膜。
全文摘要
本发明提供一种半导体装置及其制造方法。在含有Si、O和C的层间绝缘膜上形成多个贯通孔时，形成包括多个贯通孔的贯通孔群，和在孤立贯通孔的周围形成多个虚设贯通孔。和/或提高蚀刻气体中的含氮气体的含量。此外，使用含有C
文档编号H01L21/3065GK1591795SQ20041005719
公开日2005年3月9日 申请日期2004年8月27日 优先权日2003年8月28日
发明者奥田道则, 市桥由成, 山冈义和, 井上恭典, 田中友子 申请人:三洋电机株式会社