专利名称：用于绝缘体型衬底上的半导体的基础衬底的制造方法
技术领域：
本发明涉及一种制造基础衬底的方法，所述基础衬底用于制造绝缘体型衬底上的半导体，特别是用于射频应用。
背景技术：
目前存在用于生产射频(RF)器件的不同种类的衬底。第一种衬底包含包括绝缘体衬底上硅层的衬底，例如石英上硅(SOQ)、蓝宝石上硅(SOS)或玻璃上硅(SOG)衬底。这些衬底具有优良的射频性能，但就逻辑器件而言因硅性质较差而具有非常差的特性。此外，它们非常昂贵。第二种衬底是高电阻率(HR)的体硅衬底。“高电阻率”典型地指500 Ohm. cm以上的电阻率。这些衬底具有比第一种衬底更差的性能，并且逻辑器件不能从SOI型结构的优势中受益，但该衬底不贵。第三种衬底是被称为HR-SOI (绝缘体上高电阻率硅)的衬底，换句话说由高电阻率硅衬底上的硅层构造而成，厚氧化层隐埋在分界面处。从而，氧化层通常用术语BOXdt埋氧化物”)表示。该衬底尤其有利于逻辑器件的操作，但表现出比SOQ或SOS衬底更差的射频性能。当然，这些衬底具有ー些缺点，即有时包含位于氧化层下方的低电阻率层。
本文中“低电阻率”指5000hm. cm以下的电阻率。该低电阻率层的存在可能是由于衬底表面在结合之前被污染(例如，因硼和/或磷的凝聚)。然后，这些污染物在结合界面上封装，进而能够扩散到高电阻率衬底内。当初始衬底为具有高密度填隙氧原子的硅衬底时，形成低电阻率层的另ー个原因在于必须执行热处理，以形成氧沉淀并且获取所需的高电阻率。然而，在热处理期间或之前有时会发生氧原子扩散到衬底内的情況，这将导致在衬底中尤其在衬底的表面附近形成沉淀水平较低的区域，即电阻率较低的区域。目前这两个原因很难控制。第四种衬底为HR-SOI型衬底，其中HR衬底通过添加阱来改善。为此，已经研发了不同的技术，但这些技术具有的缺点是，对制造SOI及SOI上的器件时所施加的热处理非常敏感。例如，已经知道，在氧化层(BOX)与HR衬底之间沉积多晶硅层。关于这方面读者可以參考以下公开文件D. Lederer> R. Lobet和J. -P. Raskin,“Enhanced high resistivity SOI wafers for RF applications，，，IEEE Intl. SOIConf·，pp.46-47，2004 ;D.Lederer 和 J._Ρ· Raskin，“New substrate passivationmethod dedicated to nigh resistivity SOI wafer iabrication with increasedsubstrate resistivity，，，IEEE Electron Device Letters，vol. 26, no. 11，pp. 805-807，2005 ；D. Lederer 和 J. -P. Raskin，“RF performance of a commercial SOI technologytransferred onto a passivated HR silicon substrate，，，IEEE Transactions onElectron Devices, vol. 55,no. 7,pp. 1664-1671，2008 ；以及D. C. Kerr 等，“ Identificationoi RF harmonic distortion on Si substrates and its reduction using a trap-richlayer”，978-1-4244-1856-5/08， IEEE 2008。然而，多晶硅在高温下再结晶，并且存在于多晶硅层与HR硅衬底之间的界面处的掺杂物会扩散到HR硅衬底内，这样具有减小HR硅衬底的电阻率的效果。在这方面，文献WO 2010/002515提出了上述HR-SOI衬底中的HR硅基础衬底另一种使用，即用包含位于具有标准电阻率的支撑物上且具有高电阻率的厚半导体层的结构替换所述体基础衬底。
为了避免支撑物中的掺杂物或污染物扩散到该高电阻半导体层内从而减小该半导体层的电阻率的风险，建议在支撑物与所述半导体层之间放置扩散屏障。该扩散屏障可以由ー层或多层氧化硅和/或氮化硅组成并且具有至少20nm的厚度。此外，由于其厚度较大(50 μ m至100 μ m的等级)，该电阻层可以与衬底相比较。射频器件的衬底遵循以下事实在高频时，电场穿入衬底并且影响所遇到的任何电荷载体，结果，一方面导致不必要的能量消耗(该效应被称为“穿透损耗”或“插入损耗”)；另一方面对其它器件造成影响(该效应被称为“串扰”)，其行为将通过衬底来改进。另外，信号的上升和下降导致衬底的电容发生变化，从而产生以主频的谐频振动的波形。这些谐波及其组合可能构成对射频应用带来特别困难的寄生信号。使用多晶硅层将电势阻隔在BOX下方，从而限制电容变化，进而减小所产生的谐波能量。最后，BOX中随意出现电荷、以及某些器件使用直流电压，可能导致在BOX下方形成积累层或反型层(从而具有很好的传导性)。将电势阻隔在BOX下方的多晶硅层消除了该不良影响。从而，本发明的目的是获得不具有现有技术中的衬底所具有的缺点的HR-SOI型衬底。更确切地说，本发明的目的是定义一种制造HR-SOI型衬底的方法，该HR-SOI型衬底使多晶硅层的电阻率损失最小化。
发明内容
根据本发明，提出了一种制造基础衬底的方法，所述基础衬底用于制造绝缘体型衬底上的半导体，该方法包括以下步骤a)提供电阻率为500 Ohm. cm以上的硅衬底，b)清洁所述衬底的表面，以去除存在于衬底的表面上的自然氧化物和/或掺杂物，c)在所述衬底上形成介电材料层，d)在所述介电材料层上形成多晶硅层，所述方法的特征在于，步骤b)、c)和d)在同一个外壳中依次实现。在步骤d)结束时所获得的衬底，换句话说，由硅衬底、介电材料层和多晶硅层形成的衬底可以构成HR-SOI型衬底的基础衬底，换句话说，SOI衬底中支撑绝缘层(BOX)和薄半导体层的部分。有利地，清洁步骤b)包括在还原性气氛中的热处理。根据本发明的优选实施例，介电材料为氧化硅。有利地，步骤c)则包括在氧化气氛中对硅衬底进行热处理。优选地，所述氧化气氛包括惰性气体和氧，氧含量在IOOppm和5000ppm之间。然后，步骤d)包括在温度低于或等于900°C时沉积多晶硅。 尤其有利地，执行步骤b)至步骤d)的外壳为外延框架。作为选择，外壳包括实现步骤b)的第一室、实现步骤c)的第二室和实现步骤d)的第三室，所述室经由与外部隔离的气锁(airlock)相连接。
參考附图，根据以下详细描述，本发明的其它特征和优点将变得更加清楚，在附图中-图I是容纳高电阻率衬底的外壳的示意图；-图2以不意的方式不出了在同一外壳中在衬底上形成介电材料层；-图3以示意的方式示出了在同一外壳中在介电层上沉积多晶硅层；-图4示出了在包含若干室的外壳中实现的本方法的变形。
具体实施例方式将參考图I至图3描述方法的步骤。如图I所示，在与外部环境隔离的外壳10中放置有高电阻率硅制成的衬底I。在本文中，“高电阻率”指有效电阻率在500 Ohm. cm以上，优选地在1000 Ohm. cm以上，更优选地在3000 Ohm. cm以上，其中有效电阻率是等效电路中均匀电阻部件的电阻率。第一歩包括清洁衬底1，以便去除存在于表面上的任何自然氧化物和任何污染物。为此，首先在还原性气氛中对衬底执行热处理，以去除表面上的任何自然氧化物。例如，在H2 (被称为“H2烘焙”)气氛中以1100°C施加处理30秒，但本领域的技术人员自然能够限定其它合适的条件。在第二步中，对表面实施蚀刻处理，以去除被掺杂物所污染的较薄的硅表面层。例如，在HC1/H2气氛中以1100°C施加热处理30秒，以便将衬底表面蚀刻掉O. I和O. 5微米。从而获得表面没有自然氧化物和污染物的衬底。然后，參考图2，在衬底I保留在外壳10中的同时，在衬底I上形成介电材料层2。可以采用任何介电材料，只要该介电材料的形成不会引入污染物即可。根据本发明的优选实施例，所述介电材料为氧化硅。在该情形下，氧化步骤可以包括，例如在轻微氧化气氛中以1100°C施加热处理20秒。所述轻微氧化气氛的组分主要包括ー种或多种惰性气体(例如氩)和低比例的氧，典型地氧含量在IOOppm和5000ppm之间。
确实不希望将太多的氧引入外壳内，以避免氧化框架的部件的风险或者避免污染外延框架。据估计，O2比例在IOOOppm时足以在衬底I的表面上形成薄氧化层2。最后，參考图3，在覆盖有氧化层2的衬底I仍然保留在外壳10中的同时，将多晶硅层3沉积在氧化层2上。层3的厚度等级为O. 2 μ m至10 μ m,优选在O. 3 μ m和3 μ m之间。沉积多晶硅的方法为本领域技术人员所熟知。尤其可以采用温度足够低从而不会使硅结晶的外延技木。典型地，900°C的温度等级是合适的。此外，下面存在氧化层(或者，更一般地讲，介电材料)将导致多晶层或非晶层的 形成。在该方法结束时所获得的衬底1、2、3可以用作基础衬底或接受衬底，用于通过例如Smart-Cut 式方法在绝缘体型衬底上制造半导体。为此，可以执行以下步骤沉积或生长介电常数较低(被称为“低K”)的氧化物或介电材料、热处理和平坦化，以便对由此获得的基础衬底的表面进行制备，进而与预先植入的供体衬底结合，从而形成限定待变为有用层的薄半导体层(例如由硅制成)的脆化区。然而，在不超过本发明范围的情况下，自然可以实施将薄半导体层转移在基础衬底上的任何其它方法。由此获得的绝缘衬底上的半导体在形成射频器件时具有尤其有益的特性。实际上，在同一外壳中执行清洁、形成介电层和沉积多晶硅的所有步骤可以避免衬底受到任何污染。由此，当将衬底用作基础衬底，以便在绝缘体型衬底上制造半导体，进而在所述衬底中或所述衬底上制造射频器件时，保证了在所施加的热处理的作用下不会发生污染物扩散。从而多晶硅层4的电阻率不会因污染物而受影响。本文中外壳指，与外部隔离并且配置有实现清洁、氧化层形成及多晶硅层形成的适当装置的任何封闭空间。从而，所述外壳可以是室、反应器、炉等，并且包括-进出装置，其用于放入硅衬底以及取出形成有介电材料层和多晶硅层的衬底，-闭合装置，其以密封的方式相对于外部切断所述进出，-支承装置，其用于在清洁及形成介电材料层和多晶硅层的期间支撑衬底，-加热装置，其用于在每一歩中将气氛和/或衬底加热至期望温度，-引入装置，其用于引入具有适当组分的气体和/或反应物，以便于清洁、介电材料的氧化或沉积、以及多晶硅的沉积，-排出装置，其用于在方法的每ー步结束时排出剰余的气体和/或反应物。本领域的技术人员知晓这些装置的不同实例，并且能够以适当的方式配置外壳以实现本发明的方法。尤其有利地，该外壳为外延框架。实际上，该框架配置有上述装置，从而可以在该框架中实现所述方法，而不需要对安装进行实质调整。然而，可以设想例如采用用于沉积多晶硅的炉，假定该炉配置有实现清洁和形成介电层的步骤所必需的装置。该方法还可以在包含分别用于本发明的步骤的若干室的框架中实现，只要不同的室连接在一起以使框架中的衬底在实施整个方法的过程中不暴露于外部环境即可。图4示出了该框架的实例。框架10包括经由气锁IlAUlB连接在一起的三个室10AU0B和10C ，从而一起形成与外部隔尚的外壳。在第一室IOA中执行衬底I的清洁。该室IOA主要配置有加热、引入并排出组成用于清洁的适当气氛的气体的装置。第一室IOA经由与外部隔离的气锁IlA而连接至第二室10B。此外，框架包括运送衬底的装置(未示出)，以便在清洁结束时(在排出处理气氛之后)将衬底I从第一室IOA经过气锁IlA转移至第二室10B。第二室IOB就其本身而言，主要包括用于在衬底I上形成(例如氧化硅的)介电层2的装置，尤其是用于加热和引入并排出ー种或多种惰性气体的装置。室IOB经由与外部隔离的气锁IlB而连接至第三室10C。在氧化步骤结束时(在排出处理气氛之后)，运送装置可以将覆盖有介电层2的衬底I从第二室IOB经过气锁IlB转移至第三室10C。第三室IOC就其本身而言，包括用于在氧化层2上生长多晶硅层3的装置。从而所述室IOC可以构成外延框架。最后，不用说，所给实例仅为了说明，决非要限制本发明的应用领域。
权利要求
1.一种基础衬底的制造方法，所述基础衬底用于在绝缘体型衬底上制造半导体，该方法包括以下步骤 提供步骤a)，提供电阻率为500 Ohm. cm以上的硅衬底(I)， 清洁步骤b)，清洁所述衬底(I)的表面，以去除存在于所述衬底(I)的表面上的自然氧化物和/或掺杂物， 步骤c)，在所述衬底(I)上形成介电材料层(2)， 步骤d)，在所述介电材料层(2)上形成多晶硅层(3)， 所述方法的特征在于，步骤b)、c)和d)在同一个外壳(10)中依次实现。
2.根据权利要求I所述的基础衬底的制造方法，其特征在于，所述清洁步骤b)包括在还原性气氛中的热处理。
3.根据权利要求I或2中的一项所述的基础衬底的制造方法，其特征在于，所述介电材料为氧化硅。
4.根据权利要求3所述的基础衬底的制造方法，其特征在于，步骤c)包括在氧化气氛中对所述衬底(I)进行热处理。
5.根据权利要求4所述的基础衬底的制造方法，其特征在于，所述氧化气氛包括惰性气体和氧，氧含量在IOOppm和5000ppm之间。
6.根据权利要求I至5中的一项所述的基础衬底的制造方法，其特征在于，步骤d)包括在温度低于或等于900°C时沉积多晶硅。
7.根据权利要求I至6中的一项所述的基础衬底的制造方法，其特征在于所述外壳(10)为外延框架。
8.根据权利要求I至6中的一项所述的基础衬底的制造方法，其特征在于，所述外壳 10)包括实现步骤b)的第一室(IOA)、实现步骤c)的第二室(IOB)和实现步骤d)的第三室(IOC)，所述室经由与外部隔离的气锁(IlAUlB)相连接。
9.根据权利要求I至8中的一项所述的基础衬底的制造方法，其特征在于，在步骤d)获得的衬底(1、2、3)用作在绝缘体型衬底上制造半导体的基础衬底。
全文摘要
本申请涉及用于绝缘体型衬底上的半导体的基础衬底的制造方法。本发明涉及一种用于在绝缘型衬底上制造半导体的基础衬底的制造方法，该方法包括以下步骤a)提供电阻率为500Ohm.cm以上的硅衬底(1)，b)清洁所述衬底(1)的表面，以去除存在于所述衬底(1)的表面上的自然氧化物和/或掺杂物，c)在所述衬底(1)上形成介电材料层(2)，d)在所述介电材料层(2)上形成多晶硅层(3)，所述方法的特征在于，步骤b)、c)和d)在同一个外壳(10)中依次实现。
文档编号H01L21/762GK102693933SQ201210074558
公开日2012年9月26日 申请日期2012年3月20日 优先权日2011年3月22日
发明者F·阿利贝尔, O·科农丘克 申请人:Soitec公司