专利名称：具有弱耦合层状无机半导体的场效应晶体管的制作方法
技术领域：
本发明涉及场效应晶体管(FET)以及用于制作FET的方法。
背景技术：
FET在现代电子学中是很重要的器件。在许多FET中，半导体沟道的表面条件对FET的工作有重要的影响。具体地，半导体表面和任何相邻的介质可以俘获电荷。这样俘获的电荷可以降低半导体中的可移动电荷载流子的密度。由于该原因，高密度的俘获电荷密度不利地影响FET的工作。
确实，传统的无机FET制作通常包括钝化步骤，这降低了这种俘获电荷的密度。在硅FET中，钝化步骤包括在氢中对FET沟道的硅表面退火。氢与来自表面硅原子的悬空键化学键合，从而中和作为电荷阱的这种悬空键。
尽管钝化步骤使得能够制作具有优秀工作特性的基于晶体硅的FET，但基于晶体硅的FET具有对于一些电子应用不希望有的一种性质。具体地，基于晶体硅的FET机械性能坚硬并通常制作在坚硬的晶体衬底上。在一些应用中，希望FET和相关的衬底机械性能柔韧。尽管有机FET是柔韧的并且已经被制作在柔韧的衬底上，但它们的工作特性典型地不及那些基于晶体硅的FET。希望具有机械性能柔韧并且工作特性优于那些普通的有机FET的其它类型的FET。
发明内容
各种实施方式提供了无机FET，其中半导体沟道包括具有各向异性化学键合的材料。由于各向异性化学键合，该半导体沟道具有高的迁移性，同时表现出机械的柔韧性。
一个实施方式的特征是场效应晶体管。该场效应晶体管包括源、漏和栅电极；无机半导体的晶体或多晶层；以及介质层。无机半导体层具有从源电极向漏电极物理延伸的有源沟道部分。无机半导体具有2维多层的叠层，其中层内键合力是共价和/或离子键。多层的相邻层通过比共价和离子键合力弱得多的力而键合在一起。介质层被插入在栅电极和无机半导体材料层之间。栅电极被设置成控制无机半导体层的有源沟道部分的导电性。
另一个实施方式的特征是场效应晶体管。该晶体管包括源、漏和栅电极；在源电极和漏电极之间物理延伸的无机半导体层；以及插入在栅电极和无机半导体层之间的介质层。该无机半导体包括从金属的二硫化物(dichalcogenide)、金属卤化物和二价的金属羟化物构成的组中选择的一种化合物。栅电极被设置成控制无机半导体层的有源沟道部分的导电性。
另一个实施方式的特征是制作场效应晶体管的方法。该方法包括提供晶体或多晶的无机半导体层，形成源和漏电极，形成介质层，以及形成栅电极。该半导体包括2维多层的叠层，其中层内键合力是共价和/或离子键。多层的相邻层通过范德瓦尔斯力键合在一起。半导体层的有源沟道部分从源电极向漏电极延伸。栅电极与介质层接触并能改变有源沟道部分的导电性。介质层被插入在栅电极和有源沟道之间。
图1是场效应晶体管(FET)的透视图，其有源沟道是各向异性键合的无机半导体；图2是图1的FET的截面图；图3是表示图1-2的FET的半导体叠层结构的斜视图；图4说明图1-2的FET的一个示例性半导体中的原子结构；
图5是FET的另一个实施方式的截面图，其有源沟道是各向异性键合的无机半导体；图6是FET的第三实施方式的截面图，其有源沟道是各向异性键合的无机半导体；图7是制作具有各向异性键合的无机半导体的FET、例如图1和2的FET的方法的流程图；以及图8绘出了对于图1-2的FET基于WSe2的实施方式、在60开尔文度测得的作为栅电压函数的源漏电流。
在图中和文本中，类似的参考数字表示类似功能的元件。
通过附图和下文的描述更全面地描述各种实施方式。然而，本发明可以按各种形式实施，而不限于图中和详细描述中所述的实施方式。
具体实施例方式
图1-2表示具有无机半导体的场效应晶体管(FET)10。该FET10包括源和漏电极12、14。示例性的源和漏电极由金属制成，例如银、金、铜或铝，或者诸如碳或重掺杂半导体的导电材料。源和漏电极12、14提供了到有源半导体沟道16的端部的电连接。有源半导体沟道16是高度各向异性键合的无机半导体层18的一部分。FET 10也包括控制栅结构，它包括栅电极20和栅介质层22。栅电极20的示例性导体包括上述对源和漏电极12、14而列出的导体。栅介质层22被插入在栅电极20和高度各向异性键合的无机半导体层18之间。示例性的栅介质层22由无机或有机的介质制成，例如聚合介质。
FET 10位于衬底24的平整表面上。衬底24可以选自各种介质或半导体材料。示例性的材料包括石英玻璃、晶体硅、聚合物和塑料。具体地，高度各向异性键合的无机半导体和/或电极12、14、20可以是机械性能柔韧的，并且不需要制作在晶体表面上。因而，FET 10和支撑衬底24可以是机械性能柔韧的。
参照图3，图1-2中层18的半导体是具有高度各向异性化学键合的结构的晶体无机材料。具体地，晶体无机材料是二维(2D)片28的叠层26。各个2D片28的原子由片内的共价和/或离子键即强化学键固定在一起。相当弱的力例如范德瓦尔斯力将叠层26的相邻2D片28固定在一起。相当弱的片间力可以包括在点缺陷位置和/或2D片28的侧边缘30或独立的晶体处的隔开的共价/离子键。然而，由离子和/或共价键合产生的强化学键合基本上不存在于2D片28的相邻片之间。
基本上不存在片间共价或离子键合的一个结果是图3中的晶体材料基本上没有沿叠层26的主要顶和底表面32的悬空化学键，例如在远离点缺陷和侧边缘30的位置处。在图1-2的FET 10中，2D片28的表面32沿有源沟道16取向，以确保沿有源沟道16的表面32基本上没有悬空的共价或离子键。不存在悬空键基本上消除了在有源沟道16的表面32处俘获的电荷，即，除了表面30上的点缺陷处和/或介质层22中。这样的悬空键在传统的硅MOSFET中是俘获电荷的一个主要来源。
在层18的表面处基本上不存在悬空化学键使得有源沟道16能够具有高电荷载流子迁移性和低阈值栅电压。例如，层18的有源沟道16的WSe2实施方式的电荷载流子迁移性通常比有机FET的有源沟道中的电荷载流子迁移性的数值高几个数量级。
基本上不存在片间共价或离子键合的另一个结果是图3中的晶体材料典型地是机械性能柔韧的。弯折图1-2中的晶体半导体层18典型地不会引起损坏，因为在弯折层18时，图3中的叠层26的堆叠的2D层28之间的极弱键合使得2D层28能够在彼此上方滑动。由于该原因，只要衬底24、介质层22和电极12、14、20也由柔韧的材料制成，图1-2中的FET 10可以是机械性能柔韧的。
几类提供了图1-2中高度各向异性键合的半导体层18的候选者。这些类包括过渡金属二硫化物、一些非过渡金属二硫化物、金属卤化物以及二价的金属羟化物。
过渡金属二硫化物具有TX2的通式，其中T是过渡金属，X是硫族元素，例如硒(Se)、硫(S)、或碲(Te)。示例性的过渡金属二硫化物包括MoSe2、HfS2和WSe2。此处，Mo、Hf和W分别是钼、铪和钨。
非过渡金属二硫化物具有MX2的通式，其中M是金属，X是硫族元素。非过渡金属二硫化物的一个例子是SnSe2。此处，Sn是锡。
金属卤化物具有MY2或MY3的通式，其中M是金属，Y是卤素，例如氯、溴或碘。示例性的金属卤化物包括CdCl2、CdI2、PbI2、SbI3和CrCl3。此处，Cd、Pb、Sb和Cr分别是镉、铅、锑和铬。一些金属卤化物对于FET是不太希望采用的，例如，由于它们不利地被普通空气中的湿气影响。
二价金属羟化物具有M(OH)2的通式，其中M是二价金属，(OH)是氢氧功能基。示例性的二价金属羟化物包括Cu(OH)2、Ni(OH)2和Zn(OH)2。此处，Cu、Ni和Zn分别是铜、镍和锌。
图4通过表示在图3中的叠层26的两个相邻层28中的W和Se原子的相对位置来说明WSe2的晶体结构。在一层28中，每一个W原子和相邻的六个Se原子形成三角棱柱对。三角棱柱的W和Se原子共价/离子键合在一起。相反，沿c晶格方向相邻层的Se原子仅仅通过弱范德瓦尔斯力键合在一起。
图5和6说明FET的替代实施方式10’和10”。在FET 10’中，栅结构20、22和源/漏电极12、14在高度各向异性键合的无机半导体层18的相反侧。在FET 10”中，栅20和栅介质层22位于衬底24上，而源/漏电极12、14和高度各向异性键合的无机半导体层18位于栅介质22的上方。
图7说明制作例如如图1-2所示、具有高度各向异性键合的无机半导体层的FET的方法40。
方法40包括在介质或半导体衬底的平整顶表面上提供各向异性键合的半导体薄层(步骤42)。半导体层由上述材料之一形成，例如过渡金属二硫化物、金属二硫化物、金属卤化物或二价的金属羟化物。各向异性键合的半导体薄层可以例如仅具有其内的一些2D片，或者可以具有许多的所述2D片半导体。半导体层是晶体或多晶体，并且取向成使得其2D片沿垂直于衬底的顶表面的方向堆叠。对于示例性的半导体WSe2，例如，原子程度平整的(a，b)可以与衬底的平整顶表面接触。
提供步骤可以包含在独立的环境中生长整个半导体晶体，然后，将整个晶体放置在衬底的顶表面上。或者，提供步骤包含通过合适的传统薄膜沉积工艺在衬底的顶表面上直接沉积或生长半导体的薄晶体或多晶膜。
对于WSe2晶体，示例性的生长工艺包含以下步骤。首先，W粉末和Se物料按精确的化学配比1∶2混合。随后，将W和Se的混合物放置在密封于真空下的安瓿中。随后，密封的安瓿被缓慢地从室温加热到大约1,000℃。升温至1,000℃例如可以进行两天。加热产生固态W和液态Se的混合物。在W和Se的加热混合物表面上生长板状的WSe2晶体。然后，安瓿被缓慢地冷却，从安瓿中去除整个WSe2晶体，用于放置在用于FET的衬底顶表面上。
用于制作WSe2晶体的另一种工艺包含以下步骤。首先，通过多步骤工艺获得纯化的W粉。在其过程中，WO3被反复地在大约800℃下在封闭的试管中升华。每一次升华产生纯化的淡黄色WO3粉末，并在升华源处留下杂质残留物。升华纯化的WO3在大气压力下、并且在大约800℃的温度下受流动的H2气体的作用。H2将WO3粉末还原成浅灰色的纯化的W粉末，其中杂质对W的分子比可以小于大约10-5。此外，W还可以通过高真空下的浮区法蒸发掉杂质而被进一步纯化。随后，固态的W与Se在大约925℃在封闭的石英管中发生反应，从而生成产物。该产物在每厘米大约2℃的温度梯度上输送。在该梯度的冷却区将形成板状的WSe2晶体。在冷却管之后，去除整个WSe2晶体，用于放置在FET衬底的顶表面上。
方法40也包括在上述提供的各向异性键合半导体层的顶表面上形成源和漏电极(步骤44)。形成步骤可以包括向各向异性键合的半导体层的表面上采用掩模控制的蒸发来沉积诸如金或银的金属膜。或者，形成步骤可以包括向半导体层的表面上涂抹例如碳颗粒的导电颗粒的胶状悬浮物，然后蒸发掉溶剂，从而在其上产生导电的源和漏电极。
方法40也包括采用无机或有机介质层例如栅介质涂敷各向异性键合的半导体层的沟道部分(步骤46)。例如，涂敷步骤可以包含或者向介质半导体上执行掩模控制的沉积，或者向半导体上旋涂介质。一个示例性的涂敷步骤包含在半导体层上形成聚对二甲苯(parylene)的共形聚合物涂层。例如聚对二甲苯层的厚度为大约1微米。正如公知的那样，在室温条件下物理输送工艺可以产生这样的聚对二甲苯层。物理输送工艺包含在大约100℃的温度下蒸发聚对二甲苯的二聚物，在大约700℃的温度下在独立的热解区分开二聚物，然后将分开的二聚物输送到半导体层，在半导体层处聚合化在室温下形成聚对二甲苯层。
方法30也包括在介质层上形成栅电极，其中栅电极取向到半导体层沟道部分的上方(步骤48)。用于栅电极的形成步骤包含在半导体层上或者蒸发沉积金属，或者涂抹导电颗粒的胶状悬浮物，即采用上述用于形成源和漏电极的工艺。
图1-2和5-6中FET 10、10’、10”的各种实施方式用作其中载流子从电极12、14注入到有源沟道16中的肖特基型晶体管。对称的单沟道FET 10、10’、10”的各种构造显示出矛盾的载流子行为，即其中多数电荷载流子是空穴的导电和其中多数电荷载流子是电子的导电。如果有源沟道是过渡金属二硫化物WSe2，则观察到矛盾的行为，因为栅电压能够改变源/漏电极处价带偏移的符号。
图8绘出了对于基于WSe2的FET的实施方式、在60开尔文度测得的作为栅电压Vg，单位伏(V)，的函数的源漏电流ISD，单位安培(A)。测得的数据点的两个独立的路径来自滞后效应。测得的数据点表示基于WSe2的FET对于正和负外加栅电位都导通，即电子和空穴电荷载流子。在室温下，基于WSe2的FET具有大约100cm2/(V-秒)到500cm2/(V-秒)的内禀迁移率。基于两探针形式，测量产生了显然较低的迁移率值，即，由于测量探针和半导体之间的基本接触电阻，高达大约100cm2/(V-秒)的迁移率。
测量的基于WSe2的FET在低温下工作(例如60开尔文度)时比在室温下工作具有更高的源漏电流ON/OFF比率。ON/OFF比率较高的低温值来自在低温下具有较低块体导电率的FET半导体。在室温下的较高的块体导电率可能来自对WSe2半导体的非有意的p型掺杂。这样的掺杂当半导体中W对Se的分子比率不同于1∶2时发生。
对各向异性键合的半导体即WSe2的非有意的掺杂可能来自在形成半导体时，构成元素例如W和Se的化学配比上的错误。降低这种非有意地掺杂的形成方法应当对于室温下的FET源漏电流产生更高的ON/OFF比率。
从公开内容、附图和权利要求，本发明的其它实施方式对于本领域的技术人员将是明显的。
权利要求
1.一种设备，包括场效应晶体管，该晶体管包括源、漏和栅电极；具有从源电极向漏电极物理延伸的有源沟道部分的无机半导体晶体或多晶层，无机半导体具有2维多层的叠层，其中层内键合力是共价和/或离子键，多层中相邻的层由比共价和离子键合力弱得多的力键合在一起；以及插入在栅电极和无机半导体材料层之间的介质层，栅电极被构造成控制无机半导体层的有源沟道部分的导电性。
2.权利要求1的设备，还包括非晶体或机械性能柔韧的衬底，所述场效应晶体管位于衬底上。
3.权利要求1的设备，其中所述多层基本上沿有源沟道的导电方向的横向堆叠。
4.权利要求1的设备，其中所述沟道能够在有源沟道中产生多数电荷载流子是空穴的导电，以及多数电荷载流子是电子的导电。
5.权利要求1的设备，其中所述无机半导体包括选自金属二硫化物、金属卤化物和二价的金属羟化物构成的组的化合物。
6.权利要求1的设备，其中所述无机半导体包括过渡金属二硫化物。
7.一种制作场效应晶体管的方法，包括提供晶体或多晶无机半导体层，半导体包括2维多层的叠层，其中层内键合力是共价和/或离子键，所述多层中相邻的层由范德瓦尔斯力键合在一起；形成源和漏电极、从源电极向漏电极延伸的半导体层的有源沟道部分；形成介质层；以及形成栅电极，该栅电极与介质层接触，并且能够改变沟道的导电性，该介质层被插入在栅电极和有源沟道之间。
8.权利要求7的方法，其中所述方法包括在衬底上制作场效应晶体管，所述衬底是非晶体并且机械性能柔韧。
9.权利要求7的方法，其中所述无机半导体包括选自金属二硫化物、金属卤化物和二价的金属羟化物构成的组的化合物。
10.权利要求7的方法，其中所述无机半导体包括过渡金属二硫化物或二价的金属羟化物。
全文摘要
一种场效应晶体管，包括源、漏和栅电极；无机半导体晶体或多晶层；以及介质层。无机半导体层具有从源电极向漏电极物理延伸的有源沟道部分。无机半导体具有2维多层的叠层，其中层内键合力是共价和/或离子键。所述多层的相邻层由比共价和离子键合力弱得多的力键合在一起。介质层被插入在栅电极和无机半导体材料层之间。栅电极被设置成控制无机半导体层的有源沟道部分的导电性。
文档编号H01L29/786GK1706036SQ200480001314
公开日2005年12月7日 申请日期2004年9月21日 优先权日2003年9月22日
发明者恩斯特·布赫, 迈克尔·E·格申森, 克里斯蒂安·克洛克, 维塔利·波佐罗夫 申请人:朗迅科技公司, 拉特格斯,新泽西州立大学