专利名称：低内阻抗导电层的芯片电阻器结构的制作方法
技术领域：
本发明涉及一种芯片电阻器的结构，特别是一种低内阻抗导电层的芯片电阻器结构。
背景技术：
芯片电阻器已广泛使用在各种电子设备、仪器设备及通讯设备中。芯片电阻器大致分为厚膜芯片电阻器及薄膜芯片电阻器两种型态，其中该厚膜芯片电阻器的电极及电阻层是藉由印刷(Printing)或烧成(Baking)的技术予以制作，而薄膜芯片电阻器的电极及电阻层是藉由溅镀(Sputtering)的技术予以制作。
在典型的芯片电阻器制程中(参阅图1所示)，其主要是在一基板1的下表面设有一对背面导电层21、22，以及在该基板1的上表面形成一对表面导电层31、32。在完成该背面导电层21、22及表面导电层31、32之后，予以烧成，再于该基板1的表面上印刷形成一电阻层4，并再予烧成。该电阻层4的两端连接于表面导电层31、32。在完成该电阻层4的烧成之后，即在该电阻层4上再印刷形成一绝缘保护层5，并进行烧成。最后，再于该芯片电阻器的两端部再形成一导电层61、一镍层62、一锡层63。例如在中国台湾发明专利公告编号第436820号中所揭露的片形电阻器及其制造方法中，即属此类技术。
在上述传统的结构设计中，其表面导电层与电阻层之间的接触决定了该芯片电阻器的导电层内阻抗。理想而言，该导电层内阻抗应越低越好。然而，在采行上述的传统结构时，其导电层内阻抗一般仍无法有效予以降低，致使产品耐功率承受度无法提升。此一缺失对于产业的利用及产制出的芯片电阻器品质而言，皆亟待改善。
发明内容
本发明所欲解决的技术问题是提供一种低内阻抗导电层的芯片电阻器结构，藉由改进该芯片电阻器的表面导电层与电阻层之间的接触结构，而期能改善该芯片电阻器的导电层内阻抗。
本发明的要解决的另一技术问题是提供一种具有较高产品耐功率承受度的低内阻抗导电层的芯片电阻器结构，其透过该芯片电阻器的结构改进，而使该芯片电阻器于实际使用时，具有较高的产品耐功率承受度。
为此，本发明的技术解决方案是一种低内阻抗导电层的芯片电阻器结构，包括一基板；一对第一表面导电层，形成在该基板的表面上；一电阻层，形成在该基板及第一表面导电层的表面上，该电阻层的两端分别电连接于该第一表面导电层；一对第二表面导电层，形成在该电阻层的两侧端表面上与第一表面导电层上，并分别对应于该第一表面导电层；一绝缘保护层，覆设在该电阻层及第二表面导电层上，藉由该第二表面导电层与对应的第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
本发明还提出一种低内阻抗导电层的芯片电阻器结构，包括有一基板、至少一对表面导电层、一形成在该基板及表面导电层上的电阻层，其中该表面导电层包括有一对形成在该基板的表面上的第一表面导电层、以及一对形成在该电阻层的两侧端表面上与第一表面导电层上的第二表面导电层，该第二表面导电层分别对应于该第一表面导电层，藉由该第二表面导电层与第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
本发明的特点和优点是本发明的低内阻抗导电层的芯片电阻器结构，是在一基板上形成有一对第一表面导电层，一电阻层形成在该基板及第一表面导电层的表面上，该电阻层的两端分别电连接于该第一表面导电层，一对第二表面导电层，形成在该电阻层的两侧端表面上与第一表面导电层上，并分别对应于该第一表面导电层，最后再以一绝缘保护层覆设在该电阻层及第二表面导电层上。藉由该第二表面导电层与对应的第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
本发明对照公知技术的功效相对于现有技术，本发明有效克服了芯片电阻器的传统技术中，导电层内阻抗无法有效降低的缺失，使得该芯片电阻器在制作完成时，具有较高的导电层内阻抗，进而使该芯片电阻器的产品耐功率承受度得以提升。而在采用本发明的制程时，仍可达到量产化使用的有效制程。
图1是显示依据先前技术所完成的芯片电阻器的结构剖视图；图2是显示本发明低内阻抗导电层的芯片电阻器的结构剖视图；图3是显示本发明的制作流程图；图4A至图4F是显示本发明在制作低内阻抗导电层芯片电阻器时各制程的结构示意图。
附图标号说明1基板 62镍层21、22背面导电层 63锡层31、32第一表面导电层 7绝缘保护层33、34第二表面导电层 81导电层4电阻层82镍层5绝缘保护层83锡层61导电层
具体实施例方式
本发明所采用的具体方法及结构，将藉由以下的实施例及附图作进一步的说明。
参阅图2所示，其是显示本发明低内阻抗导电层的芯片电阻器的结构剖视图。其显示本发明的芯片电阻器主要包括有一基板1，该基板1可为氧化铝材料所制成。在该基板1的背面印刷形成一对背面导电层21、22，而在该基板1的上表面印刷形成一对第一表面导电层31、32。
在该基板1的表面且介于第一表面导电层31、32之间印刷形成有一电阻层4，电阻层4的两端电连接于该第一表面导电层31、32。
在印刷形成该电阻层4之后，再于该电阻层4的两侧端表面上与第一表面导电层31、32上形成一对第二表面导电层33、34，分别对应于该第一表面导电层31、32。
最后，在该电阻层4及第二表面导电层33、34上形成一绝缘保护层7，该绝缘保护层7例如可为玻璃或树脂等材料。最后，在该芯片电阻器的两端部顺序地形成一导电层81、一镍层82、及一锡层83。
参阅图3所示，其是显示本发明的制作流程图，而图4A至图4F是显示本发明在制作芯片电阻器时的结构示意图。兹同时配合图3及图4A至图4F，对本发明的制程及结构作进一步的说明。
本发明的制程是首先于步骤101中，制备出一氧化铝基板1，再于步骤102中，在该基板1的背表面印刷形成一对背面导电层21、22(如图4A所示)，之后于步骤103中，在该基板1的上表面印刷形成一对表面导电层31、32(如图4B所示)。
在完成该背面导电层21、22及表面导电层31、32之后，于步骤104中予以烧成，再于步骤105中，于该基板1的表面上印刷形成一电阻层4，并予烧成(如图4C所示)。
完成该电阻层4之后，即于步骤106中，于该电阻层4的两侧端表面上与第一表面导电层31、32上形成一对第二表面导电层33、34，分别对应于该第一表面导电层31、32。
藉由上述第二表面导电层33、34与对应的第一表面导电层31、32以上下对应的方式接触于该电阻层4的两侧端表面及底面，使得导电层内阻抗大大地降低，进而可达到提升产品耐功率承受度的效果。
完成该第二表面导电层33、34之后，接着在步骤107中，于该电阻层4的表面形成一绝缘保护层7，并予以烧成(如所4E示)。
在完成上述制程后，再于步骤108中，在该芯片电阻器的两端部顺序地形成一导电层81、一镍层82、及一锡层83(如图4F所示)，如此即完成该芯片电阻器的制作。
藉由上述的本发明实施例可知，透过本发明的结构改进，确可达到降低导电层内阻抗、提升产品耐功率承受度、可量产化使用等效果，故本发明极具产业上的利用价值。
虽然本发明已以具体实施例揭示，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的构思和范围的前提下所作出的等同组件的置换，或依本发明专利保护范围所作的等同变化与修饰，皆应仍属本专利涵盖之范畴。
权利要求
1.一种低内阻抗导电层的芯片电阻器结构，其特征在于，所述芯片电阻器结构包括一基板；一对第一表面导电层，形成在该基板的表面上；一电阻层，形成在该基板及第一表面导电层的表面上，该电阻层的两端分别电连接于该第一表面导电层；一对第二表面导电层，形成在该电阻层的两侧端表面上与第一表面导电层上，并分别对应于该第一表面导电层；一绝缘保护层，覆设在该电阻层及第二表面导电层上，藉由该第二表面导电层与对应的第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
2.如权利要求1所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述基板的底面更形成有一对背面导电层。
3.如权利要求1所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述基板为氧化铝基板。
4.如权利要求1所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述芯片电阻器的两端部更包括顺序形成的一导电层、一镍层及一锡层。
5.一种低内阻抗导电层的芯片电阻器结构，所述芯片电阻器结构包括有一基板、至少一对表面导电层、一形成在该基板及表面导电层上的电阻层，其特征在于该表面导电层包括有一对形成在该基板的表面上的第一表面导电层、以及一对形成在该电阻层的两侧端表面上与第一表面导电层上的第二表面导电层，该第二表面导电层分别对应于该第一表面导电层，藉由该第二表面导电层与第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
6.如权利要求5所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述基板的底面更形成有一对背面导电层。
7.如权利要求5所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述基板是为氧化铝基板。
8.如权利要求5所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述电阻层及第二表面导电层上更覆设有一绝缘保护层。
9.如权利要求8所述的低内阻抗导电层的芯片电阻器结构，其特征在于，所述芯片电阻器的两端部更包括顺序形成的一导电层、一镍层、及一锡层。
全文摘要
一种低内阻抗导电层的芯片电阻器结构，是在一基板上形成有一对第一表面导电层，一电阻层形成在该基板及第一表面导电层的表面上，该电阻层的两端是分别电连接于该第一表面导电层，一对第二表面导电层，形成在该电阻层的两侧端表面上与第一表面导电层上，并分别对应于该第一表面导电层，最后再以一绝缘保护层覆设在该电阻层及第二表面导电层上。藉由该第二表面导电层与对应的第一表面导电层以上下对应的方式接触于该电阻层的两侧端表面及底面，使降低该芯片电阻器的导电层内阻抗。
文档编号H01C7/00GK1728293SQ200410070779
公开日2006年2月1日 申请日期2004年7月26日 优先权日2004年7月26日
发明者徐松宏, 周东毅, 甄文均 申请人:信昌电子陶瓷股份有限公司