专利名称：多晶硅电阻器结构及其制造方法
技术领域：
本发明涉及半导体制造领域，更具体地说，本发明涉及一种多晶硅电阻器结构及其制造方法。
背景技术：
在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的N型或P型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层(salicideblock layer, SAB)作为一个额外的掩膜以用于保护娃片表 面,在其保护下,娃片不与其它Ti,Co之类的金属形成不期望的金属硅化物，即需要增加一道光刻步骤。具体地说，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者P型掺杂的多晶硅是通过在逻辑多晶硅(本身是无掺杂的)上，进行N型离子注入(通常是高浓度的硼(B)离子注入)或P型离子注入(通常是高浓度的磷(P)离子注入)而形成，它们都需要硅化物阻止层作为光罩。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。中国专利申请CN 102214560A提出了一种利用存储多晶硅MPOL形成多晶硅电阻器的方案，但是存储多晶硅MPOL的最小宽度不能做得很小，由此限制了所制成的多晶硅电阻器的阻值大小，当需要较大阻值的多晶硅电阻器时，需要很长的存储多晶硅条来实现大电阻，因此不利于节省芯片面积。因此，希望能够提出一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大存储多晶硅电阻率的简化多晶硅电阻器结构制造方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大多晶硅电阻率的简化的多晶硅电阻器结构制造方法以及相应的多晶硅电阻器结构。为了实现上述技术目的，根据本发明的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括第一步骤，用于在硅片中形成隔离区；第二步骤，用于在隔离区上形成第一多晶硅层以及第一多晶硅层的侧壁；第三步骤，用于在第一多晶硅层的顶部形成隔离物，其中隔离物不覆盖第一多晶硅层的两端的顶部；第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层不覆盖第一多晶硅层的两端的顶部；第五步骤，用于以第二多晶硅层为掩膜进行离子注入，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶娃层的未暴露的部分的表面不形成金属娃化物。优选地，所述第一多晶硅层是存储器晶体管单元的源极线多晶硅层；其侧壁是利用存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。
优选地，所述第二多晶硅层是工艺步骤位于第一多晶硅层之后的由光罩定义其形状的可用来阻挡金属硅化物形成的层。优选地，所述第二多晶硅层是存储器MOS晶体管单元的栅极多晶硅层。优选地，所述第二多晶硅层是存储器的字线多晶硅层。优选地，所述电阻器的宽度方向由定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶娃层的长度决定。根据本发明的第二方面，提供了一种多晶硅电阻器结构，其特征在于包括布置在硅片中的隔离区、在隔离区上形成的第一多晶硅层及其侧壁、在第一多晶硅层的顶部形成 的隔离物、以及在隔离物上形成的第二多晶硅层；其中，隔离物不覆盖第一多晶硅层的两端的顶部，第二多晶硅层不覆盖第一多晶硅层的两端的顶部；其中，第一多晶硅层的暴露的两端的表面形成有金属娃化物，并且使第一多晶娃层的未暴露的部分的表面未形成有金属娃化物。优选地，所述第二多晶硅层是存储器MOS晶体管单元的栅极多晶硅层或存储器的字线多晶硅层。优选地，所述第一多晶硅层是存储器晶体管单元的源极线多晶硅层。优选地，所述电阻器的宽度方向由定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶娃层的长度决定。由此，在本发明中，第二多晶硅层起到了保护下面的第一多晶硅层不形成金属硅化物的作用，由此起到了与硅化物阻止层相同的功能；所以，本发明有利地通过利用第二多晶硅层作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。并且，本发明的各个步骤可整合在存储器电路制造的各个步骤中，无需增加新的步骤。此外，与现有技术中利用存储多晶硅(字线多晶硅层)形成多晶硅电阻器的方案相比，第一多晶硅层的最小宽度可以做得比存储多晶硅的最小宽度小很多，所以有利于提高电阻率，节省器件面积。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据本发明第一实施例的多晶硅电阻器结构制造方法的流程图。图2示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的俯视的区域位置关系图。图3示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的截面图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。<第一实施例>图3示意性地示出了根据本发明第一实施例的多晶硅电阻器结构制造方法的流程图。图I和图2示出了相应的多晶硅电阻器结构，其中图I示意性地示出了部分区域的位置关系。结合图I、图2以及图3所示，根据本发明第一实施例的多晶硅电阻器结构制造方法包括 第一步骤SI :在硅片(未图示出来)中形成隔离区11，例如隔离区11是浅沟槽隔离区或者其它类型的隔离区；第二步骤S2 :在隔离区11上形成第一多晶硅层2以及第一多晶硅层2的侧壁13(第一多晶硅层2两侧的介质)，优选地，所述第一多晶硅层2是利用存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的；其中，第一多晶硅层2形成了多晶硅电阻器结构的电阻部分。第三步骤S3 :在第一多晶硅层2的顶部形成隔离物12，其中隔离物12不覆盖第一多晶硅层2的两端的顶部；第四步骤S4 :在隔离物12上形成第二多晶硅层3，其中第二多晶硅层3不覆盖第一多晶硅层2的两端的顶部；例如，可通过刻蚀掉第一多晶硅层2的两端位置处的第二多晶硅层3来使得第二多晶硅层3不覆盖第一多晶硅层2的两端的顶部。优选地，第一多晶硅层2的侧壁是利用存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。优选地，该第二多晶硅层3为存储器MOS晶体管单元的栅极多晶硅层或者存储器的字线多晶娃层(memory poly, MP0L)。第五步骤S5:用于以第二多晶硅层3为掩膜进行离子注入，以便在第一多晶硅层2的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层2的未暴露的部分的表面不形成金属硅化物；即，由于隔离物12和第二多晶硅层3都不覆盖第一多晶硅层2的两端的顶部，由此第一多晶硅层2的两端暴露，从而第一多晶硅层2的暴露的两端的区域上形成了金属硅化物，从而有利于在其中形成与其它功能元件的触点连接41和42。如图2所示，由此制成的电阻器形成在第一多晶硅层2中，该电阻器的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。所以，实际上，第二多晶硅层3起到了保护下面的第一多晶硅层2不形成金属硅化物的作用，由此起到了与硅化物阻止层相同的功能；所以，本发明实施例有利地通过利用第二多晶硅层3作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。并且，上述步骤可整合在存储器电路制造的各个步骤中，无需增加新的步骤。此外，与现有技术中利用字线多晶硅层MPOL形成多晶硅电阻器的方案相比，第一多晶硅层的最小宽度可以做得比字线多晶硅层MPOL的最小宽度小很多，所以有利于提高电阻率，节省器件面积。
<第二实施例>图2示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的俯视的部分示意图。图3示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的截面图。具体地说，图3是沿着图2的线A-A截取的截面图。如图2和图3所示，根据本发明第二实施例的多晶硅电阻器结构包括布置在硅片中的隔离区11及其侧壁13 (例如，隔离区11是浅沟槽隔离区或者其它类型的隔离区)、在隔离区11上形成的第一多晶硅层2(优选地，所述第一多晶硅层2是利用存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的)、在第一多晶硅层2的顶部形成的隔离物12 (隔离物12不覆盖第一多晶硅层2的两端的顶部) 、在隔离物12上形成的第二多晶硅层3(第二多晶硅层3不覆盖第一多晶硅层2的两端的顶部)。其中，第一多晶娃层2的暴露的两端的表面形成有金属娃化物，并且使第一多晶娃层2的未暴露的部分的表面未形成有金属娃化物。优选地，该第二多晶硅层3为存储器MOS晶体管单元的栅极多晶硅层或者存储器的字线多晶硅层。为了便于理解，图I中示出了存储器MOS晶体管单元的浮栅区域5，由此可以更方便地看出各个区域的相对位置情况。根据本发明第二实施例的多晶硅电阻器结构的电阻器的宽度方向由定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种多晶硅电阻器结构制造方法，其特征在于包括 第一步骤，用于在硅片中形成隔离区； 第二步骤，用于在隔离区上形成第一多晶硅层以及第一多晶硅层的侧壁； 第三步骤，用于在第一多晶硅层的顶部形成隔离物，其中隔离物不覆盖第一多晶硅层的两端的顶部； 第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层不覆盖第一多晶硅层的两端的顶部； 第五步骤，用于以第二多晶硅层为掩膜进行离子注入，以便在第一多晶硅层的暴露的两端的表面形成金属娃化物，并且使第一多晶娃层的未暴露的部分的表面不形成金属娃化物。
2.根据权利要求I所述的多晶硅电阻器结构制造方法，其特征在于，所述第一多晶硅层是存储器晶体管单元的源极线多晶硅层；其侧壁是利用存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。
3.根据权利要求I所述的多晶硅电阻器结构制造方法，其特征在于，所述第二多晶硅层是工艺步骤位于第一多晶硅层之后的由光罩定义其形状的可用来阻挡金属硅化物形成的层。
4.根据权利要求I或2所述的多晶硅电阻器结构制造方法，其特征在于，所述第二多晶硅层是存储器MOS晶体管单元的栅极多晶硅层。
5.根据权利要求I或2所述的多晶硅电阻器结构制造方法，其特征在于，所述第二多晶硅层是存储器的字线多晶硅层。
6.根据权利要求1-5之一所述的多晶硅电阻器结构制造方法，其特征在于，所述电阻器的宽度方向由定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。
7.一种多晶硅电阻器结构，其特征在于包括布置在硅片中的隔离区、在隔离区上形成的第一多晶硅层及其侧壁、在第一多晶硅层的顶部形成的隔离物、以及在隔离物上形成的第二多晶硅层； 其中，隔离物不覆盖第一多晶硅层的两端的顶部，第二多晶硅层不覆盖第一多晶硅层的两端的顶部； 其中，第一多晶娃层的暴露的两端的表面形成有金属娃化物，并且使第一多晶娃层的未暴露的部分的表面未形成有金属娃化物。
8.根据权利要求7所述的多晶硅电阻器结构，其特征在于，所述第二多晶硅层是存储器MOS晶体管单元的栅极多晶硅层或存储器的字线多晶硅层。
9.根据权利要求7所述的多晶硅电阻器结构，其特征在于，所述第一多晶硅层是存储器晶体管单元的源极线多晶硅层。
10.根据权利要求7-9之一所述的多晶硅电阻器结构，其特征在于，所述电阻器的宽度方向由定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；所述电阻器的长度方向由第二多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。
全文摘要
本发明提供了一种多晶硅电阻器结构及其制造方法。一种多晶硅电阻器结构制造方法包括第一步骤，用于在硅片中形成隔离区；第二步骤，用于在隔离区上形成第一多晶硅层及其侧壁；第三步骤，用于在第一多晶硅层的顶部形成隔离物，其中隔离物不覆盖第一多晶硅层的两端的顶部；第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层不覆盖第一多晶硅层的两端的顶部；第五步骤，用于以第二多晶硅层为掩膜进行离子注入，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物。
文档编号H01L23/64GK102969228SQ20121050757
公开日2013年3月13日 申请日期2012年11月30日 优先权日2012年11月30日
发明者江红 申请人:上海宏力半导体制造有限公司