专利名称：具有逻辑功能的多端子器件的制作方法
技术领域：
本发明涉及用于处理信息的电子器件。更具体地说，本发明涉及具有逻辑功能的电子器件，该逻辑功能是通过施加适当的输入信号以便控制相变材料的晶相和非晶相的相对比例而实现的。最具体地说，本发明涉及具有三个或三个以上端子的硫族化物器件，其中，通过在不同端子对之间施加输入信号，采用使得输入信号和所测得的输出电阻之间的关系符合逻辑功能的真值表的方式来改变硫族化物材料的结构状态和电阻。
背景技术：
不断需要改进计算机的性能来满足新的更复杂的计算应用的需要。诸如模式分类、模式关联、关联存储器功能、语音和字符识别之类的应用很大程度上仍不能像由人和其它生物有机体容易且直观执行的许多任务那样来通过现有计算机解决或实施。
扩展计算机科学新领域的期望已经提出要考虑造成现有计算机的局限的各种因素。硅是现今计算机的核心。过去几年计算能力和速度的提升很大程度上是更好地了解了硅的基本性质并利用那些性质实现实际效应的结果。最初的进展是建立在用硅制成诸如晶体管和二极管之类的基本电子组件的基础上的，而稍后的进展则是从集成电路的发展获得。更近的进展是这些趋势的延续，并且当前的重点放在单个芯片上的甚至更多数量的微电子器件的小型化和集成化。越小的器件导致越高的存储器存储密度、越高度集成的电路以及同一芯片上器件之间减少的交互次数。
因为计算能力和功能的进一步改进目前是建立在硅技术的进一步改进的基础上的，所以最近有许多关于基于硅的电子器件的继续小型化的预测讨论。正出现一种不断增长的舆论，它相信计算机行业正快速逼近硅的性能极限。现在的制造技术中的形体尺寸为0.18微米，并且预期在将来可能会减小至约0.10微米。但是，形体尺寸的进一步减小被视为是有疑问的，因为低于约0.10微米的尺寸会使硅的基本行为发生改变。更具体地说，当硅器件的尺寸降低至几十纳米及以下时，硅进入量子行为方式，并且不再根据支配宏观物体的经典物理学起作用。在量子方式中，能态为量子化而非连续，并且诸如隧穿的现象会使许多器件上的电子发生移位。隧穿的结果包括因为电子从一个器件跑到相邻器件而引起的电流泄漏和因为一个器件的状态影响相邻器件的状态而引起的器件独立性的丧失。除了硅行为的基本变化外，硅器件尺寸的进一步减小还会造成难以应对的技术挑战。将需要新的高成本创新制造方法(例如光刻法)以便实现更小的形体尺寸。
一种用于提升计算机的能力的策略是识别可用作数据处理和/或存储应用中的有效介质的硅以外的材料。这些替代计算介质可以独立于硅或与硅组合用于形成所寻求的新的计算行业的基础，以便提供比硅可能具有的更好的性能和更便利的制造。
本发明者最近提出使用硫族化物相变材料作为用于处理并存储数据的有效材料。在序列号为10/144319的美国专利申请(’319申请)中，Ovshinsky等人描述了相变材料在计算应用中的工作原理，该专利申请的公开内容通过引用结合于本文。相变材料不仅可以在传统的硅计算机的二进制模式特性下工作，而且还可以提供非二进制存储和处理数据的可能性。非二进制存储提供了高信息存储密度，同时非二进制处理提供了增大的运算并行性。’319还描述了利用非二进制计算介质来进行诸如加法、减法、乘法和除法之类的数学运算的代表性算法。Ovshinsky等人的序列号为10/155527的美国专利申请(’527申请)描述了基于相变计算介质的其它数学运算，包括因式分解、模运算和并行运算，该专利申请的公开内容通过引用结合于本文。
在序列号为10/189749的美国专利申请(’749申请)中，Ovshinsky考虑了基于利用相变材料作为有效计算介质的器件的计算系统的架构，该专利申请的公开内容通过引用结合于本文。更具体地说，Ovshinsky考虑了相变计算器件的网络，并证实了与生物神经网络的功能十分类似的功能。该功能的重要特征包括相变计算器件对来自各种源的输入信号的聚集响应、对这些输入信号加权的能力以及模拟生物神经元的触发的稳定的可再生的材料变换。该功能实现了以学习、适应性和可塑性为特征的智能计算的新概念。
在序列号为10/384994的美国专利申请(’994申请)、序列号为10/426321的美国专利申请(’321申请)和序列号为10/657285的美国专利申请(’285申请)中，Ovshinsky等人通过论述另外的计算和存储器件进一步发展了相变计算的概念，上述美国专利申请的公开内容通过引用结合于本文。’994申请论述了一种多端子相变器件，其中，在一个电端子处提供的控制信号通过注入电荷载流子来调制在其它电端子之间传送的电流、阈电压或信号。’321申请描述了一种相关多端子器件，它利用场效应端子来调制在其它电端子之间传送的电流、阈电压或信号。’994申请和’321申请中所描述的器件可以配置成用于提供与对基于硅的计算机至关重要的晶体管的功能类似的功能。’285申请介绍了一种利用相变材料的具有多个端子的多位存储器件。
Ovshinsky等人的上述工作提供了用于实现整体或部分基于硫族化物或其它相变材料的计算范例的概念、工作原理和一些基本器件。为了进一步实现硫族化物计算以便作为基于硅的技术的可行补充或替代技术，需要扩展可从硫族化物相变材料得到的器件和功能的范围。引起最大关注的是能够执行处理、存储或存储器及逻辑功能的器件和系统。
发明内容
本发明提供基于相变材料的具有逻辑功能的电子器件及其操作方法。本器件包括作为工作物质的相变材料以及三个或三个以上与该相变材料电连通的电端子。该相变材料能够在包括晶态、部分晶态和非晶态在内的多种结构状态中可逆地变换，并且显示出可在多个数量级范围内变化的电阻。通过向电端子施加输入信号，以便采用使得上述三个或三个以上端子中的预先选定的端子对之间的电阻模式符合逻辑操作的真值表的方式来选择性地将相变材料的特定部分编程为具有所需电阻的预定结构状态，从而实现逻辑功能。
在本发明的一个实施例中，提供“与”器件。
在本发明的另一个实施例中，提供“或”元件。
为能更好地理解本发明以及它的其它和另外的目的，结合附图和权利要求，参照以下描述。
图1是作为能量或电流的函数的硫族化物材料的电阻的代表性相依性。
图2是根据本发明的三端子器件的一个实施例。
图3是三端子硫族化物存储器件的示意性描绘。
图4A是两端子器件的端子相对于孔区域中的相变材料的结晶区和非晶区的放置的示意性描绘。
图4B是两端子器件的端子相对于孔区域中的相变材料的结晶区和非晶区的放置的示意性描绘。
图4C是两端子器件的端子相对于孔区域中的相变材料的结晶区和非晶区的放置的示意性描绘。
图5A是根据本发明的结晶路径的示意性描绘。
图5B是根据本发明的结晶路径的示意性描绘。
图5C是根据本发明的结晶路径的示意性描绘。
图6A是本发明的在孔区域中具有均匀或均质相变材料的三端子图6B是本发明的在孔区域中具有非均匀或非均质相变材料的三端子实施例的示意性描绘。
图6C是本发明的在孔区域中具有非均匀或非均质相变材料的三端子实施例的示意性描绘。
图6D是本发明的在孔区域中具有非均匀或非均质相变材料的三端子实施例的示意性描绘。
图7是根据本发明的三端子器件的一个实施例。
具体实施例方式
一般来说，本发明提供非基于硅的计算技术中的逻辑元件或器件以及编程或操作非基于硅的器件以实现逻辑功能的方法。本器件和元件包括相变材料以及三个或三个以上与该相变材料电连通的电端子。通过向或在一个或多个电端子两端施加电信号，整体或部分地编程相变材料的电阻，其中不同端子对之间的电阻变化或差异为下述逻辑功能提供了基础。
适合用于本逻辑器件的相变材料是能够在两种或两种以上可检测到不同结构状态之间或之中变换的材料。例如，不同的结构状态可以在晶体结构、原子排列、有序或无序、分数结晶度、两种或两种以上不同结构状态的相对比例、物理(如电学、光学、磁学、机械)或化学性质等基础上加以区分。在一个优选实施例中，结构状态之间或之中的变换是可逆的，使得发生变换的材料可以在结构变换后恢复其原始状态。
在一个优选实施例中，使用硫族化物材料作为本发明的相变材料。之前已经在光和电存储器以及转换应用中利用了硫族化物材料，并且在以下文献中已经论述了一些代表性组合物和性质编号为5543737、5694146、5757446、5166758、5296716、5534711、5536947、5596522和6087674的美国专利，这些美国专利的公开内容通过引用结合于本文；以及几篇期刊论文，包括S.R.Ovshinsky的“无序结构中的可逆电转换现象”(Reversible Electrical Switching Phenomena inDisordered Structures)(Physical Review Letters，第21卷，第1450-1453页(1969))、S.R.Ovshinsky和H.Fritzsche的“用于转换、存储器和成像应用的非晶半导体”(Amorphous Semiconductors forSwitching，Memory，and Imaging Applications)(IEEE Transactions onElectron Devices，第ED-20卷，第91-105页，(1973))，这两篇论文的公开内容通过引用结合于本文。在以下论述中就本发明回顾了关于相变硫族化物材料的一般特性和评论。
适用于本发明的代表性硫族化物材料是那些包含元素周期表第VI列中的一种或多种元素(硫族元素)且视情况包含第III、IV或V列中的一种或多种化学改进剂的材料。S、Se和Te中的一种或多种是包含在本存储器件的硫族化物数据存储材料中的最常见的硫族元素。合适的改进剂包括诸如As、Ge、Ga、Si、Sn、Pb、Al、Sb、In和Bi之类的三价和四价改进元素中的一种或多种元素。诸如Cu、Ni、Zn、Ag和Cd等过渡金属也可用作改进剂。一种优选的硫族化物组合物包括一种或多种硫族化物元素以及一种或多种三价或四价改进剂和/或一种或多种过渡金属改进剂。包括Ge、Sb和/或Te的材料(如Ge2Sb2Te5)是根据本发明的硫族化物材料的实例。
硫族元素的特征在于二价键和孤电子对的存在。二价键会导致在硫族元素组合形成硫族化物材料时形成链和环结构，而孤电子对则提供用于在转换应用中形成导电细丝的电子源。导电细丝还可造成或有助于驱动在不同结构状态之间发生的相变。三价、四价和过渡金属改进剂可进入硫族元素的链和环结构内，并且提供用于分支和交联的点。硫族化物材料的结构刚度取决于交联的程度，并且影响其经受结晶或其它结构变换或重排的能力。
就本发明而言，硫族化物材料的一个重要特征在于它们经受两种或两种以上结构状态之间的可逆相变换的能力。硫族化物材料的结构状态包括晶态、一种或多种部分晶态和非晶态。晶态可以是单晶态或多晶态。如本文所用，部分晶态是指包括非晶部分和结晶部分的硫族化物材料体的结构状态。优选地，相变材料中存在多种部分晶态，这些部分静态可以在非晶部分和结晶部分的相对比例的基础上加以区分。分数结晶度是一种表征硫族化物相变材料的结构状态的方法。晶态的分数结晶度是100％，非晶态的分数结晶度是0％，而部分晶态的分数结晶度则在0％(非晶态限度)和100％(结晶限度)之间连续变化。因此，相变硫族化物材料能够在多种结构状态中可逆地变换，这些结构状态的分数结晶度在0％和100％之间(包含0％和100％)变化。
经历在具有各种分数结晶度的结构状态之间的结构变换的硫族化物材料的能力和性能，取决于硫族化物材料的成分和结构特征。更高交联的硫族化物材料在结构上更刚性并且通常包括高度浓缩的改进剂。更高交联的硫族化物材料更难于结晶，因为成核及增长晶相所需要的原子重新排列由于结构的刚性而被禁止。较浅交联的硫族化物材料更容易经历完全的或部分的结晶。
通过向硫族化物材料提供能量可引发在硫族化物材料的结构状态之间的变换。各种形式的能量能够影响到硫族化物材料的分数结晶度从而引发结构变换。适当的能量形式包括电能、热能、光能或者在硫族化物材料中导致电、热或光效应的其他形式的能量(如粒子束能量)或者上述能量形式的组合。通过控制硫族化物材料的能量环境可实现分数结晶度的连续的和可逆的可变性。通过对硫族化物材料的能量环境进行适当的控制，晶态可被变换为部分晶态或非晶态，部分晶态可被变换为晶态或非晶态，并且非晶态可被变换为部分晶态或晶态。在下面的讨论中，将提出与利用热、电和光能引发结构变换相关联的某些考虑。
利用热能引发结构变换使用了与晶相至非晶相或者非晶相至晶相变换相关联的热力学和动力学。非晶相可通过比如将硫族化物材料加热到熔化温度以上并以某种足以禁止晶相形成的速率冷却而由部分晶态或晶态得来。晶相可通过比如将硫族化物材料加热到结晶温度以上并持续一段足以引起成核和/或晶畴增长的时间而由比如非晶态或部分晶态得来。结晶温度低于熔化温度并与结晶可发生的最小温度相对应。结晶的驱动力通常是热力学的，因为晶态或部分晶态的自由能低于非晶态的自由能，使得硫族化物材料的总能量随分数结晶度的增加而下降。然而，分子运动抑制部分晶态内晶态或晶畴的形成(成核及成长)，使得低于熔点的加热通过提供促使原子重新排列的能量而促进结晶，原子重新排列为构成晶相或晶畴所需。通过控制晶态或部分晶态的加热温度或加热时间，或者通过控制非晶态或部分晶态的冷却温度或冷却速率来控制部分晶态的分数结晶度。
用电能引发结构变换依赖于施加到硫族化物材料的电(电流或电压)脉冲。通过电引发的结构变换的机制性质上可以是电子的，并会有伴生的或由此产生的热作用。通过控制施加于硫族化物材料的电脉冲的量值和/或持续时间，能够连续地改变分数结晶度。电能对硫族化物材料结构的影响常常用硫族化物材料的电阻随所提供的电能量的变化或者随施加于硫族化物材料的电流或电压脉冲的量值的变化来描述。这里，图1给出的是作为电能或电流脉冲的量值(能量/电流)的函数的硫族化物材料的电阻(R)的代表性描述。图1示出了硫族化物材料的电阻随电能或电流脉冲量值的变化，一般被称为电阻曲线图。
电阻曲线包括硫族化物材料对电能的两种特性响应范围。这两种范围通过如图1所示的垂直虚线10近似地划分界线。线10左侧的范围可以称为硫族化物材料的聚积范围。聚积范围的特征在于，电阻随着电能增大而接近恒定或微弱变化，当电能超过临界能量时，电阻急剧下降达到极点。因此，聚积范围沿着能量增大的方向从电阻曲线最左边的点20经过对应于电阻变化较小或逐渐变化的点范围的平坦区(通常由30表示)延伸到电阻急剧下降后的调整点或调整状态40。平坦区30可以水平或逐渐倾斜。之所以将电阻曲线的左侧称为聚积范围是因为当施加能量时，硫族化物材料的结构状态不断发展，其中结构状态的分数结晶度与总的能量聚积有关。最左边的点20对应于聚积范围中具有最低分数结晶度的结构状态。该状态可以是完全非晶，或者可以包含一定含量的初始晶体。当添加能量时，分数结晶度增加并且硫族化物材料在增加能量的方向上沿着平坦区30在多个部分晶态之间变换。图1中，选定的聚积状态(聚积区域中的结构状态)用正方形作标记。当能量聚积到临界量时，硫族化物材料的分数结晶度增大到足以实现以电阻显著下降和调整状态40的稳定化为特征的调整变换。聚积范围中的结构状态可以称为硫族化物材料的聚积状态。聚积范围中的结构变换在其沿能量增大的方向在平坦区30内发展的意义上是单向的，并且只有通过如例如’527和749’申请所描述的首先驱动硫族化物材料经过调整点40并复位才是可逆的。
虽然不希望为理论所束缚，但是本发明人相信在聚积范围内将能量添加到硫族化物材料会通过新晶畴的成核、现有晶畴的增长或它们的组合导致了分数结晶度的增加。可认为尽管分数结晶度增加，但因为晶畴彼此相对孤立地构成或增长，从而防止横跨硫族化物材料的毗邻结晶网络的形成，所以电阻沿平坦区30只有微弱的变化，。这种类型的结晶可称为亚渗透(sub-percolation)结晶。调整变换(setting transformation)与渗透阈值相一致，其中毗邻的、互连的结晶网络在硫族化物材料内形成。例如，当晶畴的尺寸增加到足以侵犯或与邻近域重叠时，会形成这种网络。因为硫族化物材料的晶相比非晶相更导电并且电阻更小，因此渗透阈值对应于穿过硫族化物材料的毗邻低电阻导电通路的形成。结果，渗透阈值被硫族化物材料的电阻的显著下降所标记。聚集范围最左边的点可以是缺少毗邻结晶网络的部分晶态或者是非晶态。亚渗透结晶以初始非晶态或部分晶态开始并且通过具有越来越高的分数结晶度的多个部分晶态发展直至渗透阈值和调整变换发生为止。在’319、’527和749’申请以及编号为5912839和6141241的美国专利中提供了对聚积范围中的硫族化物材料的行为的进一步论述；这些专利和申请的公开内容通过引用结合于本文。
图1虚线10右侧的范围可被称为灰度范围或灰度区域。灰度范围从调整状态40经过多个中间状态(通常用50表示)延伸至复位点或状态60。灰度范围内的各个点可被称为硫族化物材料的灰度状态。所选择的灰度状态在图1中用圆点标示。通过将电流或电压脉冲施加于硫族化物材料可引发灰度范围内的结构变换。在图1中，指示电流脉冲。在灰度范围内，硫族化物材料的电阻随所施加的电脉冲的量值而改变。灰度范围内特定状态的电阻是硫族化物材料的结构状态的特征，并且硫族化物材料的结构状态由在灰度区域内施加的电流脉冲的量值来限定。硫族化物材料的分数结晶度随电流脉冲量值的增加而减少。变定点40处或附近的灰度状态的分数结晶度最高，并且随着逐渐接近复位状态60而逐渐减小。硫族化物材料从在调整状态40处具有毗邻结晶网络的结构状态变换到复位状态60处的没有毗邻结晶网络的非晶态或基本非晶态或部分晶态的结构状态。量值增加的电流脉冲的施加具有将结晶网络的部分变换成非晶相的作用，并且导致了硫族化物材料中毗邻的高导电性结晶通路的断裂或中断。结果，硫族化物材料的电阻随灰度区域内施加的电流脉冲的增加而增加。
与聚积区域相比，发生在灰度区域内的结构变换是可逆的和双向的。相对于与电流脉冲被施加时的硫族化物材料的初始状态相关联的电流脉冲量值，硫族化物材料对电流脉冲的响应由电流脉冲的量值来确定。如上所述，灰度区域内每种状态可由其电阻和电流脉冲量值识别，其中该电流脉冲量值的施加可引发产生该状态的特定电阻值的分数结晶度变化。相对于硫族化物材料的初始状态的分数结晶度，随后电流脉冲的施加可增加或减少分数结晶度。如果随后的电流脉冲具有比用来建立初始状态的脉冲更高的量值，则硫族化物材料的分数结晶度减少并且结构状态从初始状态朝着复位状态的方向沿灰度电阻曲线变换。同样地，如果随后的电流脉冲具有比用来建立初始状态的脉冲更低的量值，则硫族化物材料的分数结晶度增加并且结构状态从初始状态朝着调整状态的方向沿灰度电阻曲线变换。例如，可在编号为5296716和5414271的美国专利中找到对灰度区域中的硫族化物材料的性质的进一步论述，这些美国专利的公开内容通过引用结合于本文。
根据本发明的器件结构的一个实例如图2所示。图2示出了三端子器件结构的横截面图。这三个端子标为T(1)、T(2)和T(3)。多个这样的器件形成于6″硅晶片上。晶片上的器件和层是通过使用传统的溅射、化学气相沉积、蚀刻和光刻技术形成的。该结构包括硅晶片衬底310、热氧化层320、包括由TiW或由Ti和TiN的组合形成的导电层340和炭阻挡层350的底部端子330、SiOx/SiNx绝缘区360、由TiW形成的中间端子370、填充有硫族化物材料380的孔、包括炭阻挡层400和包含Ti及TiN的导电层410的顶部端子390、以及Al层420。在该实例中，硫族化物材料380的组成近似为Ge2Te2Sb5，并且在图2中标为GST。各阻挡层抑制材料扩散并电迁移到硫族化物区域中，并且提高器件的循环寿命。典型的层厚如下导电层340(100nm)，阻挡层350(30nm)，中间端子370(10-40nm)，阻挡层400(100nm)，导电层410(100nm)。该实例的器件中被硫族化物材料占据的孔区域为圆柱形，其高度约为0.1微米，且直径约为1微米。端子330、370和390与硫族化物电连通。中间端子370限定硫族化物材料380。绝缘材料将各端子隔开，使得端子之间通过硫族化物材料电连通。
根据本发明的三端子器件的中心部分的示意性描绘如图3所示。该三端子器件包括填充有硫族化物材料210的孔205，该硫族化物材料210与顶部电端子240、底部电端子250和中间电端子260接触。一种或多种绝缘或介质材料270将这些电端子240、250和260隔开。孔的形状可以是圆柱形或非圆柱形。如果孔205是圆柱形，那么中间端子260的形状优选是环形。如果孔205是非圆柱形，那么中间端子260的形状优选是环周形。
图3的器件中的三个端子的存在提供了控制器件孔内的硫族化物材料210或其部分的结构状态的灵活性和选择性。当在一对端子之间施加适当的电信号(如电流脉冲、电压脉冲)时，会影响那些端子附近的硫族化物材料的结构状态，并且因而可以影响那些端子之间的电阻。有效的结构状态可选自聚积状态或灰度状态或其组合。因为该器件包括三个端子，并且因为硫族化物材料的结构变换可以通过向在这三个端子中选择的任何一对端子提供电能来实现，所以该三端子器件提供了硫族化物材料的结构状态变换或电阻变换的多种选择，并且允许影响器件的孔205内的所有硫族化物材料或选定的硫族化物材料区。
在’285申请中，描述了一种三端子多位硫族化物存储器件，其中通过向不同的端子对施加电信号，实现了孔内不同部分的硫族化物材料的结构变换。在’285申请的多位存储器件中，端子的选择提供了对连续硫族化物材料体内的特定的不同部分的选择性编程，其中，每个经过选择性编程的部分都受到一对特定端子的影响，并且提供了对单个二进制位或非二进制位的存储。不同的结构状态对应于在解释上有所不同的信息内容，并且其特征可以是例如硫族化物材料的分数结晶度，其中孔的一部分或一个区域中的分数结晶度可能与孔的另一些部分或另一些区域中的分数结晶度不相同。
在本申请的逻辑器件中，特定的端子对也会影响孔内的特定区域或特定部分的硫族化物材料的结构状态。但是，在本逻辑器件中，孔内可独立编程的区域的分数结晶度本身不一定决定器件的操作、性能或功能。通常更重要的是硫族化物材料的电阻，更具体地说，是特定端子对之间的硫族化物材料的测量电阻。下面将更全面地描述，器件中不同端子对之间测得的相对电阻和不同端子对的集合之间测得的电阻模式可以用来提供逻辑功能。
一对电端子之间测量的电阻不仅取决于硫族化物材料的电阻，而且还取决于硫族化物材料内结晶区和非晶区的排列或空间分布以及一对端子中的一个或两个端子相对于受到加在这两个端子之间的信号的影响的硫族化物材料体的大小及位置。如上所述，硫族化物相变材料的晶相的电阻低于非晶相。因此，如果当电流在处于电阻测量中的一对端子之间流过时可以全部通过结晶区，那么这对端子之间测量的电阻较低。本文可以将电流从处于电阻测量中的一个端子流到另一端子时电流行进的路径称为传导电流路径、电流传导路径、电流流动路径、电流通路、电流路径等。一对电端子之间测量的电阻取决于硫族化物材料沿电流路径的电阻。因为电流路径不一定必须在孔的整个体积或横截面上延伸，所以端子之间测量的电阻可能与位于孔内的硫族化物材料的电阻不相同。
从处于电阻测量中的一个端子到另一个端子的电流路径沿着从一个端子开始并在另一个端子处结束的连续路径延伸。该电流路径可以是也可以不是连接端子的直线路径。也可能是迂回的或分叉的电流路径。电流优选沿着低电阻方向流动，并且在可能的范围内，给定电流强度和/或电流密度，电流流过材料的低电阻区域，同时避开高电阻区域。因此，在包括结晶区和非晶区的相变材料中，电流优选流过结晶区。如果从处于电阻测量中的一个端子延伸到另一个端子的连续结晶路径可用，那么电流优选流过该路径，同时只有很少或没有电流流过非晶区。如果存在这样的情形，那么即使存在非晶区，端子之间测量的电阻也将与相变材料的晶态的电阻十分一致。如果不存在连续的结晶路径，或者如果电流强度或电流密度高至足以使结晶路径饱和，那么电流在非晶区中流动，并且获得相对较高的测量电阻。随着孔内非晶区的体积分数的增加，连续结晶路径的可用性下降，并且电流越来越多地流过非晶区，从而使测量电阻越来越高。
基于上述考虑，包含在器件孔中的硫族化物材料内的结晶度的体积分数和结晶区的排列都会影响一对端子之间测量的电阻。一对端子之间的连续结晶路径的可用性有利于降低这对端子之间测量的电阻，而连续结晶路径的缺乏则会迫使电流至少部分地流过一个或多个非晶区，从而使测量的电阻较高。因此，对于特定体积分数的结晶区来说，结晶区的排列或连通性是对一对端子之间测量的电阻起作用的一个因素。例如，提供在端子之间延伸的连续结晶路径的排列所产生的测量电阻要低于其中结晶区整个或部分地相互断开、分离或以其它方式隔离的排列所产生的测量电阻。因此，控制结晶区和非晶区相对于彼此的排列和/或连通性提供了控制一对端子之间测量的电阻的自由度。
影响测量的电阻的另一个因素是一个或多个电端子相对于包含在器件孔内的相变材料的结晶区和非晶区的大小或位置。如果一个端子的大小或横截面与孔的大小或横截面至少一样大，那么这个端子与该孔完全重叠，与包含在该孔内的相变材料的整个横截面电连通，并且可以直接接入可能存在于孔内的任何邻接结晶路径。在存在邻接结晶路径的情形下，电流能够直接从这个端子流到该路径，而无需流过非晶区。因此，即使孔内存在非晶区，测量的电阻也可以十分接近相变材料的晶相的电阻。相反，如果一个端子的大小或横截面小于孔的大小或横截面，使得这个端子不能与孔完全重叠，那么这个端子相对于任何可能存在的连续结晶路径的位置决定着流过该端子的电流对该路径的接入性。如果端子与连续结晶路径的入口点重叠，那么电流可以直接从这个端子流到该路径。如果不重叠，那么电流必须先流过非晶区，然后再与连续结晶路径相遇，因此测量电阻增大。
电端子相对于孔内的硫族化物材料的结晶区和非晶区的位置的重要性的实例可以利用图4A-4C中提供的示意性描绘来进行描述。图4A-4C示出了孔100以及电端子130和140，其中孔100内填充有具有非晶区110和结晶区120的硫族化物材料。电端子130和140的大小小于孔100的横截面，使得这些端子只与占据孔的硫族化物材料的横截面的一部分重叠。端子130和140的位置在如图4A-4C所示的不同实例中各不相同。在图4A中，电端子130和140都直接接触结晶区120，使得在端子130和140上测得的电阻与晶相的电阻基本一致。在图4A中，非晶区110的高电阻抑制电流从结晶区120转移或泄漏到非晶区110。
在图4B中，电端子130和140都直接接触非晶区110。如果电流路径只存在于非晶区110中，那么如图4B所示的实例中的端子130和140上测量的电阻将与非晶相的电阻基本一致。如果电流首先从非晶区110流到结晶区120，然后再流回到非晶区110，那么电端子130和140之间测量的电阻将较低。但是，不管电流路径如何，电流都必须至少部分地流过非晶相，因此使得测量的电阻大于相变材料的晶相的电阻。
在图4C中，端子130与非晶区110直接接触，而端子140与结晶区120直接接触。在该实例中，预期电流主要在结晶区120中流动，但是电流路径必定包括非晶区110的至少一部分。预期图4C的实例中测量的电阻介于图4A和图4B的实例中的电阻之间。
不管结晶区和非晶区的特定形状如何，图4A-4C中所描绘的示意性实例中所略述的原则通常都适用。当存在电连接一对端子的连续结晶路径时，预期这对端子之间测量的电阻较低。结晶路径可以是直线形、弯曲形、曲线形、弓形、分叉形、不规则形状等。图5A-5C示出了更复杂形状的连续结晶路径的实例。如图5A-5C所示的实例包括孔500，这些孔500包含非晶区510和结晶区520。图5A示出了曲线形结晶路径，图5B示出了分叉形结晶路径，而图5C示出了更复杂的结晶网。在这些实例中的每个实例中，对于一个电端子位于孔顶部的某个位置而另一个电端子位于孔底部的这样一对电端子来说，当这两个端子都与连续结晶路径直接电连通，使得电流流过结晶路径而基本上不流过非晶区时，孔两端测量的电阻最小。当其中一个或两个端子与非晶区完全或部分地重叠，使得电流流过孔内的非晶区的一部分时，出现较高的测量电阻。
本逻辑器件包括三个或三个以上与位于器件孔内的相变材料电连通的端子。具有三个或三个以上端子的器件提供了多种选择端子对的方式，并且提供了器件的一对端子之间的多个测量的电阻。因此，在具有特定结晶体积分数和非晶区和结晶区的特定排列的给定器件内，可以在选定的不同端子对之间测得不同的电阻值。在本逻辑器件中，多端子(即，三个或三个以上端子)器件中的不同电子对之间测量的电阻之间的关系成为逻辑功能的基础。
举例来说，考虑如图6A示意性描绘的三端子器件。该器件包括填充有相变材料610的孔600，该相变材料610具有与它电连通的电端子605、615和625。在该器件中，可以在端子605和615之间、端子605和625之间、以及端子615和625之间逐对地测量电阻。取决于相变材料610内的结晶区和非晶区的排列，不同端子对之间可产生不同的测量电阻。一个重要的考虑是在一对特定端子之间是否存在连续结晶路径以及结晶路径将多端子器件中的多少对端子直接相连。
为了说明的目的，我们可以考虑具有逻辑值“0”和“1”的二进制逻辑系统，其中不同的逻辑值对应于一对电端子之间可检测到的不同的测量的电阻。为了实际的方便，这两种逻辑状态的测量的电阻优选具有大差值，使得可以最容易地加以区分和辨别逻辑状态。一种用于实现该目标的方法是将一个逻辑值与在一对端子之间存在连续结晶路径的情形相关联，而将另一个逻辑值与在一对端子之间不存在连续结晶路径的情形相关联。在后一情形中，为了使电流在这两个端子之间流过，必须使电流至少部分地流过非晶区。因此，所测量的电阻将相对于前一情形有所增大，在前一情形中，电流基本上在连续结晶区内流动。在二进制逻辑的一个实施例中，可以定义一个参考电阻，并且可以为高于该参考电阻的测量的电阻赋予一个逻辑值，而为低于该参考电阻的测量的电阻赋予另一个逻辑值。高于参考值的电阻可以称为高电阻或高逻辑状态，并且它可以与例如逻辑值“1”相关联。类似地，低于参考值的电阻可以称为低电阻或低逻辑状态，并且它可以与例如逻辑值“0”相关联。在另一实施例中，当高电阻测量状态和低电阻测量状态对应于一对端子之间在电流流过一个或多个非晶区的程度上可检测到不同的电流路径时，无需定义参考电阻，并且可以分别将高逻辑值和低逻辑值赋给具有高电阻和低电阻的测量的电阻状态。
多端子器件中不同端子对之间测量的电阻的差异的存在取决于结晶区和非晶区的相对量和空间分布。例如，在如图6A所示的实施例中，如果硫族化物材料610均匀地或均质地为非晶或晶体，那么三对端子之间测量的电阻将基本相同。例如由于不同端子对的空间间隔的不同、不同端子的端子大小的不同、不同端子的接触面积的不同等，测量的电阻中可能存在较小的变化。但是，与不同端子对之间电流路径是结晶或非晶的任何程度上的差异相比，这些差异是次要的。
当硫族化物的结构状态是非均质或非均匀时，可以观察到不同端子对之间测量的电阻的明显差异。图6B示出了如图6A所示的三端子器件实施例的一个实例，其中具有结晶区和非晶区的非均质或非均匀分布。图6B中的器件包括与包含在孔600内的相变材料电连通的电端子605、615和625，其中相变材料包括非晶区620和结晶区630。在该器件中，任何流到端子625或从端子625流出的电流都必定必须通过非晶区620内的实质距离，从而使测量的电阻值较高。由于在端子605和615之间有连续的结晶路径供电流流过，所以与这对端子之间测量的电阻相比，端子625和605之间、以及端子625和615之间测量的电阻较高。
当一对端子中的一个或两个端子被非晶区环绕，使得不可以与结晶区直接接触时，在这对端子之间通常存在高测量的电阻值。如图6B所示的端子625就是被非晶区环绕的端子的一个实例。图6C示出了端子625被非晶区环绕的另一个实例。图6C示出了具有与孔600电连通的端子605、615和625的三端子器件，其中孔600内包含具有非晶区635和结晶区640的相变材料。图6C中的端子对之间的电阻模式与图6B中的一致。即，端子625和615之间、以及端子625和605之间测量的电阻较高，而端子615和605之间测量的电阻则较低。图6C中的实例表明，非晶区无需在孔的整个直径或横截面上延伸便可在一对端子之间产生高电阻传导路径。
即使当一对端子中的每个端子都与结晶区直接接触时，如果在端子之间存在在孔的整个直径或横截面上延伸的介入非晶区，那么也可产生高测量的电阻值。这种类型的情形的一个实例如图6D所描绘，图6D示出了具有与孔600电连通的电端子605、615和625的三端子器件，其中孔600内包含具有非晶区645以及结晶区650和655的相变材料。注意，端子625与结晶区650直接接触。但是，在图6D的实例中，在端子625和端子605之间、或端子625和端子615之间流过的电流必定要流过非晶区645，其结果是导致端子625和端子605之间、或端子625和端子615之间测量的电阻较高。相比之下，端子605和615之间测量的电阻仍较低，因为连续结晶路径在这对端子之间延伸。
在图6B、6C和6D的实例中，可以说非晶区620、635和645将端子625与端子605和615电阻屏蔽开。当非晶区的大小和/或形状阻止电流通过结晶传导路径流到一个端子或阻止电流从一个端子流出经过结晶传导路径时，存在电阻屏蔽。实情是，流向经电阻屏蔽的端子或从经电阻屏蔽的端子流出的电流必定至少部分地流过非晶区，使得经屏蔽端子和至少一个其它端子之间测量的电阻高于连续结晶电流路径可用时的端子间的电阻。可以将一个特定端子与多端子器件中的一些端子电阻屏蔽开，但是并不能将一个特定端子与多端子器件中的所有端子电阻屏蔽开。例如，在如图6B、6C和6D所示的实例中，端子625与端子605和615中的每个端子电阻屏蔽，且端子605和615中的每个端子与端子625电阻屏蔽。但是，端子605和615不相互电阻屏蔽，因为连续结晶路径可供电流在这些端子之间流过。
本文可以将图6B、6C和6D实例中的非晶区(如区域620、635和645)称为电阻屏蔽非晶区，因为它们用于将一个端子与其它端子电阻屏蔽开。电阻屏蔽非晶区可以具有任意形状，只要该形状使得至少一对端子之间的连续结晶路径不可用，或者该形状使得至少一对端子之间测量的电阻高于不存在经电阻屏蔽的非晶时的端子之间测量的电阻。注意，电阻屏蔽非晶区不是防止电流在经电阻屏蔽端子和其它端子之间流过，而是用于相对于不存在电阻屏蔽非晶区的情形增大多端子器件中经电阻屏蔽端子和至少一个其它端子之间测量的电阻。电阻屏蔽非晶区可以完全也可以不完全环绕一个端子，并且可以在也可以不在孔的整个横截面尺寸上延伸。
在本逻辑器件中，本发明者能够通过施加适当的输入信号来选择性地控制相变器件的孔区域内的非晶区的形成，并且能够指导一个或多个电阻屏蔽非晶区的放置，使得可以选择性地使特定端子对之间测量的电阻较高。本发明者还可通过在施加适当输入信号时选择性的结晶来选择性地去除非晶电阻屏蔽区。在一个二进制逻辑系统中，通过适当放置电阻屏蔽非晶区所产生的高测量的电阻可以对应一个逻辑值，而因为缺乏电阻屏蔽非晶区而产生的低测量的电阻可以对应另一个逻辑值。通过读取不同端子对之间的相对电阻(如高对低)，可以定义二进制逻辑功能，并且可以通过现在描述的方式来应用本器件作为逻辑器件。
如上所示，如图2所示的器件和如图3所示的三端子器件的中心部分的示意性描绘是根据本发明的代表性三端子器件。根据本发明的器件的另一个实例如图7所示，图7示出了一个三端子器件结构的横截面图。多个这样的器件形成于6″硅晶片上。晶片上的器件和层是通过使用传统的溅射、化学气相沉积、蚀刻和光刻技术形成的。该结构包括硅晶片衬底705、包括由Ti和TiN的组合形成的导电层720和炭阻挡层725的底部端子715、SiNx绝缘区730、由TiW形成的中间端子735、包含延伸超过孔740的直径的硫族化物材料745的孔740、包括炭阻挡层755和包含Ti及TiN的导电层760的顶部端子750、以及Ti层765。本文可以将端子750、735和715分别称为顶部端子、中间端子和底部端子。在该实例中，硫族化物材料745的组成近似为Ge2Te2Sb5。图7的器件中被硫族化物材料占据的孔区域的直径约为500nm。端子715、735和750与硫族化物电连通。中间端子735限定孔740。绝缘材料将各端子隔开，使得端子之间主要通过硫族化物材料电连通。
如图7所示的器件与如图2所示的器件的差别主要在于相变材料与顶部端子之间的接触面积。在图2的器件中，在器件制造时已经包含了额外的抛光步骤，从而去除了延伸超过孔直径的那些相变材料部分。在图7的器件中，并没有去除超过孔直径的相变材料。因此，图7的器件中的顶部端子和相变材料之间的接触面积大于如图2所示的器件中的接触面积。
如图7所示的器件经过实验证实了电阻屏蔽非晶区的选择性形成。选择这样的初始状态，其中硫族化物材料745主要是晶态，在所存在的三对端子中的每对端子之间存在连续的结晶路径。在该初始状态中可能存在一个或多个非晶区，但是不存在电阻屏蔽非晶区。在该初始状态时，测量不同端子对之间的电阻，结果如下8.5kΩ(端子715和750之间测量的电阻)，14kΩ(端子715和735之间测量的电阻)和4kΩ(端子735和750之间测量的电阻)。
根据本发明，通过在电端子对之间提供适当的电信号，可以在包含在器件孔内的相变材料或硫族化物材料中选择性地形成或擦除非晶区(一般来说是非晶区，具体地说是电阻屏蔽非晶区)。电信号可以是电流或电压的形式，并且可以是持续信号或为脉冲信号。下文可以将导致器件孔内的相变材料发生结晶体积分数变化或结构状态改变的电信号称为编程信号。编程信号通过引发新的非晶区的形成、已有非晶区的扩大或减小和/或已有非晶区的擦除(即，去除/结晶)来改变结晶体积分数或结构状态。在一个优选实施例中，编程信号通过变换结晶区或影响已有非晶区的大小和/或连通性来形成或破坏电阻屏蔽非晶区。可以增大其大小和/或连通性，以便促进由结晶区或非电阻屏蔽非晶区形成电阻屏蔽非晶区。类似地，已有电阻屏蔽非晶区可以整体或部分地擦除或断开，以便形成非电阻屏蔽非晶区和/或结晶区。
实例1本发明者利用如图7所示的器件通过施加合适的编程信号证实了电阻屏蔽非晶区的选择性形成。在该证实过程中使用电流脉冲作为编程信号。在第一个实验中，器件处于如上所述的初始状态，随后在端子735和750之间施加电流脉冲。电流脉冲的振幅约为2-5mA，持续时间约为100ns。在施加电流脉冲后，测量不同端子对之间的电阻。获得以下结果8.0kΩ(端子715和750之间测量的电阻，与初始状态时的8.5kΩ相比)，50kΩ(端子715和735之间测量的电阻，与初始状态时的14kΩ相比)和34kΩ(端子735和750之间测量的电阻，与初始状态时的4kΩ相比)。结果显示，中间端子735和端子715之间、或者中间端子735和端子750之间测量的电阻显著增大，而端子715和750之间的电阻则基本不变。从本逻辑应用的观点看，结果表明，该实验中所用的编程脉冲具有将中间端子735与其它端子电阻屏蔽的作用。电阻屏蔽是中间端子735附近一个或多个电阻屏蔽非晶区的选择性形成的结果。因此，可以将该实例中所施加的编程脉冲称为关于端子735的屏蔽脉冲。因为屏蔽对应于一个或多个电阻屏蔽非晶区的形成，所以本文也可以将屏蔽脉冲称为非晶化脉冲。就本发明而言更一般地说，非晶化脉冲是用于增大一对输入端子之间的非晶区的体积分数和/或非晶区的排列的输入信号。
实例2在另一个实验中利用如图7所示的器件证实了底部端子715的电阻屏蔽。再次将该器件初始化为其中相变材料具有足够大的结晶度以在器件的三对端子中的每对端子之间提供连续结晶路径的状态。该初始状态时的端子间测量的电阻如下8kΩ(端子715和750之间测量的电阻)，14kΩ(端子715和735之间测量的电阻)和6kΩ(端子735和750之间测量的电阻)。接着，在端子715和735之间施加振幅约为2-5mA且持续时间约为100ns的编程脉冲。随后，测量三对端子之间的电阻，结果如下1500kΩ(端子715和750之间测量的电阻)，1200kΩ(端子715和735之间测量的电阻)和8.5kΩ(端子735和750之间测量的电阻)。结果显示，底部端子715和端子735之间、或底部端子715和端子750之间测量的电阻显著增大，而端子735和750之间的电阻则基本不变。从本逻辑应用的观点看，结果表明，该实验中所用的编程脉冲具有将底部端子715与其它端子电阻屏蔽的作用。电阻屏蔽是底部端子715附近一个或多个电阻屏蔽非晶区的选择性形成的结果。因此，可以将该实例中所施加的编程脉冲称为关于端子715的屏蔽或非晶化脉冲。
实例3前述两个实例通过使用适当的非晶化脉冲证实了端子715和735附近非晶区的选择性形成。在本实例中，本发明者进行了其它实验，以便证实通过选择性结晶来去除或破坏非晶区。选择性结晶可以通过施加结晶化(crystallizing)信号(如电流或电压)来实现，该结晶化信号是脉冲信号或持续信号，并且会使电阻屏蔽非晶区充分地转变为晶相，以便允许流到一个端子或从一个端子流出的电流基本流过结晶路径。通过施加结晶化信号，可以使经电阻屏蔽的端子变换为未经电阻屏蔽的端子。就本发明而言更广义地说，结晶化信号是用于增大一对输入端子之间的结晶体积分数和/或结晶区的排列的信号。
在该实例中，使用图7所示的器件，该器件处于中间端子735经电阻屏蔽的初始状态。初始状态时的端子间的电阻如下10kΩ(端子715和750之间测量的电阻)，55kΩ(端子715和735之间测量的电阻)和67kΩ(端子735和750之间测量的电阻)。在中间端子735和端子715之间、以及中间端子735和端子750之间测得的高电阻证明了中间端子735附近电阻屏蔽非晶区的存在，而在顶部端子750和底部端子715之间测得的低电阻证明了电流基本流过结晶路径，而没有来自中间端子735存在的这个或这些电阻屏蔽非晶区或其它电阻屏蔽非晶区的显著干扰。
随后，在中间端子735和底部端子715之间施加振幅约为1-2.5mA且持续时间约为600ns的结晶化电流脉冲。在施加该结晶化脉冲后，测量端子间的电阻，结果如下8kΩ(端子715和750之间测量的电阻)，14kΩ(端子715和735之间测量的电阻)和6kΩ(端子735和750之间测量的电阻)。流向中间端子735或从中间端子735流出的测量的电阻显著下降，这证实了由该实例中的结晶化脉冲所引发的选择性结晶。底部端子715和顶部端子750之间测量的电阻仍较低，并且不受结晶化脉冲的显著影响。
实例4在该实例中，使用图7所示的器件，该器件处于底部端子715经电阻屏蔽的初始状态。初始状态时的端子间的电阻如下1300kΩ(端子715和750之间测量的电阻)，1700kΩ(端子715和735之间测量的电阻)和5.5kΩ(端子735和750之间测量的电阻)。在端子715和端子735之间、以及端子715和端子750之间测得的高电阻证明了底部端子715附近电阻屏蔽非晶区的存在，而在顶部端子750和中间端子735之间测得的低电阻证明了电流基本流过结晶路径，而没有来自底部端子715存在的这个或这些电阻屏蔽非晶区或其它电阻屏蔽非晶区的显著干扰。
随后，在中间端子735和底部端子715之间施加振幅约为1-2.5mA且持续时间约为600ns的结晶化电流脉冲。在施加该结晶化脉冲后，测量端子间的电阻，结果如下30kΩ(端子715和750之间测量的电阻)，34kΩ(端子715和735之间测量的电阻)和6.5kΩ(端子735和750之间测量的电阻)。流向底部端子715或从底部端子715流出的测量的电阻显著下降，这证实了由该实例中的结晶化脉冲所引发的选择性结晶。顶部端子750和中间端子735之间测量的电阻仍较低，并且不受结晶化脉冲的显著影响。
实例5前述实例证实了本发明者能够使用非晶化信号和结晶化信号来在多端子硫族化物器件的选定端子附近形成或破坏电阻屏蔽非晶区，从而选择性地影响多端子器件中的不同端子对之间的电阻模式。在本实例中，本发明者基于输入信号通过使介入硫族化物材料选择性地非晶化或结晶化来增大或减小特定端子对之间的电阻的能力证实了三端子硫族化物器件的逻辑功能。如图7所示的器件是根据本发明的代表性器件，它可用来说明逻辑功能。在该实例中，我们考虑使用如图7所示的器件来执行“或”逻辑功能。
在“或”逻辑功能中，向器件提供两个输入，这两个输入经过处理以便根据以下真值表提供输出
其中，输入和输出对应于0和1的二进制状态。在传统的逻辑器件中，0和1状态通常分别对应于低电压和高电压。在本逻辑器件中，可以使端子对之间测量的电阻与用于定义逻辑操作的真值表的0和1状态相关联。在本发明的一个实施例中，0和1状态分别对应于低电阻和高电阻，而在另一个实施例中，0和1状态分别对应于高电阻和低电阻。在该实例中，我们说明“或”逻辑功能，并且选择令低测量的电阻和高测量的电阻分别对应于逻辑值0和1。
为了遵循逻辑真值表，需要两个独立的输入和一个独立的输出。在本逻辑器件中，施加在两对不同端子之间的信号对应于必要输入，而第三对端子之间测得的电阻对应于输出。因为图7中的器件包括三个端子，所以存在三对独立的端子，以便提供三种独立的测量的电阻和/或用于提供可与逻辑输入和输出相关联的信号的方式。对于该实例，我们选择令底部端子715和顶部端子750成为对应于一个输入的一对端子，而令中间端子735和顶部端子750成为对应于第二输入的一对端子。底部端子715和中间端子735之间测量的电阻对应于输出。在该实例中所作的与输入和输出相关联的端子的选择只是用于说明的目的，其它用于将特定端子对指派给输入和输出的方案也是可以的，并且在本发明的范围内。
该实例中的逻辑器件的输入信号是以施加在第一对端子(端子715和750)和第二对端子(端子735和750)之间的电流脉冲的形式提供的。在该实例中，分别提供了结晶化脉冲和非晶化脉冲形式的输入信号。如上所述，在一对端子之间施加结晶化脉冲会以促使实质上结晶路径的形成以供电流在一对端子之间流过的方式改变这对端子之间的相变材料的结构状态。因此，结晶化脉冲可以在本器件的一对端子之间提供低测量的电阻，并且就该实例而言，构成对应于逻辑值0的输入信号。类似地，一对端子之间的非晶化脉冲会以促使供电流在一对端子之间流过的路径中形成非晶和/或电阻屏蔽非晶区的方式改变这对端子之间的相变材料的结构状态。因此，非晶化脉冲可以在一对端子之间提供高测量的电阻，并且就该实例而言，构成对应于逻辑值1的输入信号。
在本发明的一个优选实施例中，输入信号独立起作用，并且不会相互干扰，使得受到提供于一对输入端子之间的输入信号影响的相变材料部分不会显著地改变受到提供于一对不同的输入端子之间的输入信号影响的相变材料。在序列号为10/657285的美国专利申请中论述了施加在不同端子对之间的信号的影响区域的干扰和重叠。在该优选实施例中，除了提供逻辑功能外，本器件还可提供对输入信号的非易失性存储。例如，在一对输入端子之间的结晶化脉冲将促进这对端子之间连续结晶路径的形成，并且有助于这对输入端子之间的低测量的电阻，从而提供对输入值0的存储。类似地，通过在一对端子之间施加非晶化信号，提供了对输入值1的存储。
如序列号为10/657285的美国专利申请所述，当输入信号相互干扰时，如当受到施加在不同端子之间的输入信号影响的相变材料部分重叠时，或者当从一个区域发出的热能或电能消散进入另一区域或以其它方式影响另一区域时，可以包含输入值的非易失性存储。当向一对端子施加随后的信号时，取决于干扰的程度，该干扰可以使一对端子之间的结构状态或测量的电阻发生改变。在这样的情形下，如果干扰的程度足以显著地改变施加有先前信号的端子之间的结构状态或测量的电阻，那么先前输入值的存储可以是易失性的而不是非易失性的。
不管输入信号是否存在任何重叠或干扰，本器件的逻辑输出都根据本文实例中所述的真值表如实地符合输入信号。输入信号干扰或不干扰的实施例都在本发明的范围内，非易失性地存储或易失性地存储输入信号的实施例也是如此。诸如脉冲振幅、脉冲电压、脉冲持续时间、器件尺寸、相变材料的选择等因素都可用来影响提供于不同端子对之间的信号是否干扰，并且如果存在干扰，那么这些因素还可用来影响干扰的程度。更多信息请参见序列号为10/657285的美国专利申请。
该实例中的逻辑器件的输出对应于底部端子715和中间端子735之间测量的电阻，它是在器件中的一个或多个其它端子对之间施加一个或多个输入信号后获得。高测量的电阻对应于输出值1，而低测量的电阻对应于输出值0。如上所述，该测量的电阻主要受到底部端子715和中间端子735之间的电流路径中的结晶区与非晶区的相对比例和空间排列和/或邻接性的影响。电阻屏蔽非晶区的存在促进高电阻，并且表现为输出值1。未饱和或以其它方式受到电阻测量中所用的电流限制的连续结晶路径的存在促进低测量的电阻，并且表现为输出值0。或者，可以将输出定义为在一对输出端子之间流过的测量的电流。电流输出必然是根据电阻得出的，因为对于给定电压来说，低电阻所产生的电流要高于高电阻所产生的电流。因此，电流电平(高对低)也可用作本发明的器件中的输出信号。在该实例中，我们考虑测量的电阻形式的输出。
因为相变材料的电阻随着相变材料的组成而变化，所以对于根据本发明的逻辑器件中特定体积分数和排列的结晶区和/或非晶区来说，其测量的电阻随着器件中所用的相变材料而变化。特定测量的电阻是高还是低的判定以及因此得出的特定输出是1还是0的判定可能取决于器件中所用的相变材料的选择。在本发明的一个实施例中，可以将具体的电阻值赋予高电阻输出状态和低电阻输出状态。在另一实施例中，可以选择参考电阻，其中超过该参考电阻的测量的输出电阻对应于高电阻和输出1，且其中低于该参考电阻的测量的输出电阻对应于低电阻和输出0。因为非晶相和晶相之间测量的电阻通常相差至少两倍，并且时常相差一个数量级或更多，所以比较直接简单的是建立明确描绘高、低输出值的参考电阻。即使小的电阻差也可以很容易被测得所带来的实际简易性还有利于参考电阻的选择，并且可以灵活地选择参考电阻。
下表中呈现了本逻辑器件该实施例的工作特性的汇总。输入1是施加在端子715和750之间的输入信号，输入2是施加在端子735和750之间的输入信号，而输出是在施加了这两个输入信号之后端子735和750之间测量的电阻。所列输入为结晶化或非晶化脉冲，其中脉冲振幅和持续时间与上文实例1-4中所述的那些相当。
在该实例中，输出是相对于20kΩ的参考电阻确定的。介于14和50kΩ之间的任何电阻都将用作该实例中的适当的参考电阻。对输入和输出之间的关系的观察表明，该实例中的器件执行逻辑“或”操作。
实例6在该实例中，描述了执行逻辑“与”操作的器件的一个实例。该实例中的器件对应于上文实例5中所描述的器件，但是使逻辑值与电阻相关联的程序有所不同。在以上的实例5中，将逻辑值0赋予结晶化输入信号，将逻辑值1赋予非晶化输入信号，并将输出值0和1分别赋予低输出电阻和高输出电阻。
在该实例中，进行不同的逻辑值赋予。具体来说，将逻辑值0赋予非晶化输入信号，将逻辑值1赋予结晶化输入信号，并将输出值0和1分别赋予高电阻输出和低电阻输出。如同以上的实例5，该实例中的逻辑器件的输入信号是以施加在第一对端子(端子715和750)和第二对端子(端子735和750)之间的电流脉冲的形式提供的，并且输出对应于在底部端子715和中间端子735之间测得的电阻。使用如实例5中所述的脉冲作为输入信号，利用介于14和50kΩ之间的参考电阻和针对本实例描述的逻辑值的备选分配，获得以下输出特性表
该实例因此证实了根据“与”功能的逻辑。
尽管上述说明性实例强调了具有三个与相变材料电连通的端子的器件，但是显然，操作原理和逻辑功能通常类似地延伸至多端子器件。可以向不同的输入端子对施加两个或两个以上输入信号，并且通过测量不同输出端子对之间的电阻来获得一个或多个输出信号。可以类似地用所施加的输入信号的类型(例如，结晶化或非晶化，低或高，0或1等)、每种类型的输入信号的数量和这个或这些输出信号之间的关系来定义逻辑功能。如同上文所述的三端子实施例，可以为多端子器件的逻辑操作开发真值表。
本文所描述的公开内容和论述是说明性的，不希望它限制本发明的实施。尽管已经描述了相信是本发明的优选实施例的实施例，但是本领域技术人员将认识到，在不背离本发明的精神的前提下，可以对这些实施例作其它和进一步的改变和修改，并且打算要求所有这些落在本发明的范围内的变化和修改。包括所有等效物在内的权利要求结合以上的公开内容以及本领域技术人员通常可用的知识定义了本发明的范围。
权利要求
1.一种电子器件，包括相变材料；与所述相变材料电连通的第一端子；与所述相变材料电连通的第二端子；与所述相变材料电连通的第三端子；其中，在所述第一和第二端子之间测量的电阻与在所述第一和第三端子之间测量的电阻不相同。
2.如权利要求1所述的器件，其特征在于，所述相变材料是硫族化物材料。
3.如权利要求1所述的器件，其特征在于，所述相变材料可以在晶相和非晶相之间可逆地变换，所述晶相和所述非晶相具有不同的电阻。
4.如权利要求1所述的器件，其特征在于，所述相变材料包括S、Se或Te。
5.如权利要求4所述的器件，其特征在于，所述相变材料还包括Ge或Sb。
6.如权利要求4所述的器件，其特征在于，所述相变材料还包括As或Si。
7.如权利要求4所述的器件，其特征在于，所述相变材料还包括选自由Al、In、Bi、Pb、Sn、P和O组成的组中的元素。
8.如权利要求1所述的器件，其特征在于，测量的电阻的所述差别至少是两倍。
9.如权利要求1所述的器件，其特征在于，测量的电阻的所述差别至少是一个数量级。
10.如权利要求1所述的器件，其特征在于，在所述第一和第二端子之间所述测量的电阻与在所述第二和第三端子之间测量的电阻不相同。
11.如权利要求1所述的器件，其特征在于，所述器件是逻辑器件。
12.如权利要求11所述的器件，其特征在于，所述器件是“或”器件。
13.如权利要求11所述的器件，其特征在于，所述器件是“与”器件。
14.如权利要求1所述的器件，其特征在于，所述相变材料包括结晶区和非晶区。
15.如权利要求1所述的器件，其特征在于，所述相变材料包括电阻屏蔽所述端子其中之一的非晶区。
16.如权利要求15所述的器件，其特征在于，所述电阻屏蔽非晶区与所述经电阻屏蔽的端子物理接触。
17.如权利要求16所述的器件，其特征在于，所述电阻屏蔽非晶区基本覆盖所述经电阻屏蔽的端子。
18.如权利要求1所述的器件，其特征在于，所述相变材料包括在至少一对所述端子之间的连续的结晶路径。
19.一种用于操作电子器件的方法，所述器件包括相变材料和三个或三个以上与所述相变材料电连通的端子，所述方法包括以下步骤在所述器件的第一对所述端子之间施加第一信号；以及在所述器件的第二对所述端子之间施加第二信号。
20.如权利要求19所述的方法，其特征在于，所述第一和第二信号中的一个信号是非晶化信号。
21.如权利要求20所述的方法，其特征在于，所述非晶化信号形成电阻屏蔽非晶区。
22.如权利要求19所述的方法，其特征在于，所述第一和第二信号中的一个信号是结晶化信号。
23.如权利要求22所述的方法，其特征在于，所述结晶化信号除去电阻屏蔽非晶区。
24.如权利要求19所述的方法，其特征在于，所述第一和第二信号是电信号。
25.如权利要求24所述的方法，其特征在于，所述电信号是电流脉冲。
26.如权利要求19所述的方法，其特征在于，所述第一信号改变所述第一对端子之间测量的电阻。
27.如权利要求26所述的方法，其特征在于，所述第一信号基本不改变所述第二对端子之间测量的电阻。
28.如权利要求26所述的方法，其特征在于，所述第二信号改变所述第二对端子之间测量的电阻。
29.如权利要求19所述的方法，还包括测量第三对所述端子之间的电阻的步骤。
30.如权利要求19所述的方法，还包括测量第三对所述端子之间的电流的步骤。
全文摘要
本发明公开一种多端子逻辑器件。该器件包括具有晶态和非晶态的相变材料，该相变材料与三个或三个以上电端子电连通。该相变材料能够响应所施加的电能而经受非晶态和晶态之间的可逆变换，其中，非晶态和晶态表现出可测量的不同电阻。施加在一对端子之间的电流或电压脉冲形式的电能影响这对端子之间的结构状态和测量的电阻。在本器件中，在不同的端子对之间提供独立的输入信号，并且测量作为另一对端子之间的电阻的输出。通过所施加的输入信号和所测得的输出电阻之间的关系，实现了逻辑功能，其中，该关系由输入信号对相变材料的结构状态和电阻的影响决定。可以将逻辑值与相变材料的晶态和非晶态相关联，或者可以使它们与一对端子之间测量的电阻相关联。
文档编号H01L29/51GK1934706SQ200480042478
公开日2007年3月21日 申请日期2004年12月10日 优先权日2004年1月20日
发明者S·R·奥夫辛斯基 申请人:能源变换设备有限公司