专利名称：内置有电容器的半导体装置及其制造方法
技术领域：
本发明涉及一种内置有电容器的半导体装置及其制造方法。
背景技术：
将收容LSI(大规模集成电路)芯片等半导体芯片的半导体装置装载在电子设备内的基板上进行操作时，由于半导体芯片的内部电路的开关操作时所产生的过渡电流，有时半导体芯片会受到电损伤。
为此，采取以下方法在半导体装置或半导体芯片的附近，将电容器(电容元件)插入到其电源-接地(地线)之间，从而吸收、存储(进行分流)过渡电流的电荷。
该电容器(电容元件)被称为去耦电容器或旁路电容器。
另一方面，如果对半导体芯片的内部电路进行高集成化，并对被LSI等利用的信号进行高频率化，则由半导体封装产生的开关噪声(由于通过过渡电流从而电源电位或接地电位变化，因此产生的噪声)，有可能导致LSI的误动作。因过渡电流而产生的电源电位的变化或接地电位的变化，分别被称为电源反弹(Power Bounce)、地弹(Ground-Bounce)。
为了减少这样的开关噪声，也需要适用上述去耦电路。
作为具备这种去耦电路的现有的半导体装置之一，将所谓陶瓷封装型半导体装置表示在
图1中(例如，JP特开平5-335501号公报、JP特开平11-31696号公报)。
如图1所示，在半导体装置30中，由陶瓷基板31和罩子32形成的内腔33内收容有半导体芯片34。
陶瓷封装的外部连接用端子当中，接地(ground地线)端子35和电源端子36通过金线等金属线37分别与半导体芯片34的接地(地线)用电极38和电源用电极39连接。
这种半导体装置30中，在半导体芯片34和陶瓷基板31之间隔着电介质层41配置有导体层42和43。通过导体层42与电源端子连接、还有导体层43与接地端子连接，从而构成去耦电容器40。
这样，通过使电容元件部配置在半导体芯片34正下方和陶瓷基板31之间，从而能够形成较大容量的去耦电容器。
但是，这种陶瓷封装型半导体装置，伴随着LSI芯片的高集成化、高性能化，要对应于外部连接用端子数量的增多(引脚数目的增加)变为困难，也不适于小型化和轻量化。
作为对应于这种LSI芯片的外部连接用端子数量的增多(引脚数目的增加)的一种方法，通过倒装(face down)(将半导体基板的电路形成面作为下侧。也被称为倒装芯片)方式来安装半导体芯片。
在这种倒装型半导体装置中，将装载去耦电容器而成的结构表示在图2中(例如，JP特开平2002-170920号公报)。
如图2所示，该半导体装置50包括有安装基板51、和第一半导体芯片55，该第一半导体芯片55是通过隔着焊锡球53将电极54连接在该安装基板51的电极衬垫52上而装载在该该安装基板51的电极衬垫52上的。
在第一半导体芯片55和安装基板51之间，设有未配置焊锡球53的空间(间隙)，在该空间中收容着内置有去耦电容器56的第二半导体芯片57。
第二半导体芯片57中，对应于未配置焊锡球53的位置而设置有与第一半导体芯片55的电极54连接的信号布线58。
在图2中所示的这种半导体装置50中，需要将内置有去耦电容器的第二半导体芯片57配置在第一半导体芯片55的未被配置焊锡球等的空间内。
从而，根据在第一半导体芯片55上的焊锡球的分布情况，第二半导体芯片57的尺寸、形状等受到限制。因此，需要按照第一半导体芯片55的不同种类定制不同的第二半导体芯片57，从而导致高成本。
进而，因为要制造第二半导体芯片57需要进行晶体制造(wafer process)，故导致开发时间的增加。
另一方面，如上所述，为了适应由半导体芯片的高集成化、高性能化导致的外部连接用端子数量的增加(引脚数目的增加)，支承半导体芯片的支承基板中越来越普遍采用将焊锡球等的外部连接端子配置成矩阵状的结构。
作为这样结构之一，目前采用BGA(Ball Grid Array球状矩阵排列)结构。
图3表示在BGA型半导体装置中装载有去耦电容器的现有的结构。
如图3所示，该半导体装置70包括支承基板(内插器)73和半导体芯片75，其中，在支承基板73的背面上矩阵状地配置有衬垫71，并衬垫71上接合有焊锡球72，而半导体芯片75配置在该支承基板73上并被密封树脂74覆盖。
支承基板73，通过将布线层配置在玻璃纤维环氧树脂等绝缘基板的表面上以及/或者内部中来构成。而表面、背面和内部的布线层，根据需要通过层间连接用导体互相连接。
配置在该支承基板73表面上的焊垫76，通过金属线77与半导体芯片75的接地用电极78、电源用电极79连接。
这种半导体装置70中，在半导体芯片75和支承基板73之间，隔着电介质层80配置有导体层81和82。通过导体层81与电源端子连接，另外导体层82与接地端子连接，从而构成去耦电容器83。
这样，通过将电容器(电容元件)部配置在半导体芯片75的正下方、与支承基板73之间，从而能够形成较大容量的去耦电容器。
发明的公开发明要解决的课题但是，这种BGA型半导体装置需要经由焊垫、支承基板表面/内层的布线、外部端子(焊锡球等)将半导体芯片的电极向电子设备的电极/插座连接。
从而，产生以下的问题，如果在支承基板73上形成有作为去耦电容器的一侧电极的导体层，则因为这种导体层需要较大的面积，从而布线卷绕的空间受到限制，而为了确保布线卷绕的空间，不得不使支承基板大型化。
作为不改变该支承基板73的尺寸而确保布线卷绕的空间的方法，能想到对该支承基板73进行多层化的方法，但支承基板的多层化使其结构变得复杂，导致成本增加。
通常，在半导体装置封装的材料成本中，布线基板大概占70％，故最好尽可能地避免布线基板的高成本化。
但是，近年来，伴随着以手机、PDA(personal digital assistant个人数字助理)等携带信息终端为首的电子设备的小型化、高性能化，对装载于这些终端的半导体装置等电子部件提出进一步的小型化和高性能化要求。
在这些电子设备上，不仅装载半导体装置等主动部件，而且也装载电阻、电感器、电容器等被动部件。
这些被动部件是使半导体装置等主动部件进行稳定的动作所需要的部件，其在电子设备中的布线基板(mother board母板)上被装载、配置在半导体装置的周围附近。
但是，由于电子设备的进一步的小型化，所以需要尽可能地减少装载这些被动部件的空间。即，对于上述去耦电容器等电容元件，也要求尽可能地缩小其占有面积。
本发明是鉴于这样的问题而提出的，其目的在于在内置有上述去耦电容器的半导体装置的结构以及其制造方法中，通过简单且低成本的结构来实现小型化和高性能化。
用于解决课题的手段为了解决上述问题，根据本发明提供一个的半导体装置，其特征在于，第一半导体芯片、和第二半导体芯片或空白芯片中间夹着电介质层而以层叠状态被配置在支承基板上，并在上述第一半导体芯片与上述第二半导体芯片或空白芯片之间形成有将上述电解质层作为电介质的电容器。
还有，根据本发明提供一种半导体装置，其特征在于，在支承基板上，在第一半导体芯片、和与上述第一半导体芯片以层叠状态被配置的第二半导体芯片或空白芯片之间，形成有将粘接上述第一半导体芯片和上述第二半导体芯片或空白芯片的粘合材料层作为电介质的电容器。
还有，根据本发明提供一种半导体装置的制造方法，其特征在于，包括在形成了所要求的布线、电极的支承基板上装载表面上具有电容器的一侧电极的第一半导体芯片的工序；在上述第一半导体芯片上隔着粘合材料层装载被粘合面上具有上述电容器的另一侧电极的第二半导体芯片或空白芯片的工序；将上述电容器的一侧电极以及另一侧电极与上述支承基板的电源电极或接地电极连接的工序。
还有，根据本发明提供一种半导体装置的制造方法，其特征在于，包括在形成了所要求的布线、电极的支承基板上装载表面上具有电容器的一侧电极的空白芯片的工序；在上述空白芯片上隔着粘合材料层装载被粘合面上具有上述电容器的另一侧电极的半导体芯片的工序；将上述电容器的一侧电极以及另一侧电极与上述支承基板的电源电极或接地电极连接的工序。
发明的效果根据本发明的半导体装置中，在以层叠状态被配置的两个半导体芯片之间或同样地以层叠状态被配置的半导体芯片和空白芯片之间，隔着由电介质层构成的绝缘材料层配置电极层，从而形成电容器(电容元件)。
该电容器作为去耦电容器发挥功能，并对半导体装置的高性能化起作用。根据这样的本发明，在支承半导体芯片的支承基板上，没有必要配置构成电容元件的电极。
从而，由于不需要使该支承基板大型化，而且也不需要增加支承基板的层数，故不会导致支承基板的高成本化，从而，能够以低价提供进行了小型化且薄型化的内置有电容器的半导体装置。
附图的简单说明图1为表示现有的陶瓷封装型半导体装置的结构的剖视图。
图2为表示现有的部件内置型半导体装置的结构的剖视图。
图3为表示BGA封装型半导体装置的结构的剖视图。
图4为表示本发明的第一实施方式的半导体装置的结构的剖视图。
图5为表示本发明的第一实施方式的半导体装置的结构的仰视图。
图6为表示图4所示的半导体装置的等效电路的电路图。
图7为表示本发明的第一实施方式的半导体装置的结构的分解立体图。
图8为用于说明图7所示的半导体装置的制造方法的图。
图9为表示本发明的第二实施方式的半导体装置的结构的剖视图。
图10为表示本发明的第二实施方式的半导体装置的结构的仰视图。
图11为表示图9所示的半导体装置中的第二半导体芯片的背面的俯视图。
图12为表示本发明的第三实施方式的半导体装置的结构的剖视图。
图13为表示本发明的第三实施方式的半导体装置的结构的仰视图。
图14为表示图12所示的半导体装置中的第二半导体芯片的背面的俯视图。
图15为用于说明使图9中的半导体装置工作时产生的放射噪声的图。
图16为用于说明将图12中的半导体装置装载在母板上并使其工作时的效果的图。
图17为表示本发明的第四实施方式的半导体装置的结构的剖视图。
图18为表示本发明的第四实施方式的半导体装置的结构的仰视图。
图19为表示本发明的第五实施方式的半导体装置的结构的剖视图。
图20为表示本发明的第五实施方式的半导体装置的结构的仰视图。
图21为表示本发明的第六实施方式的半导体装置的结构的剖视图。
图22为表示本发明的第六实施方式的半导体装置的结构的仰视图。
图23为表示本发明的第七实施方式的半导体装置的结构的剖视图。
图24为表示本发明的第七实施方式的半导体装置的结构的仰视图。
图25为表示本发明的第八实施方式的半导体装置的结构的剖视图。
图26为表示本发明的第八实施方式的半导体装置的结构的仰视图。
图27为表示图25所示的半导体装置的空白芯片的背面的俯视图。
图28为表示本发明的第九实施方式的半导体装置的结构的剖视图。
图29为表示本发明的第九实施方式的半导体装置的结构的仰视图。
图30为表示图28所示的半导体装置的空白芯片的背面的俯视图。
附图标记的说明10半导体装置11衬垫12焊锡球13支承基板14密封树脂15第一半导体芯片16第二半导体芯片17焊垫17a接地用衬垫17b电源用衬垫
17c信号用衬垫18金属线19第一粘合剂20电容器21导体层22粘合剂层(第二粘合剂)23导体层实施发明的最佳方式以下，对于本发明的实施方式，参照附图进行详细说明。
将本发明的第一实施方式的内置有电容器(电容元件)的半导体装置的结构表示在图4和图5中。在本实施方式中举例了内置有两个半导体芯片的层叠型半导体装置。
如图4和5所示，半导体装置10包括支承基板13、第一半导体芯片15以及第二半导体芯片16，其中，在该支承基板13的背面上呈矩阵状配置的衬垫11上接合有焊锡球12，而该第一半导体芯片15以及第二半导体芯片16配置在该支承基板13上并被密封树脂14包覆。
支承基板13，通过将布线层配置在玻璃纤维环氧树脂等绝缘基板的表面上以及/或内部中来构成。而表面、背面和内部的布线层，根据需要通过层间连接用导体来互相连接。
配置在支承基板13的上表面上的多个焊垫17的接地(ground地线)用衬垫17a、电源用衬垫17b以及信号用衬垫17c，经由金属线18分别与第一半导体芯片15和第二半导体芯片16上的接地(地线)用电极衬垫、电源用电极衬垫或信号用电极衬垫连接。
该半导体装置10中，在支承基板13上第一半导体芯片15利用第一粘合剂19以正面(face up)方式(电路形成面为朝上的状态)被粘接。
第一粘合剂19，可以采用比如硅类或环氧类树脂，但为于能够防止向半导体芯片15的周围的不必要的流出，故优选地采用带状的粘合剂。如果是不发生不必要的流出，则也可以采用糊状的粘合剂。
通过再布线技术在第一半导体芯片15的电路形成面上，预先形成有导体层21，并将其与第一半导体芯片15的电源电极连接。作为导体层21的材料，可采用比如铜(Cu)或铝(Al)等金属。
利用第二粘合剂22在该第一半导体芯片15上将第二半导体芯片16以正面的方式装载。
另一方面，通过溅射等预先在第二半导体芯片16的背面形成有导体层23。导体层23的材料也可采用比如铜或铝等金属。导电层23与该第二半导体芯片16的作为空间电荷部分(bulk部分)的电位的接地(地线)电极连接。
即，本实施方式中，配置在第一半导体芯片15上的导体层21和配置在第二半导体芯片16下表面上的导体层23，隔着具有与第二半导体芯片16大致同等面积的第二粘合剂22相对向地被配置。
通过这种结构形成、配置将该第二粘合剂22作为电介质并使导电层21、23为电极的电容器(电容元件)20。
作为上述第二粘合剂22的材料，可采用比如硅类或环氧类树脂。第二粘合剂22，由于起作为决定电容器20的容量的电介质的作用，故优选地采用其介电常数较高且其厚度尽可能薄的粘合剂。在该实施方式中，优选使介电常数为5以上，使厚度为20μm以下的粘合剂。
另外，作为该第二粘合剂22，由于需要尽可能具有一定的面积和厚度而能够适用，故适用带状或薄片(sheet)状的粘合剂。如果是能够具有一定的面积和厚度而形成，也可采用糊状粘合剂。
如图6的等效电路所示，这种电容器20插入并配置在电源用电极(VDD)和接地用电极(GND)之间而起去耦电容器的作用。
这样，在该实施方式的半导体装置10中，由于在被层叠配置的半导体芯片15和半导体芯片16之间形成、配置电容器20，故不需要在支承基板13上配置电容器用电极。
因此，能够扩大支承基板13中的用于布线卷绕的空间，并且能够形成更小型且薄型的内置有电容器的半导体装置。
图7为表示本发明的第一实施方式的内置有电容器的半导体装置10的结构的分解立体图。
即，在本实施方式中，经由第一粘合材料层19在支承基板13的上表面13a上装载并粘接在其表面配置有导体层21的第一半导体芯片15，并通过第二粘合材料22在该导体层21上装载并粘接在其下表面配置有导体层23的第二半导体芯片16。
另外，图7中省略了金属线以及密封树脂的表示。
根据这种结构，在支承基板13的上表面13a上不需要配置电容器用电极，故能够确保充分的用于布线卷绕的空间。
另外，图7所示的结构中，表示了导体层23的面积和第二半导体芯片15大致同等时的情况，但根据与其他半导体芯片的金属线连接的关系也可改变导体层23的形状、面积。还有，也可以是电源为两种以上时，根据需要可以分割导体层23并形成分别对应于各自的电源的去耦电容器。进而，将由所分割的导体层形成的电容器(电容元件)的一部分，也可以作为去耦电容器以外的电路形成用来采用。
对于图4、图5以及图7中所示的内置有电容器的半导体装置的制造方法，将其一个例子表示在图8中。
如图8(a)所示，通过进行溅射法在包括多个第二半导体芯片16a的半导体基板(晶片)W2的背面上形成导体层23。
然后，如图8(b)所示，将起与第一半导体芯片15的粘接和作为电容器20的电介质的作用的带状或薄片状的第二粘合剂22粘上导体层23上。
之后，如图8(c)所示，经过半导体基本W2的划片(dicing)工序形成第二半导体芯片16。
另一方面，如图8(d)所示，采用再布线技术，在具有多个第一半导体芯片15a的半导体基板(晶片)W1的电路形成面上形成导体层21。
其次，如图8(e)所示，在半导体基本W的背面上粘上用于与支承基板13粘接的带状或薄片状的第一粘合剂19。
之后，如图8(f)所示，经过半导体基板W1划片工序形成第一半导体芯片15。
还有，如图8(g)所示准备支承基板13，其将布线层配置在玻璃纤维环氧树脂等绝缘基板的表面上以及/或内部中而构成，并其表面、背面和内部的布线层根据需要通过层间连接用导体互相连接。该支承基板13的布线层上选择性地配置有焊垫17(电源用电极、接地用电极、信号用电极)。
另外，该支承基板13，也可以对其不进行附图中所示那样的个别化(单体)，而可以是多个连接的薄片状基板。
然后，如图8(h)所示，通过第一粘合材料19在支承基板13上装载第一半导体芯片15，并通过第二粘合材料22将第二半导体芯片16装载在其上面。在该阶段，形成在上、下电极(导体层21、23)之间配置由粘合剂22构成的电介质层的电容器20，从而构成内置有电容器的半导体装置10。
然后，利用树脂铸模法对这种半导体芯片层叠结构体进行密封。
如上所述，当支承基板13为薄片状时，对排在该支承基板13上的多个半导体芯片的层叠结构体一并进行铸模处理后，对半导体芯片层叠结构体之间的树脂14及支承基板13进行切断分离来形成多个分别包括半导体芯片层叠结构体的半导体装置。
该实施方式中，表示了估计为效率最高的半导体装置的制造方法，但如果能够形成作为电容器的构成部件的导电层21、23以及电介质22，则也可利用别的制造方法。
接着，将本发明的第二实施方式的内置有电容器的半导体装置的结构表示在图9至图11中。在该实施方式中还举例了内置有两个半导体芯片的层叠型半导体装置。
图10是图9所示的结构中，表示了没有安装密封树脂14和第二半导体芯片16时的状态。另外，在图11中表示了该第二半导体芯片16的背面、即与半导体芯片15相对向的面的电极图案形状。
如图9所示，本实施方式的半导体装置10A包括支承基板13、第一半导体芯片15以及第二半导体芯片16，其中，在该支承基板13的背面上呈矩阵状配置有衬垫11，并衬垫11上接合有焊锡球12，而该第一半导体芯片15以及第二半导体芯片16配置在该支承基板13上并被密封树脂14包覆。
支承基板13，是将布线层配置在玻璃纤维环氧树脂等绝缘基板的表面上以及/或内部中来构成。而表面、背面和内部的布线层，根据需要通过各层之间连接用导体互相连接。
配置在这种支承基板13的上表面上的多个焊垫17的接地(地线)用衬垫17a、电源用衬垫17b以及信号用衬垫17c，经由金属线18分别与第一半导体芯片15、第二半导体芯片16上的接地(地线)用电极衬垫、电源用电极衬垫或信号用电极衬垫互相连接。
在该半导体装置10A中，第一半导体芯片15利用第一粘合剂19以正面(face up)方式(使电路形成面为朝上的状态)粘接在支承基板13上。
第一粘合剂19的材料，与上述第二实施方式同样，可以采用比如硅类或环氧类树脂。作为该第一粘合剂19，为了能够防止向半导体芯片以外的不必要流出，优选地采用带状或薄片状的粘合剂。
另一方面，通过再布线技术在第一半导体芯片15的电路形成面上形成导体层21，并将其连接在第一半导体芯片15的电源电极上。作为导体层21的材料，可采用比如铜(Cu)或铝(Al)等金属。
这时，在第一半导体芯片15的电路形成面上形成除了导体层21外，还形成用于连接第二半导体芯片16的接地(地线)用电极和信号线的再布线。
该第二实施方式中，第二半导体芯片16采用作为底部填充(underfill)材料22a的树脂以倒装(使电路形成面为向下的状态)方式被粘接在第一半导体芯片15上。
这种底部填充(underfill)材料22a，也需要利用尽可能具有一定的面积和厚度的材料，故适用带状或薄片(sheet)状的粘合剂。如果能够具有一定的面积和厚度而形成，也可采用糊状粘合剂。
通过再布线技术使导体层23形成在第二半导体芯片16的电路形成面上，并将其连接在第二半导体芯片16的接地(地线)用电极上。
第二半导体芯片16的突起电极16e与形成在第一半导体芯片15上的再布线层21a连接。
第一半导体芯片15上的电源电极、接地(地线)电极、其它的信号引脚(signal pin)利用金属线18连接在支承基板13上的焊垫17上。
即，在本实施方式中，配置在第一半导体芯片15上的导体层21和配置在第二半导体16上表面(电路形成面)的导体层23，通过与第二半导体芯片16具有大致同等面积的底部填充(under fill)材料22a相对向地被配置并粘接，并且形成使该底部填充(under fill)材料22a为电介质并使导电层21和23为电极的电容器(电容元件)20。
上述底部填充材料22a，由于作为决定电容器20的容量的电介质而发挥功能，故优选介电常数较高且其厚度尽可能薄。
将本发明第三实施方式中的内置有电容器的半导体装置的结构表示在图12至图14上。
另外，图13是在图12中所示的结构中表示没安装密封树脂14和第二半导体芯片16时的状态。还有，图14表示在第二半导体芯片16的背面、即半导体芯片15相对面的面上的电极层的形成图案。
如图12所示，该实施方式的半导体装置10B与上述第二实施方式基本上相同，但有以下的不同点，在第一半导体芯片15的电路形成面上配置有与支承基板13上的接地(地线)用电极17a连接的导体层23，并在第二半导体芯片16的电路形成面上配置有与支承基板13上的电源用电极17b连接的导体层21。
对于其它的结构，因为与上述第二实施方式中的结构相同，故省略其说明。
在此，对于如图9所示的上述第二实施方式的半导体装置10A进行动作时所产生的放射噪声，利用如15进行说明。
图15的第二实施方式的半导体装置10A中，在第二半导体芯片16(上侧)上形成有接地(地线)用的导体层23，但因为导体层23的面积为第二半导体芯片16的面积的同等以下，故有防止(遮蔽)从第一半导体15产生的放射噪声的效果不够充分的情况。
对此，将如图12中所示的第三实施方式的半导体装置10B装载于母板并进行动作时，如图16所示那样，因为在第一半导体芯片15上形成有接地(地线)导体层23，并且导体层23的面积为第二半导体芯片16的面积的以上，故能够有效地防止(遮蔽)从第二半导体芯片16产生的放射噪声。
即，在图16中，能够防止从第二半导体芯片16产生的噪声对通过焊锡球102装载于母板101背面(其它主面)上的其它电子部件103构成影响。
以上的第一至第三实施方式中，对于内置有两个半导体芯片(第一以及第二半导体芯片)的半导体装置进行了说明。
在以下的实施方式(包括第四至第九实施方式)中，在只装载一个活性半导体芯片(形成有逻辑电路等电子电路的半导体芯片)的半导体装置中，对于装载本发明有关的电容器(电容元件)的结构进行说明。
利用图17和图18对本发明的第四实施方式的内置有电容器的半导体装置的结构进行说明。
图18是在图17所示的结构中表示没安装密封树脂14的状态。
如图17所示，在根据本实施方式的半导体装置10C中，为了与半导体芯片15一起形成电容器(电容元件)，在该半导体芯片15上装载空白芯片16a。
对于其它的结构，因为与上述第一实施方式中的结构基本相同，故省略其说明。
在该实施方式的半导体10C中，空白芯片16a由比如硅(Si)芯片构成。
因为这种空白芯片16a作为导体层而发挥功能，故或是预先在其表面、背面两个表面上进行溅射铝等来形成金属层，或是对不纯物进行高浓度地掺杂而使其导电率接近于导体。
由于采用了以金属层覆盖其表面、背面两个面的空白芯片，故对于该空白芯片任何位置上都能利用引线结合法。
在该实施方式的半导体装置10C中，通过适用空白芯片16a提高电源布线或接地布线的连接的自由度，并且只考虑半导体芯片15和支承基板13的焊垫17的位置关系就可以，因此，能够提高设计的自由度。
利用图19和图20对本发明的第五实施方式的内置有电容器的半导体装置的结构进行说明。
图20表示了在图19所示的结构中没安装密封树脂14时的状态。
根据本实施方式的半导体装置10D的结构是与上述第四实施方式中的结构大致相同，但将空白芯片16a的电位设定成与电源电位VDD相同的电位，并在半导体芯片15的电路形成面上形成有使之与接地(地线)用电极17a连接的导体层23。对于其它的结构，因为与上述第四实施方式中的结构相同，故省略说明。
在该第五实施方式的半导体装置10D中，半导体芯片15(下侧的半导体芯片)上形成有与接地(地线)电极12a连接的导体层23，而导体层23的面积大于空白芯片16a的面积。
从而，与上述第四实施方式的结构相比，能够更有效地抑制从半导体芯片15产生的放射噪声的扩散。
还有，将该半导体装置10D装载于母板上时，能够有效地抑制对装载在母板背面上的其它电子部件的恶劣影响。
利用图21和图22对本发明的第六实施方式中的内置有电容器的半导体装置的结构进行说明。
图22中表示了在图21所示的结构中没安装密封树脂14时的状态。
相对于上述第四实施方式中所示的结构，根据该实施方式的半导体装置10E具有将半导体芯片15和空白芯片16a上下替换的结构。即，在图21的半导体装置10E中，在支承基板13上装载空白芯片16a，并通过粘合剂22在该空白芯片16a上装载半导体芯片15。对于其它的结构，与上述第四实施方式中的结构相同，故省略说明。
在这种第六实施方式中的半导体装置10E中，与整个半导体装置的尺寸相比，半导体芯片15的尺寸明显要小时(例如，因半导体芯片15的电极数量较多，故引出外部的焊锡球的数量也增多，从而支承基板13的尺寸变得大型化时)，通过装载比半导体15还要大尺寸的空白芯片16a，能够减少包括支承基板13以及密封树脂14的半导体装置的弯曲。
利用图23和图24对本发明的第七实施方式中的内置有电容器的半导体装置的结构进行说明。
图24中表示了在图23所示的结构中没安装密封树脂14时的状态。
该实施方式中的半导体装置10F在上述第五实施方式的结构中，具有将半导体芯片15和空白芯片16a上下替换的结构。即，在图23的半导体装置10F中，在支承基板11上装载空白芯片16a，并通过粘合材料22在该空白芯片16a上装载半导体芯片15。对于其它的结构，与上述第五实施方式中的结构相同，故省略说明。
在这种第七实施方式中的半导体装置10F中，也是与整个半导体装置的尺寸相比，半导体芯片15的尺寸要小时，通过装载比半导体15还要大尺寸的空白芯片16a，能够减少包括支承基板13以及密封树脂22的半导体装置的弯曲。
利用图25至图27对本发明的第八实施方式的内置有电容器的半导体装置的结构进行说明。
图26中表示了在图25所示的结构中没安装密封树脂14和空白芯片i6a时的状态。另外，图27表示了空白芯片16a的背面的结构。
该实施方式中的半导体装置10G，是在上述第四实施方式的结构中将空白芯片16a装载于半导体芯片15上的结构。其它的结构与上述第四实施方式中的结构相同，故省略说明。
在这种第八实施方式的半导体装置10G中，连接空白芯片16a时没有利用金属线18，故能够将半导体装置的高度减少环形金属线高度的部分。
从而，该实施方式的半导体装置10G的结构适用于需要较薄型的半导体封装的情况。
利用图28至图30对本发明的第九实施方式的内置有电容器的半导体装置的结构进行说明。
图29中表示了在图28所示的结构中没安装密封树脂14和空白芯片16a时的状态。另外，图30表示了空白芯片16a的背面的结构。
该实施方式中的半导体装置10H，是在上述第五实施方式的结构中将空白芯片16a装载于半导体芯片15上的结构。其它的结构由于与上述第五实施方式中的结构相同，故省略其说明。
在该第九实施方式中的半导体装置10H中，连接空白芯片16a时没有利用金属线18，故能够将半导体装置的高度减少环形金属线高度的部分。
从而，该实施方式的半导体装置10H的结构适用于需要较薄型的半导体封装的情况。
如以上所述，根据本发明的半导体装置及其制造方法，在一个半导体芯片和与该半导体芯片之间以层叠状态被配置的其它半导体芯片或空白芯片之间，形成将粘接这些部件的粘合材料作为电介质的电容器(电容元件)。
如果根据这种结构，则没必要在装载、保持上述半导体芯片的支承基板的本体上配置电容器的另一个电极，并且，该支承基板中的用于布线卷绕的空间面积和自由度不受限制。
其结果，能够减少这种支承基板的层数，并能实现支承基板的低成本化、小型化以及薄型化，从而能够以低价提供内置有电容器(电容元件)型的半导体装置。
这种电容器，通过将其插入到该半导体装置的电源-接地(地线)之间，作为防止、抑制基于过渡电路的电源振动或接地振动的去耦电容器发挥功能，并对该半导体装置的高性能化起很大的作用。
另外，本发明并非限定于所公开的上述实施方式，在不超出权利要求范围的情况下，可以进行各种各样的变形或变更。
权利要求
1.一种半导体装置，其特征在于，第一半导体芯片、和第二半导体芯片或空白芯片中间夹着电介质层而以层叠状态被配置在支承基板上，并在上述第一半导体芯片与上述第二半导体芯片或空白芯片之间形成有将上述电介质层作为电介质的电容器。
2.一种半导体装置，其特征在于，在支承基板上，在第一半导体芯片、和与上述第一半导体芯片以层叠状态被配置的第二半导体芯片或空白芯片之间，形成有将粘接上述第一半导体芯片和上述第二半导体芯片或空白芯片的粘合材料层作为电介质的电容器。
3.如权利要求1或2所述的半导体装置，其特征在于，在装载于上述支承基板上的上述第一半导体芯片的表面上配置着上述电容器的一侧电极，并在隔着上述粘合材料层而装载在上述第一半导体芯片上的上述第二半导体芯片或空白芯片的被粘合面上配置着上述电容器的另一侧电极。
4.如权利要求1或2所述的半导体装置，其特征在于，在装载于上述支承基板上的上述空白芯片的表面配置着上述电容器的一侧电极，并在隔着上述粘合材料层而被装载在上述空白芯片上的半导体芯片的被粘合面上配置着上述电容器的另一侧电极。
5.如权利要求1或2所述的半导体装置，其特征在于，上述电容器的一侧电极与上述半导体装置的电源电极或接地电极的一方电连接，上述电容器的另一侧电极与上述半导体装置的电源电极或接地电极的另一方电连接。
6.如权利要求1或2所述的半导体装置，其特征在于，上述电容器构成上述半导体装置的去耦电容器。
7.如权利要求2所述的半导体装置，其特征在于，上述粘合剂层由硅类或环氧类树脂构成。
8.一种半导体装置的制造方法，其特征在于，包括在形成了所要求的布线、电极的支承基板上装载表面上具有电容器的一侧电极的第一半导体芯片的工序；在上述第一半导体芯片上隔着粘合材料层装载在被粘合面上具有上述电容器的另一侧电极的第二半导体芯片或空白芯片的工序；将上述电容器的一侧电极以及另一侧电极与上述支承基板的电源电极或接地电极连接的工序。
9.一种半导体装置的制造方法，其特征在于，包括在形成了所要求的布线、电极的支承基板上装载表面上具有电容器的一侧电极的空白芯片的工序；在上述空白芯片上隔着粘合材料层装载在被粘合面上具有上述电容器的另一侧电极的半导体芯片的工序；将上述电容器的一侧电极以及另一侧电极与上述支承基板的电源电极或接地电极连接的工序。
10.如权利要求8或9所述的半导体装置的制造方法，其特征在于，上述粘合剂层由硅类或环氧类树脂构成。
全文摘要
在内置有为了防止电源电位或接地电位的变动而使用的去耦电容器的半导体装置及其制造方法中，利用简单且低成本的方法来实现小型化、高性能化。根据本发明的半导体装置包括设置有电源用电极和接地用电极的基板；在与第二半导体芯片相对向的面侧上形成第一导体层并配置在基板上的第一半导体芯片；在与第一半导体芯片相对向的面侧上形成第二导体层并配置在第一半导体芯片上的第二半导体芯片；夹在第一导体层和第二导体层之间来粘合第一半导体芯片和第二半导体芯片的粘合剂层。该半导体装置中，粘合剂层和第一及第二导体层作为电容器来发挥功能。
文档编号H01L27/04GK1926684SQ20048004247
公开日2007年3月7日 申请日期2004年6月7日 优先权日2004年6月7日
发明者小泽要, 佐藤光孝, 米田义之 申请人:富士通株式会社