专利名称：以能量耗散层改进低介电常数电介质器件的稳定性的制作方法
技术领域：
本发明涉及一种电子半导体器件，尤其涉及一种电子半导体结构，其中存在有塑性和/或粘弹性变形层或它的部分层。与不包含这种变形层的结构相比，电子结构中存在变形层或部分变形层提高了结构的整体强度。
背景技术：
电子器件尤其是如集成电路(IC)的微电子半导体器件的制造涉及淀积多层不同的金属和绝缘体。通常，绝缘层是Si基材料，如氟化硅酸盐玻璃(FSG)，二氧化硅，硅的氮氧化物，碳掺杂氧化物(所谓的CDO或SiCOH)，氮化SiC，氮化硅及类似物。这些绝缘层可以位于金属线之间，在其中起到中间电介质层的作用，或位于金属线的上面或下面，在其中起到扩散势垒层或刻蚀阻止层的作用。在电流技术中金属线通常是被埋入刚性衬层材料中的铜，衬层材料包括，如TaN、Ta、Ti、TiN、W或类似物。
绝缘材料的一般特征是易损的，他们在断裂前呈现弹性或主要是弹性变形(线性应力-应变曲线)行为。换句话说，需要一定量的能量才能引起典型的电子器件中的绝缘层材料断裂；断裂需要的能量保持恒定。衬层材料也是如此。然而，铜不具有同样的行为。整块铜有固定的屈服点，在屈服点它发生塑性变形。但是，我们已经知道，铜的屈服点依赖于晶粒平均尺寸，对于微电子半导体器件中通常遇到的晶粒尺寸来说，铜的屈服应力非常高，并当封装于衬层材料中时可以考虑所有用于呈现脆性行为的实际用途。由于这个原因，整个微电子器件受到裂纹和分层的影响，控制裂纹和分层的方面是最薄弱的层或类似两个绝缘体的两个脆性层之间的界面。
随着微电子器件的技术发展，可以通过从相对高介电常数(在4.0或更大的量级)到较低的介电常数(k值低于4.0)改变绝缘材料，实现性能的需要。然而，非常确定的是，随着绝缘材料的介电常数降低，绝缘材料的强度以更快的速度下降。因此，需要新器件的制造技术，由于电介质膜的脆性本质这种技术将面对日益增长的裂纹和分层风险。
作为例子，图1A示出了在前技术的可能存在裂纹和分层的典型互连结构。特定地，图1A显示了多层互连结构10，其包括中间电介质层层14、16、18和20，他们通常由相同或不同的低k电介质材料构成。最低的中间电介质层，即层14通常形成在包含一个或多个电子器件的半导体衬底上。低k指具有低于4.0，举例来说就是低于SiO2的k值，的介电常数的电介质，即绝缘体。可用作中间电介质层的低k电介质材料示范性的实例包括，例如，未掺杂的硅玻璃(USG)、氟硅酸盐玻璃(FSG)、有机硅酸盐玻璃(OSG)、多孔OSG、空气或真空或任何它们的组合。中间电介质层一般通过化学气相淀积(CVD)、等离子增强化学气相淀积(PECVD)、旋压技术或类似技术形成。
传统的互连结构也包括一个或多个金属线或通路，即互连22，其由导电金属如W、Cu、Al、Ag和类似物组成。金属线和通路一般通过平板印刷、刻蚀和淀积导电金属的方法形成。可以在淀积导电金属线或通路之前形成一个可选择的衬层，该衬层阻止导电金属扩散进入低k电介质层。互连结构也包括扩散势垒层24，其可以由SiC、NSiC、SiN、CoWP、SiOC、NsiOC或其它已知的扩散障碍材料组成。扩散势垒层24起到保护一个或多个金属线和通路的作用，通常形成在各中间电介质层顶部。
图1B示出了另一个传统的互连结构，其中硬模26，如氧化物、氮化物、氮氧化物或它们的任意组合，形成在互连22之间以保护中间电介质层14。
如上所述，在每个前述的互连结构中，其中包括低k中间电介质层，由于所用低k电介质的强度相对较差，普遍产生裂纹和分层。
考虑到在前技术的电子结构所具有的上述问题，需要提供一种新的改善的电子结构，其中与低k电介质的裂纹和分层有关的能量主要被耗散在结构中，从而提供一种改善的、高稳定性的低k器件。
发明内容
本发明通过在电子半导体结构中引入塑性和/或粘弹性变形层解决前述的在前技术所遇到的问题。本发明所用塑性变形层包括任何能经受塑性变形的聚合物材料，本发明所用粘弹性变形层包括任何能经受粘弹性变形的聚合物材料。塑性变形是与时间无关的、塑性聚合物材料的非线性变形行为，而粘弹性变形是与时间有关的、粘弹性聚合物材料的非线性变形行为。
在包含低k电介质的电子半导体结构中存在塑性和/或粘弹性变形材料承受低k电介质的负载，从而提高器件的整体强度。另外，在包含低k电介质的电子半导体结构中塑性和/或粘弹性变形材料的存在阻止低k电介质从电子结构剥离，同时也为电子结构提供一层防潮层。进一步，本发明所用变形层在直到大约400℃的温度下是热稳定的，从而能够抵挡通常的线后端工艺(BEOL)操作中的热处理。因此，通过在包含低k电介质的电子半导体结构中引入塑性和/或粘弹性变形材料，由于变形层在结构中起到能量耗散层的作用，提供了一种改善的、高稳定性低k半导体结构。
广义地说，本发明提供一种包括至少一个塑性或粘弹性变形层的电子结构。
在本发明的一个优选实施例中，电子结构是变形层附近包含低k电介质材料(k值小于4.0)的互连结构。
本发明也提供一种在电子结构尤其是互连结构中形成变形层的方法。
图1A-B通过横截面视解了在前技术的互连结构。
图2通过横截面视解了本发明的包含变形层的一种多层互连结构。
图3通过横截面视解了本发明的包含变形层的另一种多层互连结构。
图4通过横截面视解了本发明的包含变形层的一种单层互连结构。
图5通过横截面视解了本发明的变形层嵌入槽底部或互连底部的一种互连结构。
图6通过横截面视解了本发明的变形层嵌入扩散层或硬模层下面的一种互连结构。
发明内容现在参照下面的讨论和附图2-6详细地描述本发明，其提供了一种包含塑性和/或粘弹性变形层作为能量耗散层的半导体结构。应该说明，尽管本发明的附图显示了一种确定的多层互连结构，本发明并不仅限于仅包含图示数量的中间电介质层的互连结构。而且，尽管描述了变形层在互连结构中的应用，本发明不仅限于此种结构。代替地，本发明的变形层可以包含于采用低k电介质的任何半导体结构。图2-6中，相同的标号用于表示互连结构中相同和/或相应的元件。
首先参照图2所示的互连结构50。本发明的互连结构50包括半导体衬底52，至少一个中间层低k电介质材料形成在半导体衬底上面。附图标出了中间电介质层54、56、58和60。此结构也包括一个或多个金属线或通路62，即互连区，该金属线或通路62贯穿各中间电介质层并接触半导体衬底52的表面部分。此结构也包括一个或多个扩散势垒层64，该扩散势垒层位于各中间层低k电介质材料的上面。除了上述元件，该独创性的结构也包括变形层70，其能经受塑性或粘弹性变形。变形层70也可以包括既能经受塑性变形又能经受粘弹性变形的组合材料。
图2所示的互连结构50除去变形层70后包括本领域技术人员所熟知的传统的元件。而且，采用传统的本领域技术人员熟知的BEOL加工工艺形成除去变形层70后的互连结构50。例如，可以采用单或双镶嵌工艺形成互连结构。替代地，可以采用简单淀积、平板印刷术和刻蚀方法形成互连结构。
互连结构50的半导体衬底52包括任一种半导体材料，包括Si、SiGe、SiC、SiGeC、Ga、GaAs、InP、InAs和其它类似的半导体，但不仅限于此。衬底52也可以由一层半导体材料组成，如绝缘体上硅结构(SOI)、绝缘体上蓝宝石结构、绝缘体上硅锗结构(SGOI)和类似结构。衬底52也包括各种电路和/或器件(未示出)。衬底52也包括其上的附着力促进剂(未示出)，其有助于上覆的中间电介质层在衬底上的附着。
类似层54、56、58和60的本发明所用的中间电介质层包括相同或不同的低k电介质材料。可以用于本发明的低k电介质材料，即介电常数低于4.0，包括任何有机、无机或混合无机/有机绝缘材料。能用于本发明的低k电介质的实例包括未掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、有机硅酸盐玻璃(OSG)和类似物，但不仅限于此。低k电介质材料可以是多孔或无孔的。这里也包括空气和真空作为低k电介质材料可能的选择。
采用一种淀积工艺，如CVD、PECVD、旋压技术、蒸发、化学溶液淀积或其它类似的淀积工艺形成本发明的低k电介质材料。尽管未示出，传统的附着力促进剂，如烷氧基硅烷可以施加在各低k电介质层的上表面。
此独创性的互连结构的另一个元件是一个或多个金属线或通路(下文中的互连区)62，其包括相同或不同的导电金属。这里使用的术语“导电金属”指选自包括铝(Al)、铜(Cu)、钨(W)、银(Ag)和其它类似金属的组中的一种金属，这些金属通常用于互连技术中。这里也包括这些导电金属的合金，如铝铜合金(Al-Cu)。用于当前的互连结构的优选金属是铜。采用传统的淀积工艺，如CVD、PECVD、电镀、溅射、化学溶液淀积和其它类似的工艺形成这些金属。
在一些实施例中，在中间电介质层的沟槽中淀积导电金属之前可以形成可选择的衬层(未示出)，该衬层阻止导电金属扩散进入电介质层。这种衬层的例子包括TiN、TaN、Ti、Ta、W、Wn、Cr、Nb和其它的包含它们组合的类似材料，但不仅限于此。采用传统的淀积工艺，如CVD、PECVD、电镀、溅射、化学溶液淀积，形成可选择的衬层。
图2所示的互连结构50的另一个元件是扩散势垒层64，在各中间电介质层材料的顶部可以形成或不形成该扩散势垒层。在图2所示的示意性结构中，扩散势垒层64存在各中间电介质层的顶部。扩散势垒层包括阻止湿气或气体扩散进入互连结构的任何材料。适合的扩散势垒层材料的示意性例子包括SiC、NSiC、SiN、CoWP、SiOC、NSiOC和其它的类似材料。采用传统的淀积工艺，如CVD、PECVD、蒸发、化学溶液淀积和类似方法，形成扩散势垒层64。
图2所示的互连结构50的其它元件是在结构中起到能量耗散层作用的变形层70。下面在对各结构进行描述后将给出有关变形层70的详细的细节。图2所示的结构中，变形层70形成在一个中间电介质层中。要说明的是，尽管描述了这样的一个实施例，变形层70可以被嵌入互连结构的任一地方或多个地方。
图3示出了本发明的一个实施例，其中变形层70形成在互连结构中的多个地方。
图4示出了本发明的又一个实施例，其中变形层70形成在一个单层结构上的一个扩散势垒层64的顶部。尽管图中示出了变形层嵌入在单层结构中的扩散势垒层的上面，本发明也包括在多层结构中的各扩散势垒层的上面嵌入变形层。
图5示出了本发明的又一个实施例，其中变形层70形成在单层结构中的各金属线的底部。此图中，金属线以标号68表示，通路以标号69表示。金属线68和通路69是上述的互连区62的元件。尽管图中示出了变形层嵌入在单层结构中的金属线下面，本发明也包括变形层嵌入在多层结构中的各金属线的下面。
图6示出了本发明的又一个实施例，其中变形层70嵌入在扩散势垒层或硬模层的下面。图6中，用标号65表示包括这两种类型的层。扩散势垒层包括一种上述的材料，硬模由氧化物、氮化物、氮氧化物或它们的组合组成。采用传统的淀积工艺，如CVD、PECVD、蒸发、化学溶液淀积和类似方法，形成硬模。替代地，硬模可以通过热处理形成。
这里再次强调，形成图2-6所示的除去变形层70的互连结构采用的元件和方法是传统的、本领域技术人员熟知的。
本发明所用的变形层70是任一种能经受塑性或粘弹性变形的聚合物材料。塑性变形是与时间无关的、塑性材料的非线性行为。此概念可以参见1995年由CRC出版社出版的书《断裂力学》(FractureMechanIC)，作者是T.L.Anderson。塑料是能在任何方向连续地和永久地被改变形状而不会断裂的材料。粘弹性变形是与时间有关的、塑性材料的非线性的行为。变形材料可以是单一的聚合物或者是混合的聚合物。在一个实施例中，变形材料包括有机元素和至少一种提高相邻层粘附力的无机功能团。
形成变形层70所用的聚合物通常是热固树脂。更加优选的是，聚合物通常是交联聚亚芳香醚。聚合物也可以包括其它的热固性材料，如无机热固性材料和其它有机热固性材料，包括交联聚亚芳香醚、聚苯并唑、聚硅氧烷、聚含硅倍半环氧乙烷(poly(silsesquoixane))、环氧树脂、聚酯化物polymides等。术语“热固性聚合物”指一种聚合物，当加热或以其它方式固化处理时，该聚合物能被转变成实质上不熔或不溶的产物。除了热固性聚合物，热塑性聚合物也可以被单独使用或与热固性聚合物结合使用，此热塑性聚合物的例子有聚醚、聚砜、聚硫化物、聚碳酸酯、聚降莰烷等。术语“热塑性聚合物”指一种聚合物，该聚合物在通过特征温度范围时能重复地加热软化和冷却硬化，在软化态它能流变成形。热塑性聚合物通常涉及到加热后的变形主要是物理变化而不是化学变化的那些材料。
经受塑性变形或粘弹性变形的聚合物材料通常包括含硅化合物。含硅化合物可以是单体的或聚合体的，可以选择硅氧烷、含硅倍半环氧乙烷(silsesquoixane)、硅烷、碳硅烷、碳硅氮烷和其它类似含硅化合物。优选地，变形层70是包含硅功能团的聚亚芳香醚。
变形层70是一薄层，其厚度通常低于传统的中间电介质层的厚度。通常，变形层70具有从大约50埃到大约300埃的厚度，具有大约50埃到大约150埃厚度的变形层更为常用。比较地，常用的中间电介质层具有从500埃到大约10000埃的厚度。
可以通过淀积工艺，例如包括原子层淀积(ALD)、等离子增强化学气相淀积(PECVD)、化学气相淀积(CVD)、旋压喷涂、浸涂、喷涂、蒸发或其它类似的工艺形成变形层70。淀积后，进行清洗和干燥处理。清洗和干燥步骤保证去除淀积后存在于变形层的残余溶剂。
清洗步骤包括用蒸馏水或其它的惰性溶剂清洗淀积的变形层。清洗可以根据需要重复多次。干燥步骤通常在惰性气氛下、在大约100℃到大约425℃的温度范围内进行。干燥也可以在室温和/或真空下进行。更为普遍地，干燥在大约280℃到大约400℃的温度范围内进行。干燥步骤可以从大约5分钟到大约90分钟的变动时间周期内进行。也包括更长或更短的干燥时间。
淀积和/或清洗、干燥步骤后，一般要固化变形层70。固化可以在固化中间电介质层的过程中一步完成，或者在淀积变形层70后立即进行。固化步骤可以包括热板焙烧步骤或电炉加热。尽管固化的条件可以根据所用的聚合物材料变化，热板焙烧在大约250℃到大约500℃的温度范围和大约30秒到大约500秒的时间范围内进行，电炉焙烧在大约200℃到大约500℃的温度范围内和大约15分钟到大约3小时的时间范围内进行。同样这里也包括更长或更短的焙烧时间。
如上所述，该独创性的变形层70可以包含于互连结构的各种位置。形成方法也易于包含于已存在的BEOL工艺中。
相对于在前工艺的不包含变形层的互连结构，将变形层70引入含有低k电介质层的互连结构中具有如下的优点1.增强电介质层之间的粘附力2.提高结构的力学坚固性
3.提高力学稳定性4.降低分切缺陷5.阻止分层和裂纹提供下面的例子以图解一些前述的将变形层引入互连结构的优点，这些优点相对于缺少变形层的互连结构。
比较例1-在电介质顶层上的变形层在包含SiCN的铜扩散势垒层上面采用旋涂方法淀积多孔旋压玻璃(SOG)低k材料(JSR LKD 5109，k＝2.2)，然后淀积的材料在80℃焙烧90秒和在200℃焙烧90秒。膜组在氮气下和在425℃固化1小时。固化后多孔SOG低k层的厚度是280纳米。膜组的断裂能是0.8J/m2，该断裂能由四点弯曲试验测得。膜组在低k材料和铜扩散势垒层之间的界面失效。
比较例2-在中间电介质层上的变形层(ILD)在包含SiCN并涂敷粘附力促进剂层的铜扩散势垒层上面采用旋涂方法淀积多孔SOG低k材料(JSR LKD 5109，k＝2.2)，然后淀积的材料在80℃焙烧90秒和在200℃焙烧90秒。膜组在氮气下和在425℃固化1小时。在多孔SOG低k材料上面淀积一层包含SiCOH层的70nmCVD硬模。膜组的断裂能是2.6J/m2，该断裂能由四点弯曲试验测得。
例1在包含SiCN的铜扩散势垒层上面采用旋涂方法淀积一层8nm的含有硅功能团的聚亚芳香醚(FF-02，JSR微电子)，在310℃焙烧2分钟。随后采用旋涂方法淀积多孔SOG低k材料(JSR LKD 5109，k＝2.2)，然后淀积的材料在80℃焙烧90秒和在200℃焙烧90秒。膜组在氮气下和在425℃固化1小时。膜组的断裂能是3.2J/m2，该断裂能由四点弯曲试验测得。膜组被发现在低k材料势垒层中粘性失效。
例2-5在包含SiCN的铜扩散势垒层上面采用旋涂方法淀积一层厚度为16nm(例2)、24nm(例3)、32nm(例4)和40nm(例5)的含有硅功能团的聚亚芳香醚(FF-02，JSR微电子)，在310℃焙烧2分钟。随后采用旋涂方法淀积多孔SOG低k材料(JSR LKD 5109，k＝2.2)，然后淀积的材料在80℃焙烧90秒和在200℃焙烧90秒。膜组在氮气下和在425℃固化1小时。基于各聚合物层厚度的膜组的断裂能为3.3～9J/m2，该断裂能由四点弯曲试验测得。膜组被发现在低k材料势垒层中粘性失效。
例6在包含SiCN并涂敷有粘附力促进剂层的铜扩散势垒层上面采用旋涂方法淀积一层多孔SOG低k材料(JSR LKD 5109)，然后淀积的材料在80℃焙烧90秒和在200℃焙烧90秒。在多孔SOG低k层上面采用旋涂方法淀积一层含有硅功能团的聚亚芳香醚(FF-02，JSR微电子)，并在310℃焙烧2分钟。膜组在氮气下和在425℃固化1小时。在多孔SOG低k膜上面淀积一层70nm的具有SiCOH的CVD硬模。膜组的断裂能是3.2J/m2，该断裂能由四点弯曲试验测得。
尽管参照优选实施例对本发明进行了特定的描述，本领域技术人员可以理解，可以对前述的和其它的形式和细节进行改变而不脱离本发明的精神和保护范围。因此，本发明不仅限于所描述和图解的确定的形式和细节，而全部落入附带的权利要求书的保护范围。
权利要求
1.一种电子结构，它包括至少一层塑性或粘弹性变形层。
2.如权利要求1所述的电子结构，进一步包括至少一层低介电常数电介质层，该电介质层邻近所述变形层。
3.如权利要求2所述的电子结构，其中所述至少一层低介电常数电介质层是互连结构的一部分。
4.如权利要求2所述的电子结构，其中所述至少一层低介电常数电介质层包括未掺杂硅玻璃、氟化硅酸盐玻璃或有机硅酸盐玻璃。
5.如权利要求4所述的电子结构，其中所述至少一层低介电常数电介质层是多孔的。
6.如权利要求3所述的电子结构，其中所述互连结构进一步包括一个或多个金属线和通路。
7.如权利要求6所述的电子结构，其中所述一个或多个金属线和通路包括至少一种导电金属。
8.如权利要求6所述的电子结构，其中所述至少一种导电金属包括Cu、Al、W或Ag。
9.如权利要求3所述的电子结构，进一步包括一层位于所述至少一层低介电常数电介质层顶部的扩散势垒层。
10.如权利要求9所述的电子结构，其中所述扩散势垒层包括SiN、SiC、SiOC、NSiC、NSiOC、SiCOH、CoWP或Ta。
11.如权利要求1所述的电子结构，其中所述变形层位于一扩散势垒层下面。
12.如权利要求1所述的电子结构，其中所述变形层存在于至少一层低介电常数电介质层中。
13.如权利要求1所述的电子结构，其中所述变形层存在于硬模下面。
14.如权利要求1所述的电子结构，其中所述变形层存在于至少一层低介电常数电介质层中的金属线的下面。
15.如权利要求1所述的电子结构，其中所述变形层是一种热固性或热塑性聚合物。
16.如权利要求1所述的电子结构，其中所述变形层是一种聚合物混合物。
17.如权利要求16所述的电子结构，其中所述混合物包括至少一种热塑性聚合物和至少一种热固性聚合物。
18.如权利要求1所述的电子结构，其中所述变形层包括一种含硅化合物。
19.如权利要求18所述的电子结构，其中所述含硅化合物包括硅氧烷、含硅倍半环氧乙烷、硅烷、碳硅烷、碳硅氮烷和它们的任意组合物。
20.如权利要求1所述的电子结构，其中所述变形层是聚亚芳香醚。
21.如权利要求1所述的电子结构，其中所述变形层具有从大约50埃到大约300埃的厚度。
22.一种互连结构，它包括位于形成有电子器件的半导体衬底顶部的至少一层低介电常数电介质层；至少一个在所述至少一个低介电常数电介质层中包括金属线和通路的互连区；和至少一个位于所述至少一个低介电常数电介质层附近的塑性或粘弹性变形层。
23.如权利要求22所述的互连结构，其中所述的至少一个低介电常数电介质层包括位于彼此顶部的多个低介电常数材料叠层，其中扩散势垒层位于各个低介电常数材料之间。
24.如权利要求22所述的互连结构，其中所述的变形层是一种热固性或热塑性聚合物。
25.如权利要求22所述的互连结构，其中所述变形层是一种聚合物混合物。
26.如权利要求25所述的互连结构，其中所述混合物包括至少一种热塑性聚合物和至少一种热固性聚合物。
27.如权利要求22所述的互连结构，其中所述变形层包括一种含硅化合物。
28.如权利要求27所述的互连结构，其中所述含硅化合物包括硅氧烷、含硅倍半环氧乙烷、硅烷、碳硅烷、碳硅氮烷和它们的任意组合物。
29.如权利要求22所述的互连结构，其中所述变形层是聚亚芳香醚。
30.如权利要求22所述的互连结构，其中所述变形层具有从大约50埃到大约300埃的厚度。
31.一种形成可靠性电子结构的方法，所述的方法包括在至少一层低介电常数电介质层附近形成至少一层塑性或粘弹性变形层。
32.如权利要求31所述的方法，其中所述形成步骤包括淀积步骤。
33.如权利要求32所述的方法，进一步包括清洗和干燥步骤。
34.如权利要求33所述的方法，进一步包括固化步骤。
35.如权利要求32所述的方法，进一步包括固化步骤。
36.如权利要求31所述的方法，其中所述形成步骤合并为线后端工艺(BEOL)芯片制造工艺的一个步骤。
37.如权利要求31所述的方法，其中所述变形层是一种热塑性或热固性聚合物。
38.如权利要求31所述的方法，其中所述变形层是一种聚合物混合物。
39.如权利要求38所述的方法，其中所述混合物包括至少一种热塑性聚合物和至少一种热固性聚合物。
40.如权利要求31所述的方法，其中所述变形层包括一种含硅化合物。
41.如权利要求40所述的方法，其中所述含硅化合物包括硅氧烷、含硅倍半环氧乙烷、硅烷、碳硅烷、碳硅氮烷和它们的任意组合物。
42.如权利要求31所述的方法，其中所述变形层是聚亚芳香醚。
全文摘要
本发明提供一种塑性和/或粘弹性变形层，该变形层可以和低k电介质(k小于4.0)联合使用以提供一种具有改善的稳定性的电子半导体结构。变形层可以包含在电子结构中的各种地方以耗散结构中的能量，这种能量可以引起低k电介质材料断裂或分层。而且，电子结构中存在变形层提高了合成结构的整体强度。
文档编号H01L21/31GK1728374SQ20051008327
公开日2006年2月1日 申请日期2005年7月8日 优先权日2004年7月15日
发明者陈行聪, 斯特法尼·R·奇拉斯, 迈克尔·莱恩, 林庆煌, 罗伯特·罗森伯格, 托马斯·M·肖, 特里·A·斯普纳尔 申请人:国际商业机器公司