专利名称：导线的形成方法以及内连线的形成方法
技术领域：
本发明涉及一种半导体工艺，且特别涉及一种导线的形成方法以及内连线(Interconnect)的形成方法。
背景技术：
以目前超大规模集成电路(VLSI)工艺来说，许多高集成度的半导体元件都采用两层以上的内连线，来适应元件密度增加而形成的立体配线结构。
一般来说，多层内连线的工艺是先于基底上方形成介电层，以覆盖基底上之元件。然后，于此介电层中形成接触窗，以与基底中所选择之元件电连接。然后，于介电层上形成导线，以使导线与接触窗电连接，其中由于铝材质之导线具有较低之阻值，因此一般为业界所采用。以上是完成单一层之内连线工艺的步骤。之后，重复上述的内连线工艺，以完成多层之内连线工艺。
然而，随着工艺技术的进步，导线的线宽随之缩小的结果却产生了一些问题。举例来说，当线宽小于0.28微米时，由于蚀刻工艺本身的限制，具有高的深宽比之铝导线无法通过图案化之光刻胶材料来形成，而且蚀刻工艺所产生之微粒亦会造成晶片污染等问题。由于微小线宽是大势所趋，而具有低阻值之导线亦是业界所追求的目标，因此如何在微小线宽的工艺技术下，制造出低阻值的导线，是各界努力的目标。
发明内容
鉴于上述情况，本发明的目的就是提供一种导线的形成方法，以制造出具有小线宽且低阻值之导线。
本发明的再一目的是提供一种内连线的形成方法，以便在微小线宽下，制造出具有低阻值之内连线结构。
本发明提出一种导线的形成方法，此方法是先提供材料层，此材料层具有至少一个沟渠而显露出预定形成导线之位置。然后，于材料层上形成导线材料层，此导线材料层填满沟渠，并且覆盖住材料层的顶面。接着，于导线材料层上形成图案化之光刻掩膜层，此图案化之光刻掩膜层至少覆盖住预定形成导线之导线材料层。之后，移除未被图案化之光刻掩膜层所覆盖的导线材料层。接着，移除图案化之光刻掩膜层。
依照本发明的较佳实施例所述之导线的形成方法，上述之导线材料层的材质包括铝、钨、铜或银等单一金属，也可以是金属合金、复层金属层、复层金属合金层或金属层与合金层之混层。而图案化之光刻掩膜层的材质例如是半导体之化合物、高分子聚合物或金属化合物材料。
依照本发明的较佳实施例所述之导线的形成方法，上述之导线材料层的形成方法例如是进行沉积工艺。
依照本发明的较佳实施例所述之导线的形成方法，移除上述未被图案化之光刻掩膜层所覆盖的导线材料层之方法例如是进行蚀刻工艺。
本发明提出一种内连线的形成方法，此方法是先提供基底，此基底上已形成有多个元件结构，且在部分的元件结构上形成有对应之多个接触窗。之后，于基底上形成介电层，且此介电层具有多个沟渠而显露出对应之接触窗。然后，于介电层上形成导线材料层，此导线材料层填满这些沟渠，并且覆盖住介电层的顶面。接着，于导线材料层上形成图案化之光刻掩膜层，此图案化之光刻掩膜层至少覆盖住位于接触窗上之导线材料层。接着，移除未被图案化之光刻掩膜层所覆盖之导线材料层。之后，移除图案化之光刻掩膜层。
依照本发明的较佳实施例所述之内连线的形成方法，上述之导线材料层的材质包括铝、钨、铜或银等单一金属，也可以是金属合金、复层金属层、复层金属合金层或金属层与合金层之混层。而图案化之光刻掩膜层的材质例如是半导体之化合物、高分子聚合物或金属化合物材料。
依照本发明的较佳实施例所述之内连线的形成方法，上述之元件结构例如是栅极、掺杂区或导线。
依照本发明的较佳实施例所述之内连线的形成方法，上述之导线材料层的形成方法例如是进行沉积工艺或电镀工艺。
依照本发明的较佳实施例所述之内连线的形成方法，移除上述未被图案化之光刻掩膜层所覆盖之导线材料层的方法例如是进行蚀刻工艺。
由于本发明先于介电层中形成沟渠并于沟渠中填入导线材料层，之后再对导线材料层进行图案化工艺，以形成导线。因此本发明可以解决公知无法形成具有高的深宽比之导线的问题。而且，对于低阻值之导线材料(例如铝)而言，利用本发明之方法，可以在微小线宽下，制造出具有低阻值之导线。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明之较佳实施例，并配合附图，作详细说明如下。
图1A至图1D是依照本发明一较佳实施例的一种内连线的制造流程剖面示意图。
主要元件标记说明100基底102元件结构104接触窗106掺杂区108介电层110沟渠112、116光刻掩膜层114导线材料层114a导线具体实施方式
图1A至图1D是依照本发明一较佳实施例的一种内连线的制造流程剖面示意图。
请参照图1A，本发明之内连线的形成方法是先提供基底100，此基底100上已形成有多个元件结构102，且在部分的元件结构102上形成有对应之多个接触窗104。其中，基底100例如是硅基底。元件结构102可以是晶体管的栅极或导线。在一实施例中，接触窗104亦可与掺杂区106电连接。
之后，于基底100上形成介电层108。介电层108的材质包括氧化硅等介电材料，而其形成方法例如是进行化学气相沉积工艺。
然后，请参照图1B，于介电层108中形成多个沟渠110而显露出对应之接触窗104。其中，沟渠110的形成方法例如是先于介电层108上形成图案化之光刻掩膜层112，此图案化之光刻掩膜层112显露出预定形成沟渠110的区域，然后再利用图案化之光刻掩膜层112进行蚀刻工艺，而形成沟渠110。
接着，请参照图1C，在移除图案化之光刻掩膜层112之后，于介电层108上形成导线材料层114，此导线材料层114填满沟渠110，并且覆盖住介电层108的顶面。其中，导线材料层114的材质例如是铝、钨、铜或银等单一金属，或是金属合金、复层金属层、复层金属合金层或金属层与合金层之混层。在一较佳实施例中，导线材料层114的材质最好是低阻值之导电材料。此外，导线材料层114的形成方法例如是进行沉积工艺或电镀工艺。
接着，于导线材料层114上形成图案化之光刻掩膜层116，此图案化之光刻掩膜层116至少覆盖住位于接触窗104上之导线材料层114。图案化之光刻掩膜层116的材质例如是半导体之化合物、高分子聚合物或金属化合物材料等与导线材料层114具有不同蚀刻选择性之材料。
然后，请参照图1D，移除未被图案化之光刻掩膜层116所覆盖之导线材料层114，而形成导线114a。其中移除未被图案化之光刻掩膜层116所覆盖之导线材料层114的方法例如是进行蚀刻工艺，其例如是干式蚀刻工艺或是湿式蚀刻工艺。在导线116a形成之后，将图案化之光刻掩膜层116移除。
由于本发明先于介电层中形成沟渠并于沟渠中填入导线材料层，之后再对导线材料层进行图案化工艺，以形成导线。因此本发明可以解决公知无法形成具有高的深宽比之导线的问题。而且，对于低阻值之导线材料(例如铝)而言，利用本发明之方法，可以在微小线宽下，制造出具有低阻值之导线。
此外，在上述实施例中虽是以内连线的形成方法来说明本发明，但并非用以限定本发明之应用范畴。也就是说，本发明之导线的形成方法可依使用者之不同需求，而于不同情况下进行，以制造出具有高深宽比且低阻值的导线。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种导线的形成方法，其特征是包括提供材料层，该材料层具有至少一个沟渠而显露出预定形成导线之位置；于该材料层上形成导线材料层，该导线材料层填满该沟渠，并且覆盖住该材料层的顶面；于该导线材料层上形成图案化之光刻掩膜层，该图案化之光刻掩膜层至少覆盖住预定形成导线之该导线材料层；移除未被该图案化之光刻掩膜层所覆盖的该导线材料层；以及移除该图案化之光刻掩膜层。
2.根据权利要求1所述之导线的形成方法，其特征是该导线材料层的材质包括铝、钨、铜或银等单一金属，或金属合金、复层金属层、复层金属合金层或金属层与合金层之混层。
3.根据权利要求1所述之导线的形成方法，其特征是该图案化之光刻掩膜层的材质包括半导体之化合物、高分子聚合物或金属化合物材料。
4.根据权利要求1所述之导线的形成方法，其特征是该导线材料层的形成方法包括进行沉积工艺。
5.根据权利要求1所述之导线的形成方法，其特征是移除未被该图案化之光刻掩膜层所覆盖的该导线材料层之方法包括进行蚀刻工艺。
6.一种内连线的形成方法，其特征是包括提供基底，该基底上已形成有多个元件结构，且在部分元件结构上形成有对应之多个接触窗；于该基底上形成介电层，该介电层具有多个沟渠而显露出对应之上述接触窗；于该介电层上形成导线材料层，该导线材料层填满上述沟渠，并且覆盖住该介电层的顶面；于该导线材料层上形成图案化之光刻掩膜层，该图案化之光刻掩膜层至少覆盖住位于上述接触窗上之该导线材料层；移除未被该图案化之光刻掩膜层所覆盖之该导线材料层；以及移除该图案化之光刻掩膜层。
7.根据权利要求6所述之内连线的形成方法，其特征是该导线材料层的材质包括铝、钨、铜或银等单一金属，或是金属合金、复层金属层、复层金属合金层或金属层与合金层之混层。
8.根据权利要求6所述之内连线的形成方法，其特征是该图案化之光刻掩膜层的材质包括半导体之化合物、高分子聚合物或金属化合物材料。
9.根据权利要求6所述之内连线的形成方法，其特征是上述元件结构包括栅极、掺杂区或导线。
10.根据权利要求6所述之内连线的形成方法，其特征是该导线材料层的形成方法包括进行沉积工艺或电镀工艺。
11.根据权利要求6所述之内连线的形成方法，其特征是移除未被该图案化之光刻掩膜层所覆盖之该导线材料层的方法包括进行蚀刻工艺。
全文摘要
一种导线的形成方法，此方法是先提供一材料层，此材料层具有至少一个沟渠。然后，于材料层上形成导线材料层，此导线材料层填满沟渠，并且覆盖住材料层的顶面。之后，于导线材料层上形成图案化之光刻掩膜层。接着，移除未被图案化之光刻掩膜层所覆盖的导线材料层。最后，移除图案化之光刻掩膜层。
文档编号H01L21/3205GK1905155SQ200510085178
公开日2007年1月31日 申请日期2005年7月25日 优先权日2005年7月25日
发明者杨大弘 申请人:旺宏电子股份有限公司