专利名称：具有识别码的半导体芯片，该芯片的制造方法和半导体芯片管理系统的制作方法
技术领域：
本发明涉及通过识别码来识别半导体芯片的装置，更具体地，涉及既 使用光可读识别码又使用电可读识别码来识别的半导体芯片、制造这种芯 片的方法和使用这些识别码的半导体芯片管理系统。
背景技术：
在芯片或者晶片阶段，或者当形成集成电路的时候，为了检查是否有 缺陷存在而测试半导体器件，并且测试结果的信息作为识别码被标识在每 个芯片上。作为测试信息的码，因为信息量比较少，因此经常使用诸如条
形码和标签(marking)之类的光可读识别码。
与此同时，为了处理控制、后续的质量调查等，以及如上所述的测试 信息，变得有必要在芯片上标识晶片的制造历史、晶片上的芯片位置信 息、在芯片上形成的集成电路的制造历史等以作为识别码。因为这种多重 目的识别码含有大量的信息，所以使用诸如条形码之类的光识别码就困难 了，在许多情况下使用采用半导体存储器的电识别码。
通常，对于电识别码，在半导体芯片周围的预定部分(芯片上没有形 成集成电路的部分)设有专用于识别码的多个存储元件(例如ROM)， 并且这些元件的二进制信息的组合构成码。作为从电识别码读取信息的方 法，有这样的一种方法，艮卩，将输出线连接到IC芯片体(chip body)的 探针测试(probe test)的输出线上，并从探针的输出读取信息，但是通常 执行的方法是把IC芯片焊接(wire bonding)在封装上，然后读取电识别 码。因此，只有在IC芯片被封装后，识别码信息的使用才成为可能，并 且出现了这样一种问题，即，这种方法作为制造控制的管理系统是不够 的。
此外，近年来，SiP (System in Package,系统级封装)已经被频繁地
使用，在SiP中一个封装包含有多个IC芯片。在这样的系统中，尤其有必 要严格地执行过程控制以选择ic芯片，并且需要用于在芯片被封装之前 识别IC芯片的类型和是否存在缺陷的方法。为了这种目的，不需要连线
就能读出码的光识别码是合适的。因此，近年来，已经提出了用于使用电
识别码和光识别码两者来管理半导体芯片的一些系统(例如，JP2001-525993和1 2002-184872)。
发明内容
在如上所述的JP2001-525993和JP2002-184872中，使用条形码或类 似码作为光学方式的识别码。然而，可在几平方毫米的芯片上形成的条形 码必须具有很小的尺寸，这限制了处理的信息量，并且为了形成微型码的 处理似乎需要相当大的努力。
当使用电识别码和光识别码两者时，首先形成作为主体的集成电路和 电识别码专用电路，然后在表面上形成光识别码。这种方法增加了芯片制 造步骤的数目，不是优选的。因此，需要在同一处理步骤中一起形成电识 别码和光识别码的方法。
通常，在形成集成电路中所使用的光刻(lithography)技术被认为是 精确而可靠地形成极为精细的光可识别图案的方法。因此，使用该技术有 可能在同一处理步骤中一起形成电识别码和光识别码。
与此同时，在使用电识别码和光识别码两者时，如果码具有的信息彼 此不相关，那么就需要把信息彼此相对应地存储在计算机存储器中。识别 码的目的之一是允许响应于半导体芯片质量随时间的变化而进行跟踪调 査。为了这个目的，有必要把大量半导体芯片的识别码信息存储许多年。 因此，这种不相关的码不是优选的，而需要这两种码始终一一对应。
因此，在使用电识别码和光识别码两者的半导体芯片中或者在该芯片 的管理系统中，本发明的一个目的在于提供用于在与使用形成半导体图案 的技术形成电识别码相同的步骤中形成光识别码的装置，同时所提供的码 始终彼此一一对应。
为了实现上述目的，本发明的一种半导体芯片是使用与电可读识别码
相关联的光可读布线图案作为光识别码的半导体芯片。
在半导体芯片中，优选的是在半导体芯片的顶层或者从顶层光可识别 的层上形成光可读布线图案。
此外，在半导体芯片中，优选的是所述布线图案是以电形式存储识别
码的存储元件的布线的一部分，并且是被设为1或0 (即每一个存储元件
的二进制输出值)的布线形式的组合。
在本发明的制造半导体芯片的方法中，在晶片上形成存储电识别码的 多个存储元件，经由绝缘层在存储元件上形成布线层，使用抗蚀膜涂覆布 线层，.通过电子束光刻或者激光束光刻形成布线图案以使得每个存储元件
的输出值是1或0,利用布线图案蚀刻布线层，这样就形成了与电识别码
相关联的光可读布线图案。
在制造方法中，优选的是在从顶层光可识别的层上形成布线图案。 此外，本发明的管理半导体芯片的系统使用光读取装置和电读取装置 来管理半导体芯片，并将光读取装置和电读取装置的信息输出，其中，光 读取装置读取与电可读识别码相关联的存储元件的光可读布线图案，电读 取装置读取电可读识别码。
在管理系统中，优选地在半导体芯片的顶层或者在从顶层光可识别的 层上形成光可读布线图案，并且更优选地，光可读布线图案是以电形式存 储识别码的存储元件的布线的一部分，同时是这样的布线形式的组合，使
得每个存储元件的二进制输出值是1或o。
在本发明的半导体芯片中，电读取的识别码和光读取的识别码是完全 彼此等同的，并且可以以这样的方式来使用码，即在半导体芯片被封入到 封装中之前主要是使用光识别，而在封入芯片之后主要是使用电识别。此 外，确保两种码总是与彼此相等同，这消除了存储两种待存储的码之间的 对应性的需要。
此外，在本发明中，可以使用传统的半导体制造方法在相同的处理步 骤中形成电识别码和光识别码，这与分别形成两种码的情形相比简化了制 造过程。
考虑下面的描述并结合附图(其中，示例性地图示实施例)，本发明 的上述及其它目的和特征将变得更加完整，其中
图1A到1C是本发明的具有识别码的半导体芯片的说明图2A到2C是示出了在本发明的实施例中使用的存储元件的配—贯的 图3A和3B是在本实施例中使用布线图案作为光识别码的方法的说明
图4是本实施例中光识别码和电识别码之间的对应关系的说明图5A到5C是示出了本发明的制造半导体芯片的方法的一个示例的
图6A到6D是示出了本发明制造半导体芯片的方法的另一个示例的
图7A和7B是示出了在本发明的半导体芯片中的识别码的布置的另--个示例的图，-
图8A和8B是示出了读出存储在半导体芯片中的电识别码的逻辑电路 的实施例的图。
具体实施例方式
以下将参考附图来详细描述本发明的优选实施例。图1A至1C是本发 明的具有识别码的半导体芯片的示意图，其中，识别码3形成在从晶片1
分割出来的每个芯片2的外边沿附近的预定位置处。识别码3的特征在于 结合形式的电存储码和光可读码。换句话说，如图1C所示，电识别码是 由多个存储元件4 (如图中虚线所示)的组合而形成的，并且作为存储元 件4，例如使用如图2A到2C所示的反相器。存储元件4的布线图案5被 配置成是从外部光可读的，并且被用作光识别码。光识别码将布线图案5 读成二进制信息0或者1，并且形成电识别码的存储元件4的二进制输出 值被配置成与光识别码的二进制输出值一一对应。
图2A到2C示出了本发明的实施例中所使用的存储元件的配置，其
中，图2A是示意性的俯视图，图2B是沿图2A的线A-A'取出的截面(大 体上是U形)的示意图，且图2C图示了等效电路。
如图2C所示，在本实施例中用作存储元件的C-MOS晶体管由耦合的 p-MOS和n-MOS晶体管组成。如图2B所示，n区7在硅板6的p区中形 成。一对p阱8在n区7中形成以作为p-MOS的源极和漏极。类似地，一 对n阱9在原板的p区中形成以作为n-MOS的源极和漏极。
在两个p阱8之间和两个n阱9之间经由绝缘层10形成多晶硅栅极 11，并且向两个栅极提供同一输入。通过铝导线，p阱的源极侧与VDD相 连，n阱的漏极侧与VSS相连，且p阱的漏极与n阱的源极相连以取得输 出。所述C-MOS晶体管是反相器，当输入为高时输出为低，而当输入为 低时输出为高。
此外，本发明中使用的存储元件并不限于前面提到的例子，而可以仅 仅是n-MOS或者p-MOS晶体管。此外，对于C-MOS，其布线方案并不限 于前面提到的例子。
图3A和3B是本实施例中使用布线图案作为光识别码的方法的说明 图。如图所示，通过将耦合到p-MOS和n-MOS两者的栅极的输入线12连 接到VDD线13—边(图3A)或者VSS线14一边(图3B)，可以获取 高或者低的二进制输出以作为电识别码，并且同时从光学上把布线图案识 别成二进制信息。此外，如图3A和3B所示，使用缓冲器单元作为逻辑电 路，但是本发明并不限于这种情形，且逻辑电路可以是反相器。
可以在半导体芯片的顶层或者在从顶层光可识别的层上形成布线图 案。此外，至少使用光放大装置(optically expanding means)或者图象处 理装置就足以可靠地区分图3A和3B的布线的缺失部分。因此，通过使用 缺失部分作为光识别码，就可以获取对应于电识别码的1或者0的输出的 光识别码的二进制输出。此外，输出线15总是出现在同一位置，且与二 进制信息不相关。
图4是本实施例中光识别码和电识别码之间对应关系的说明图。在这 个例子中，四个存储元件的信息被设为一组以用十六进制表示信息。换句 话说，在光学上和电学上同时把与VSS线14 一边相连的元件设置为0，
而把与VDD线13—边相连的元件设置为1。这样，光识别码和电识别码 彼此完全等同。
在这个示例中，四个高位或者低位存储元件的码是(0101)(用十六 进制表示为"5h")，且高位和低位元件的码是(01010101)(用十六进 制表示为"55h")。这只是一个示例，并且在本发明的半导体芯片中， 因为光识别码和电识别码彼此完全一一对应(相等同)，因此没有必要将 两种码彼此相关联地存储在存储器中。此外，不会发生由于某种错误使得 码彼此不一致从而无法确定这样的问题。
以下将描述本发明的制造所述半导体芯片的方法。图5A到5C是示出 本实施例中半导体芯片的制造过程的示例的说明图。首先，如图5A所 示，掺杂元件通过离子注入而被加到硅板6中，形成p阱8和n阱9，且 通过CVD等在绝缘层上形成多晶硅栅极11。然后，在其上形成厚绝缘层 10，并且通过利用光刻胶掩模(resist mask)图案化形成接触孔16以将每 一元件与金属导线相连。
然后，如图5B所示，通过真空沉积用铝膜17涂覆整个元件表面，在 膜17上形成用于电子束的抗蚀膜18，通过利用电子束24的直接光刻在抗 蚀膜18上形成与指定给每一芯片的识别码相对应的图案，以及蚀刻并移 除不必要的部分。如此就得到了如图5C所示的预定布线图案。
为了保护布线图案，有必要时可以在图案的表面上形成透明的保护 层。此外，以上描述的是在布线部分的光刻中使用电子束的情形，而使用 激光束也能产生如以上描述的情形一样的处理。
图6A到6D是示出半导体芯片制造过程的另一个示例的说明图。在这 个示例中，如图6A所示，使用如前所述相同的方法在硅板6上形成p阱 8， n阱9，绝缘层10和接触孔16。如图6B所示，通过真空沉积利用铝膜 17涂覆整个元件表面，并且使用光刻胶(photoresist)作为掩模蚀刻并移 除不必要的部分以形成预定的布线图案。在这个阶段，形成布线图案(通 过叠加图3A和3B的图案而获得)以使得栅极与VDD线和VSS线两者相 连。
然后，如图6C所示，形成用于电子束的抗蚀膜18，并且通过电子束
光刻得到铝导线的切割部分19。通过电子束得到的这部分的铝导线通过蚀 刻而被切除，且抗蚀膜18被移除，这样就得到了如图6D所示的预定布线 图案(图3A或3B的图案)。
在如前所述的处理步骤中，到图6B为止的步骤，即形成源极、漏极 和栅极，形成层间绝缘层和接触孔，以及形成具有预定图案的铝导线，与 在制造作为主体的集成电路中所使用的方法是相同的，并且通常可以同时 与制造电路一起进行。因此，专用于识别码的步骤只有形成用于电子束的 抗蚀膜，通过电子束光刻得到切割部分，和通过蚀刻移除该得到部分的导 线，并因此减少了形成识别码的处理。
当极为精细的图案被用作光识别码时，有必要应用半导体光刻技术来 形成图案，并且极大地增加处理步骤通常是必不可少的，但是根据本发明 的方法，可以极大地减少处理步骤。
图7A和7B是示出本发明的半导体芯片中的识别码的布置的另一个示 例的图，其中图7A是示意性俯视图，图7B是示意性地示出截面的一部分 的透视图。在这个示例中，形成光识别码的布线图案5和形成电识别码的 存储元件4被置于不同的上部位置和下部位置。如图7A所示，存储元件4 被置于半导体芯片2的外围，布线图案5被置于中心附近，且元件和图案 通过布线相连。
此外，如图7B所示，布线图案5被形成在半导体芯片2的顶层20的 表面上，存储元件4被形成在底层22中，且图案5和元件4通过长布线被 耦合。通过这种配置，中间层21可被自由地用于任何目的(例如，集成 电路体和电路体的布线)。此外，顶层的上表面(保护层或者绝缘层)通 常没有其它布线等，可被自由地使用，设置布线图案5和布线23是没有 任何问题的。
图8A和犯示出了读出存储在半导体芯片中的电识别码的逻辑电路的 实施例。图8A示出了将电识别码作为串行信号读出的逻辑电路的示例。
如图8A所示的并一串转换电路由移位寄存器(例如触发器(flip-flop) )组成。将8比特的并行信号，即存储在半导体芯片中的电识别 码，输入到并一串转换电路(移位寄存器)。在串一并转换电路(移位寄
存器)中，当控制信号和用于安全性的内部电阻信号被使能(允许读取) 后，构成并一串转换电路(移位寄存器)的触发器被时钟信号驱动，并且 并行信号的每一比特被作为串行信号输出。
图8B示出了将电识别码作为并行信号读出的逻辑电路的示例。为了 把作为并行信号输入到选择器的电识别码作为并行信号输出需要8比特的 信号，并且作为这样的一种信号，使用的是在芯片中使用的信号而没有变 化。是否要读取电识别码由选择器信号来选择。只有在选择器信号为"读 出"且用于安全性的内部电阻信号被使能的情形下，存储在半导体芯片中 的电识别码才作为并行信号被读出。
本发明并不限于上述实施例，且在不脱离本发明的范围的情况下可以 做各种变化和修改。
本申请是基于申请日为2004年12月13日、申请号为No.2004-360181的 日本专利申请的，该申请公开的全部内容通过引用结合于此。
权利要求
1.一种半导体芯片，其中，与电可读识别码相关联的光可读布线图案被形成为光识别码。
2. 如权利要求1所述的半导体芯片，其中，所述光可读布线图案被 形成在所述半导体芯片的顶层上或者从所述顶层光可识别的层上。
3. 如权利要求1所述的半导体芯片，其中，所述光可读布线图案是 以电形式存储识别码的存储元件的布线的一部分，并且由与所述存储元件 的二进制输出值相对应的布线形式的组合组成。
4. 一种制造半导体芯片的方法，包括以下步骤-在晶片上形成多个存储元件用于存储电识别码； 经由绝缘层在所述存储元件上进一步形成布线层； 利用抗蚀膜涂覆所述布线层；通过电子束光刻或者激光束光刻形成布线图案以使得所述存储元件中 的每一个的输出值是1或0;以及利用所述布线图案蚀刻所述布线层以形成与所述电识别码相关联的光 可读布线图案。
5. 如权利要求4所述的制造半导体芯片的方法，其中，所述布线图 案被形成在从顶层光可识别的层上。
6. —种管理半导体芯片的系统，包括光读取装置，读取存储元件的光可读布线图案，所述图案与电可读识 别码相关联；电读取装置，读取所述电可读识别码；以及管理装置，使用所述光读取装置的输出信息和所述电读取装置的输出 信息来管理半导体芯片。
7. 如权利要求6所述的管理半导体芯片的系统，其中，所述光可读 布线图案被形成在所述半导体芯片的顶层上或者从所述顶层光可识别的层 上。
8. 如权利要求7所述的管理半导体芯片的系统，其中，所述光可读布线图案是以电形式存储识别码的存储元件的布线的一部分，并且由与所 述存储元件的二进制输出值相对应的布线形式的组合组成。
全文摘要
本发明提供了使用电识别码和光识别码的半导体芯片，在同一处理中形成的这两种码总是彼此一一对应。与电可读识别码相关联的光可读布线图案被形成在半导体芯片的顶层上或者从顶层光可识别的层上，并被用作光识别码。因此，所提供的半导体芯片使得光可读布线图案是以电形式存储识别码的存储元件的布线的一部分，并且由被设为1或0的布线形式的组合组成，所述1或0即每个存储元件的输出。
文档编号H01L23/544GK101111936SQ20058004609
公开日2008年1月23日 申请日期2005年12月12日 优先权日2004年12月13日
发明者岸本克己, 林博昭, 稻浪良市 申请人:东京毅力科创株式会社;大日本网屏制造株式会社