专利名称：半导体芯片的制作方法
技术领域：
本发明涉及改善含碳绝缘膜与其它绝缘膜的粘附性的技术。
背景技术：
在满足近来对半导体元件的高速操作的需求中，对将多层互连层中的层间绝缘膜从现有的氧化硅膜(比介电常数大约为k＝3.9)改变成低介电常数材料膜进行了深入研究，其目的在于降低寄生互连电容。在此涉及的低介电常数材料是指具有3.3或更小的比介电常数的任何绝缘材料。含碳氧化硅材料是这样的低介电常数材料之一，其中近来已经对具有在其膜中引入的微孔的多孔材料的开发进行了研究，目的是为了进一步降低介电常数。利用这些低介电常数材料使得能够降低互连之间的串扰，并实现元件的高速操作。
但是，产生的问题在于由这样的低介电常数材料组成的层间绝缘膜与通常由SiCN制成的刻蚀停止膜或者与通常由SiO2制成的保护绝缘膜的粘附性差，这会导致剥离。
日本特开专利公开No.2002-203899公开了当使用铜作为互连材料时，对绝缘膜进行等离子处理以由此改善粘附性的技术。
顺便提及，通常通过使用切割刀进行称作划片的切割以便分开半导体芯片，来制作半导体器件。但是，通过划片来分成半导体芯片偶尔会导致晶片的碎裂。因此，如日本特开专利公开No.2004-179302中公开的，已经研究了通过沿着半导体晶片上的划线照射激光束，来进行切割和分开。
但是，日本特开专利公开2002-203899中描述的现有方法不得不对铜和阻挡膜分别进行处理，以便改善粘附性，结果使工艺更加复杂。
发明内容
根据本发明，提供了一种半导体芯片，其包括半导体衬底；以及层叠膜，其形成在半导体衬底上，包括含碳绝缘膜和无碳绝缘膜；其中无碳绝缘膜的端面位于含碳绝缘膜的端面的外侧。
本发明人发现，具有由低介电常数膜构成的含碳绝缘膜的半导体器件易于引起在低介电常数膜和刻蚀停止膜的端部处的二者之间的分离。
含碳绝缘膜由低介电常数材料构成，并且能够构造为具有在其中形成的互连和通路的互连层或者通路层。含碳绝缘膜通常能够由SiOC构成。根据本发明，含碳绝缘膜的端面位于无碳绝缘膜的端面的内侧。这使得能够防止在半导体器件被分成半导体芯片之后，含碳绝缘膜的端部由于诸如搬运等接触而被施加冲击。这也使得能够有效地降低例如在使用成型树脂来封装半导体芯片的时候可能施加到含碳绝缘膜的端部的应力。
在此注意，不是总需要无碳绝缘膜的所有端面都位于含碳绝缘膜的端面的外侧，而是允许无碳绝缘膜的端面在平均意义上位于含碳绝缘膜的端面的外侧。
根据本发明，还提供一种半导体芯片，其包括半导体衬底；以及层叠膜，其形成在半导体衬底上，包括含碳绝缘膜；其中含碳绝缘膜在端部的碳组分比在内部的碳组分低。
在此涉及的碳组分是指碳元素与包括在膜中的成分的比，所述成分诸如Si、O、C、N、H等。
当绝缘膜包含碳时，随着膜中的碳组分增加，膜与其它绝缘膜的粘附性变差。为了保持与其它绝缘膜的理想的粘附性，优选的是降低绝缘膜中的碳组分。另一方面，绝缘膜中的碳含量的降低不理想地增加了绝缘膜的介电常数，并且因而导致互连之间的串扰增加。根据本发明，含碳绝缘膜构成为在端部的碳组分比在内部的碳组分低。这使得能够改善含碳绝缘膜在其端部处的粘附性。因此，这使得能够抑制含碳绝缘膜在端部处与上面的层和下面的层分离。这还使得能够保持含碳绝缘膜的内部的低水平的碳含量，并且因而保持含碳绝缘膜的低水平的介电常数。这使得能够保持介电常数为低，并抑制互连之间的串扰。
根据本发明，还提供一种半导体芯片，其包括半导体衬底；以及层叠膜，其形成在半导体衬底上，包括含碳绝缘膜；其中含碳绝缘膜在端部的膜密度比在内部的膜密度高。
根据本发明，含碳绝缘膜在端部的膜密度比在内部的膜密度高。这使得能够改善含碳绝缘膜在端部处的粘附性。因此，这使得能够抑制含碳绝缘膜在端部处与上面的层和下面的层分离。
根据本发明，还提供制作半导体芯片的方法，该方法包括在半导体衬底上形成包括含碳绝缘膜的层叠膜；沿芯片的外周边从表面侧对半导体衬底进行划片，从而允许含碳绝缘膜的侧面暴露出来；以及向具有暴露的侧面的含碳绝缘膜提供氧化气体，由此氧化含碳绝缘膜的侧面。
根据本发明，通过在半导体衬底上形成层叠膜并通过在划片期间提供氧化气体，使得能够改善半导体芯片的绝缘材料之间的粘附性。因此，不再需要在每次形成铜层和阻挡层时都执行等离子体处理，那么使得能够仅通过简单工艺来改善绝缘材料之间的粘附性。
根据本发明，使得能够改善层间绝缘膜与其它绝缘膜的粘附性，同时保持层间绝缘膜的介电常数为低。
从下面结合附图的描述中，本发明的上述和其它目的、优点和特征将更加清楚，其中图1是剖面图，示出了在本发明的一个实施例中的半导体芯片的构造；图2A到2D是剖面图，示出了制作图1所示的半导体芯片的工艺步骤；图3A到3C是剖面图，示出了制作本发明的一个实施例的半导体芯片的工艺步骤；图4A到4C是剖面图，示出了制作本发明的一个实施例的半导体芯片的工艺步骤；图5A和5B是剖面图，示出了在例子1和例子2中制作的半导体芯片的构造；图6是示出了SiOC膜距离半导体芯片的边缘的距离与碳组分之间的关系的图，其中所述半导体芯片是根据例子1和例子2中描述的工序制作的；图7是示出了SiOC膜的膜密度(g/cm3)与SiOC膜和SiCN膜之间的粘附强度(Mpa·m1/2)的关系的图；图8是示出了SiOC膜的碳浓度与SiOC膜和SiCN膜之间的粘附强度(Mpa·m1/2)的关系的图；图9是示出了碳浓度和膜密度之间的关系的图；以及图10是剖面图，示出了半导体芯片的另一个典型构造。
具体实施例方式
现在，参照示例性实施例在此对本发明进行描述。本领域技术人员将会认识到，使用本发明的讲解，可以实现多种可选的实施例，并且本发明并不受这些出于说明的目的而描述的实施例的限制。
(第一实施例)图1是剖面图，示出了本实施例的半导体芯片的一部分构造。
半导体芯片100包括半导体衬底(未示出)；以及形成在半导体衬底上的层叠膜，其包括含碳绝缘膜(第一层间绝缘膜106、第二层间绝缘膜112、第三层间绝缘膜118、第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116和第四刻蚀停止膜122)和无碳绝缘膜(包括有晶体管的底层102、顶覆盖膜124、第一保护绝缘膜108、第二保护绝缘膜114以及第三保护绝缘膜120)。在此，无碳绝缘膜的端面位于含碳绝缘膜的端面的外侧。
含碳绝缘膜形成为在其端部的碳组分比在内部的碳组分低。含碳绝缘膜形成为在其端部的膜密度比在内部的膜密度高。
下面的段落将详细描述半导体芯片100的构造。
半导体芯片100包括半导体衬底(未示出)和层叠膜150，在层叠膜150中以此顺序层叠有底层102、第一刻蚀停止膜104、第一层间绝缘膜106、第一保护绝缘膜108、第二刻蚀停止膜110、第二层间绝缘膜112、第二保护绝缘膜114、第三刻蚀停止膜116、第三层间绝缘膜118、第三保护绝缘膜120、第四刻蚀停止膜122以及顶覆盖膜124。半导体芯片100还包括第一互连130、通路栓塞132以及第二互连134。
第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118是含碳绝缘膜。这些膜中的每一个通常能够由低介电常数膜构成，所述低介电常数膜具有3.3和更小、更优选地为2.9和更小的介电常数。它们通常能够使用含碳材料构成，诸如SiOC、甲基倍半硅氧烷(MSQ)、氢化的甲基倍半硅氧烷(MHSQ)、有机聚硅氧烷以及转变为多孔材料的这些材料的膜。使用这些材料并降低膜的碳组分使得能够改善这些膜与由SiCN等构成的刻蚀停止膜的粘附性。在本实施例中，第一层间绝缘膜106、第二层间绝缘膜112和第三层间绝缘膜118中的每一个都能够由SiOC膜构成。在此，SiOC有时可以表示为SiOCH，并且通常含有Si、O、C和H作为组成元素。
在本实施例中，第一层间绝缘膜106、第二层间绝缘膜112和第三层间绝缘膜118形成为在其端部的碳组分比在内部的碳组分低。采用该构造，使得能够改善第一层间绝缘膜106、第二层间绝缘膜112和第三层间绝缘膜118在其端部与上面的层和下面的层的粘附性。这些膜还形成为在其端部的膜密度比在内部的膜密度高。采用该构造，使得能够改善第一层间绝缘膜106、第二层间绝缘膜112和第三层间绝缘膜118在其端部与上面的层和下面的层的粘附性。
在本实施例中，第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122是含碳绝缘膜。第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122中的每一个通常能够由SiCN膜或者SiC膜构成。第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122可以由相同的材料构成，或者可以由不同的材料构成。在本实施例中，第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122中的每一个能够由SiCN膜构成。
在本实施例中，第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122形成为在端部的碳组分比在内部的碳组分低。采用该构造，能够改善第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122在其端部与上面的层和下面的层的粘附性。
第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122形成为在端部的膜密度比在内部的膜密度高。采用这种构造，使得能够改善这些膜在这些膜的端部与上面的层和下面的层的粘附性。
第一保护绝缘膜108、第二保护绝缘膜114以及第三保护绝缘膜120是无碳绝缘膜，并且分别保护第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118。第一保护绝缘膜108、第二保护绝缘膜114以及第三保护绝缘膜120的每一个通常能够由SiO2膜、SiN膜等构成。在本实施例中，第一保护绝缘膜108、第二保护绝缘膜114以及第三保护绝缘膜120的每一个能够由SiO2膜构成。在由低介电常数材料构成的层间绝缘膜上提供这样的保护绝缘膜，使得能够在形成第一互连130、通路栓塞132以及第二互连134时保护各层间绝缘膜。更具体地说，在形成第一互连130、通路栓塞132以及第二互连134的工艺步骤中，需要通过化学机械抛光(CMP)工艺来去除暴露在互连沟槽和通路孔之外的金属材料，其中使得能够保护各层间绝缘膜不被抛掉。
底层102形成在诸如硅衬底等的半导体衬底上。在半导体衬底上，形成有晶体管等。底层102和顶覆盖膜124的每一个通常能够由无碳绝缘膜构成，诸如SiO2膜、SiN膜、SiON膜等。在本实施例中，底层102和顶覆盖膜124能够由SiO2膜构成。
在本实施例中，底层102、第一保护绝缘膜108、第二保护绝缘膜114、第三保护绝缘膜120以及顶覆盖膜124的端面位于第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122的端面的外侧和第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118的端面的外侧，其中底层102、各保护绝缘膜以及顶覆盖膜124的每一个都由作为无碳膜的SiO2膜构成，各刻蚀停止膜的每一个都由作为含碳膜的SiCN膜构成，各层间绝缘膜的每一个由也作为含碳膜的SiOC构成。通过将层间绝缘膜和刻蚀停止膜的端面定位在例如底层102和顶覆盖膜124的端面的内侧，使得能够降低通常在使用成型树脂来封装半导体芯片100时可能施加在层间绝缘膜和刻蚀停止膜的端部上的应力，并且能够防止各膜在端部处的剥离。
第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118的端面优选地构成为自芯片的边缘向内凹进0.5μm或更多，其中所述各膜的每一个都由SiOC膜构成。这使得能够有效地降低当使用成型树脂来封装半导体芯片100时可能施加到层间绝缘膜和刻蚀停止膜的端部的应力。
第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122的端面位于第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118的端面的内侧，其中各刻蚀停止膜的每一个都由SiCN膜构成，各层间绝缘膜的每一个都由SiOC膜构成。
图2A到2D是剖面图，示出了制作本实施例的半导体芯片100的工艺步骤。
制作本实施例的半导体芯片100的工序包括如下步骤在半导体衬底(未示出)上形成层叠膜150的步骤，其中层叠膜150包括含碳绝缘膜(第一层间绝缘膜106、第二层间绝缘膜112、第三层间绝缘膜118、第一刻蚀停止膜104、第二刻蚀停止膜110、第三刻蚀停止膜116以及第四刻蚀停止膜122)(图2A)沿着芯片的外周边从其表面对半导体衬底进行划片的步骤，从而允许含碳绝缘膜的侧面暴露出来(图2B)以及向具有暴露的侧面的含碳绝缘膜提供氧化气体的步骤，从而氧化含碳绝缘膜的侧面(图2C)。
下面将给出更具体的说明。
首先，通过普通的方法，在半导体衬底(未示出)上形成层叠膜150(图2A)。下面将描述图2A所示的制作半导体器件101的典型工序。首先，在半导体衬底上形成底层102。然后，通过等离子体CVD工艺，在底层102上形成第一刻蚀停止膜104。接着，在提供三甲基硅烷(trimethylsilane)气体时，通过等离子体CVD工艺，在第一刻蚀停止膜104上形成第一层间绝缘膜106。然后，通过等离子体CVD工艺在第一层间绝缘膜106上形成第一保护绝缘膜108。接着，根据公知的光刻技术和刻蚀技术，将抗蚀膜形成为预定图形，并且通过抗蚀膜作为掩模来刻蚀第一保护绝缘膜108、第一层间绝缘膜106以及第一刻蚀停止膜104，由此形成互连沟槽。
然后，去除用于形成互连沟槽的抗蚀膜，并且通过溅射工艺在互连沟槽中形成阻挡膜。阻挡膜通常能够由Ta/TaN、Ti、TiN、TiSiN、Ta、TaN、TaSiN等构成。接着，通常通过电镀的工艺，在阻挡膜上形成互连金属膜，从而填充互连沟槽。互连金属膜通常能够由Cu(铜)、Ag(银)或者这些金属的合金构成。然后，通过CMP(化学机械抛光)来去除形成在互连沟槽之外的互连金属膜和阻挡膜的暴露的部分。由此形成第一互连130。
与上述类似地，在第一保护绝缘膜108上形成第二刻蚀停止膜110、第二层间绝缘膜112以及第二保护绝缘膜114。然后，根据已知的光刻技术和刻蚀技术，形成通路孔，然后用阻挡膜和互连金属膜填充该通路孔的内部，并且去除形成在通路孔之外的互连金属膜和阻挡膜的暴露的部分。由此形成通路栓塞132。
再次与上述相似地，在第二保护绝缘膜114上形成第三刻蚀停止膜116、第三层间绝缘膜118以及第三保护绝缘膜120。然后，根据已知的光刻技术和刻蚀技术，形成互连沟槽，然后用阻挡膜和互连金属膜填充该互连沟槽的内部，并且通过CMP来去除形成在互连沟槽之外的互连金属膜和阻挡膜的不需要的部分。由此形成第二互连134。
尽管图2A仅示出了第一互连130、通路栓塞132和第二互连134，但是重复与上述相似的工序使得能够形成具有多层互连结构的半导体器件。然后，在多层互连结构上形成第四刻蚀停止膜122，并且进一步在第四刻蚀停止膜122上形成顶覆盖膜124。
接着，沿着芯片的外周边从其表面对如此制作的半导体器件101的半导体衬底进行划片，由此将其分成多个半导体芯片100。下面将描述工序。
首先，通过刀片划片、激光划片或者光刻和刻蚀技术的组合，沿着芯片的外周边从半导体衬底的上表面切割半导体器件101，由此允许层叠膜150的至少含碳绝缘膜的侧面暴露出来(图2B)。在本实施例中，直到该工艺步骤，每个半导体芯片100还没有被分开，切割只进行到一部分。图2B示出了使底层102被切割一部分的状态，但是还允许切割底层102的整个厚度并切割半导体衬底(未示出)的一部分。
然后，在此状态下，将氧化气体提供给具有暴露的侧面的层叠膜150，由此氧化层叠膜150中的含碳绝缘膜的侧面(图2C)。氧化气体可以是含氧气体，更具体地说，是含有O2、O3、N2O、CO和CO2中的任何一种的气体。在此，氧化可以采用如下方法。将采用每种方法的优化的条件。
(1)热氧化氧化气体含有O2、N2O、CO和CO2中的任何一种的气体；工艺温度室温(RT)到400℃；以及工艺时间30分钟。
通过优化上述条件，含碳绝缘膜的端部能够收缩，并且因而能够构成为从芯片的边缘向内凹进。例如，将半导体衬底的温度调节到200℃，并且在空气气氛中加热大约30分钟，这使得能够将第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118的端面定位为从芯片的边缘向内凹进0.5μm，其中上述各层间绝缘膜的每个都由SiOC膜构成。该条件还使这些膜的端部氧化，并且各膜的端部的碳组分随着氧组分的升高而降低。这些膜的端部的膜密度还随着碳组分的降低而增加。这使得能够改善各膜的端部与上面的层和下面的层的粘附性。因此，使得能够抑制各膜的端部从各上面的层和下面的层分离。
(2)紫外线处理氧化气体含有O3、O2、N2O、CO和CO2中的任何一种的气体；工艺温度室温(RT)到400℃；以及工艺时间5分钟。
在该情况下，例如，通过将半导体衬底的温度调节到200℃，并且在空气气氛中用1000W的灯功率照射紫外线5分钟，这使得能够将第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118构造为从芯片的边缘向内凹进0.5μm，其中上述各层间绝缘膜的每个都由SiOC膜构成。
(3)等离子体处理氧化气体含有O2、N2O、CO和CO2中的任何一种的气体；工艺温度室温(RT)到400℃；以及工艺时间5分钟。
在该情况下，例如，通过使用平行板型等离子体处理装置，将半导体衬底的温度调节到200℃，并且在5Torr的工艺压力和500W的RF功率下，在O2气氛中照射等离子体5分钟，这使得能够将第一层间绝缘膜106、第二层间绝缘膜112以及第三层间绝缘膜118构造为从芯片的边缘向内凹进0.5μm，其中上述各层间绝缘膜的每个都由SiOC膜构成。
如上所述，在使含碳绝缘膜的侧面暴露出来的情况下，通过使用氧化气体来氧化含碳绝缘膜的侧面，含碳绝缘膜的端部在其端部被氧化，同时由于碳的消失而降低了碳组分。通过该工艺，在含碳绝缘膜的端部附近，含碳绝缘膜构成为具有碳组分朝向内部增加的区域。含碳绝缘膜的膜密度随着其碳含量降低而增加。因此，在含碳绝缘膜的端部附近，含碳绝缘膜构成为具有膜密度朝向内部降低的区域。
在本实施例中，包括由SiCN膜构成的第一刻蚀停止膜104的刻蚀停止膜收缩到比包括由SiOC膜构成的第一层间绝缘膜106的层间绝缘膜的程度大的程度。因此，在本实施例中，包括第一刻蚀停止膜104的刻蚀停止膜的端面被定位为从诸如第一层间绝缘膜106的层间绝缘膜的端面向内凹进。
在该情况下，在氧化期间，例如，第一层间绝缘膜106不仅在其侧面上被氧化，而且还在与第一刻蚀停止膜104接触的一部分表面上被氧化，其中所述一部分表面是暴露的表面部分。结果，第一层间绝缘膜106在与第一刻蚀停止膜104接触的区域中的碳组分比在内部的碳组分低。类似地，第一层间绝缘膜106在与第一刻蚀停止膜104接触的区域的端部中的膜密度比在内部的膜密度高。对其它层间绝缘膜也是同样的。
接着，通过刀片划片来切割未切割的半导体衬底，由此分成多个半导体芯片(图2D)。
如上所述，根据本实施例的半导体芯片100，含碳绝缘膜的端面被构造为位于无碳绝缘膜的端面的内侧。因此，使得能够防止含碳绝缘膜的端部由于在半导体器件被分成半导体芯片之后的搬运期间的接触而被施加冲击。这还使得能够有效地抑制通常在使用成型树脂来封装半导体芯片的时候可能施加到含碳绝缘膜的端部的应力。
本实施例的半导体芯片100被构造为含碳绝缘膜在其端部的碳组分比在内部的碳组分低。这使得能够改善含碳绝缘膜在其端部的粘附性。因此，使得能够抑制含碳绝缘膜在端部从上面的层和下面的层分离。
本实施例的半导体芯片100被构造为含碳绝缘膜在其端部的膜密度比在内部的膜密度高。这使得能够改善含碳绝缘膜在其端部的粘附性。因此，使得能够抑制含碳绝缘膜在端部从上面的层和下面的层分离。
对于层间绝缘膜和刻蚀停止膜由含碳绝缘膜构成的另外的情况，使得能够构造如上所述的这两种膜，以有效地改善这些膜之间的粘附性，并抑制分离。
(第二实施例)同样在本实施例中，半导体芯片具有与第一实施例的半导体芯片100相同的构造。本实施例与第一实施例的不同之处在于分开半导体芯片的工序。
图3A到3C是剖面图，示出了制作本实施例的半导体芯片100的工艺步骤。
同样在本实施例中，根据与参考图2A说明的第一实施例中相似的工序，形成半导体器件101(图3A)。
然后，首先，通过刀片划片、激光划片、或者光刻和刻蚀技术的组合，沿着芯片的外周边从半导体衬底的上表面切割半导体器件101，由此分开半导体芯片100(图3B)。由此暴露出层叠膜150的侧面。然后将氧化气体提供到具有暴露的侧面的层叠膜150，由此氧化层叠膜150中的含碳绝缘膜的侧面(图3C)。用于氧化的条件可以与第一实施例中的条件相同。
同样，本实施例成功地获得了与在第一实施例中的半导体芯片100相同的效果。
(第三实施例)同样在本实施例中，半导体芯片具有与第一实施例的半导体芯片100相同的构造。本实施例与第一实施例的不同之处在于分开和氧化半导体芯片的工序。
图4A到4C是剖面图，示出了制作本实施例的半导体芯片100的工艺步骤。
同样在本实施例中，根据与参考图2A说明的第一实施例中相似的工序，形成半导体器件101(图4A)。然后，通过刀片划片、激光划片、或者光刻和刻蚀技术的组合，沿着芯片的外周边从半导体衬底的上表面对半导体器件101进行划片，并同时提供氧化气体以便进行氧化(图4B)。由此氧化半导体器件101的层叠膜150的侧面。用于氧化的条件可以与第一实施例中的条件相同。
通过上述的工艺，含碳绝缘膜的端部能够收缩，并且含碳绝缘膜的端部能够位于芯片的边缘的内侧。该条件还使得能够氧化这些膜的端部，结果在各膜的端部中，氧组分增加，碳组分降低。这些膜的端部的膜密度增加，并且碳组分降低。这些处理成功地改善了各膜的端部与上面的层和下面的层的粘附性，由此抑制了各膜的端部从上面的层和下面的层分离(图4C)。
同样，本实施例成功地获得了与在第一和第二实施例中的半导体芯片100相同的效果。
[例子1]根据与参考图2A说明的第一实施例中说明的工序类似的一部分工序来制作半导体芯片。首先，在半导体衬底上设置底绝缘膜，并通过等离子体CVD工艺在该底绝缘膜上形成SiCN膜(50nm厚)。然后通过等离子体CVD工艺在SiCN膜上形成SiOC膜(300nm厚)。然后通过等离子体CVD工艺在SiOC膜上形成SiO2膜(100nm厚)。然后在SiO2膜上形成抗蚀膜，并且通过光刻技术和刻蚀技术来形成互连沟槽。然后，去除抗蚀膜。然后通过溅射工艺在互连沟槽中形成Ta/TaN膜。通过电镀的工艺在该阻挡膜上形成互连金属膜，从而填充互连沟槽。然后，通过CMP去除形成在互连沟槽之外的互连金属膜和阻挡膜的暴露的部分，并进一步在其上形成SiO2膜，由此制作了半导体器件。
然后，根据参考图2B到2D在第一实施例中说明的工序，将如此形成的半导体器件划片到一部分。接着，半导体衬底被升温到200℃，并且在空气气氛中加热大约30分钟，从而进行氧化(热氧化)。然后，对半导体衬底进行划片，由此分开了半导体芯片100。
(例子2)根据与例子1中的工序相似的工序来制作半导体器件，然后在常温下在空气气氛中对半导体器件进行划片，由此分开了半导体芯片。
图5A是剖面图，示出了在例子1中制作的半导体芯片在TEM(透射电子显微镜)下的照相观测的结果。发现SiOC膜(106)的端面从SiO2膜(108)的端面向内凹进0.5μm。
图5B是剖面图，示出了在例子2中制作的半导体芯片的TEM照相观测的结果。半导体芯片200包括底层202、刻蚀停止膜204、层间绝缘膜206、保护绝缘膜208以及顶覆盖膜224(SiO2膜)。在该例子中，在由SiCN膜构成的刻蚀停止膜204和由SiOC膜构成的层间绝缘膜206中都没有观察到收缩。
图6是示出了SiOC膜距离半导体芯片的边缘的距离和碳组分之间的关系，其中半导体芯片是根据例子1和例子2中描述的工序制作的。
通过使用EDX(能量分散X-ray)荧光光谱仪在剖面TEM图像分析中测量碳(C)和硅(Si)的强度比，来计算碳组分。
如图所示，在例子1中制作的半导体芯片的SiOC膜在从芯片的边缘凹进0.5μm的位置(端面)和2μm的位置处都表现出大约0.05的C/Si比，这表明与内部相比碳组分降低了。证实了例子1中的SiOC膜具有在其端部附近的一区域，在该区域中，碳组分朝向内部增加。发现在例子2中制作的半导体芯片的SiOC膜在从端部到内部的整个范围上具有保持在几乎恒定水平的碳浓度。
图7是示出了SiOC膜的膜密度(g/cm3)与SiOC膜和SiCN膜之间的粘附强度(Mpa·m1/2)的关系的图。根据m-ELT(改进的边缘剥离测试)方法来评估粘附强度。如从图中可以看出的，显示了较高的膜密度导致了较大的粘附强度。
图8是示出了SiOC膜的碳含量(FT-IR光谱中的Si-CH3峰值强度)与SiOC膜和SiCN膜之间的粘附强度(Mpa·m1/2)的关系的图。如从图中可以看出的，显示了膜中的较低碳组分导致了较大的粘附强度。
图9是示出了碳含量和膜密度之间的关系的图。如从图中可以看出的，碳含量越低，膜密度越大。
上面的段落已经参考实施例和例子说明了本发明。这些实施例和例子只是为了示范目的，因而本领域技术人员应该容易理解，会存在很多可能的修改，并且这样的修改也在本发明的范围之内。
上面所示的实施例涉及如下构造，其中通过单大马士革工艺形成包括层叠膜的半导体芯片100，但半导体芯片100的层叠膜也可以通过双大马士革工艺形成。
上面说明的实施例涉及如下情况，其中刻蚀停止膜由含碳绝缘膜构成，但刻蚀停止膜也能够以诸如SiN膜、SiO2膜等的形式由无碳材料构成。上面说明的实施例涉及如下情形，其中保护绝缘膜由无碳绝缘膜构成，但保护绝缘膜也能够以诸如SiCN膜、SiC膜等的形式由含碳材料构成。
如图10所示，还可以构造不具有保护绝缘膜的半导体芯片100的层叠膜。同样在该情况中，半导体芯片100的底层102和顶覆盖膜124的端部位于第一层间绝缘膜106、第二层间绝缘膜112、第三层间绝缘膜118等的端面的外侧，从而使得能够防止含碳绝缘膜的端部由于在半导体器件被分成半导体芯片之后的诸如搬运的接触而被施加冲击。这还使得能够有效地降低例如在使用成型树脂封装半导体芯片的时候可能施加到含碳绝缘膜的端部的应力。粘附性也得到改善。
上面所示的实施例涉及如下例子，其中通过使用氧化气体进行氧化，来在半导体芯片100的含碳绝缘膜的端部中降低碳浓度或者增加膜密度，但是还可以使用其它任何方法来在半导体芯片100的含碳绝缘膜的端部中降低碳含量或者增加膜密度。例如，还能够在真空气氛中进行紫外线处理，从而从半导体芯片100的含碳绝缘膜的端部去除碳，由此在这些部分中降低碳组分并增加膜密度。
显然，本发明不限于上述实施例，而是可以进行修改和变化而不偏离本发明的范围和精神。
权利要求
1.一种半导体芯片，包括半导体衬底；以及层叠膜，其形成在所述半导体衬底上，包括含碳绝缘膜和无碳绝缘膜，所述无碳绝缘膜的端面位于所述含碳绝缘膜的端面的外侧。
2.根据权利要求1的半导体芯片，其中所述含碳绝缘膜在端部的碳组分比在内部的碳组分低。
3.根据权利要求1的半导体芯片，其中所述含碳绝缘膜在其端部附近包括碳组分朝向内部增加的区域。
4.根据权利要求1的半导体芯片，其中所述含碳绝缘膜在其端部的膜密度比在内部的膜密度高。
5.根据权利要求1的半导体芯片，其中所述含碳绝缘膜在其端部附近包括膜密度朝向内部降低的区域。
6.根据权利要求1的半导体芯片，还包括与所述含碳绝缘膜接触的另一绝缘膜，其中所述含碳绝缘膜在与所述另一绝缘膜接触的区域的端部的碳组分比在内部的碳组分低。
7.根据权利要求1的半导体芯片，还包括与所述含碳绝缘膜接触的另一绝缘膜，其中所述含碳绝缘膜在与所述另一绝缘膜接触的区域的端部的膜密度比在内部的膜密度高。
8.根据权利要求6的半导体芯片，其中所述另一绝缘膜由SiCN或者SiC构成。
9.根据权利要求7的半导体芯片，其中所述另一绝缘膜由SiCN或者SiC构成。
10.根据权利要求1的半导体芯片，其中所述含碳绝缘膜由SiOC、SiCN或者SiC构成。
11.一种半导体芯片，包括半导体衬底；以及层叠膜，其形成在所述半导体衬底上，包括含碳绝缘膜，所述含碳绝缘膜在端部的碳组分比在内部的碳组分低。
12.根据权利要求11的半导体芯片，其中所述含碳绝缘膜在其端部附近包括碳组分朝向内部增加的区域。
13.根据权利要求11的半导体芯片，其中所述含碳绝缘膜由SiOC、SiCN或者SiC构成。
14.根据权利要求11的半导体芯片，还包括与所述含碳绝缘膜接触的另一绝缘膜，其中所述含碳绝缘膜在与所述另一绝缘膜接触的区域的端部的碳组分比在内部的碳组分低。
15.根据权利要求14的半导体芯片，其中所述另一绝缘膜由SiCN或者SiC构成。
16.一种半导体芯片，包括半导体衬底；以及层叠膜，其形成在所述半导体衬底上，包括含碳绝缘膜，所述含碳绝缘膜在端部的膜密度比在内部的膜密度高。
17.根据权利要求16的半导体芯片，其中所述含碳绝缘膜在其端部附近包括膜密度朝向内部降低的区域。
18.根据权利要求16的半导体芯片，其中所述含碳绝缘膜由SiOC、SiCN或者SiC构成。
19.根据权利要求16的半导体芯片，还包括与所述含碳绝缘膜接触的另一绝缘膜，其中所述含碳绝缘膜在与所述另一绝缘膜接触的区域的端部的膜密度比在内部的膜密度高。
20.根据权利要求19的半导体芯片，其中所述另一绝缘膜由SiCN或者SiC构成。
全文摘要
半导体芯片(100)包括未示出的半导体衬底；以及形成在半导体衬底上的层叠膜(150)，其包括诸如第一层间绝缘膜(106)的含碳绝缘膜和诸如底层(102)和顶覆盖膜(124)的无碳绝缘膜。在此，无碳绝缘膜的端面位于含碳绝缘膜的端面的外侧。含碳绝缘膜的碳组分在其端部比在内部低。含碳绝缘膜的膜密度在其端部比在内部高。
文档编号H01L21/70GK1835225SQ20061007140
公开日2006年9月20日 申请日期2006年3月20日 优先权日2005年3月18日
发明者大音光市, 宇佐美达矢 申请人:恩益禧电子股份有限公司