专利名称：浮置栅极与非挥发性存储器的制造方法
技术领域：
本发明涉及一种存储器的制造方法，特别是涉及一种浮置栅极与非挥发 性存储器的制造方法。
背景技术：
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹 除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序化只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存 储器元件。典型的可电抹除且可程序只读存储器以掺杂的多晶硅(doped polysilicon) 制作浮置栅极(floating gate)与控制栅极(control gate)。为了避免典型的可电抹 除且可程序只读存储器在抹除操作时，因过度抹除/写入现象太过严重，而导 致数据误判的问题，许多可电抹除且可程序只读存储器会采用下述分离栅极 (split gate)的i殳计。图1所示为现有分离栅极式存储器的结构的截面图。其设置在基底100 上，包括浮置栅极102、控制栅极108与源/漏极区110a、 110b。其中，浮置 栅极102与控制栅极108之间以氧化层104与绝缘层106隔离，源/漏极区 110a、 110b分别形成在控制栅极108与浮置栅极102的侧边。上述分离栅极式存储器的控制栅极104有一部分位于浮置栅极102上 方，尚有一部分位于基底100上方，且与基底IOO之间以门介电层106相隔。 即使过度抹除现象太过严重，而使浮置栅极102下方通道在控制栅极104未 施加电压的状态下即持续打开时，控制栅极104下方的通道仍能保持关闭状 态，使得源/漏极区110a、 110b无法导通，而能防止数据的误判。然而，上述分离栅极式存储器在工艺控制上需要多道的光刻蚀刻工艺， 且对于浮置栅极102与控制栅极108之间的对准精确度(alignment accuracy) 要求高，在工艺上的控制并不容易。若是浮置栅极102与控制栅极108之间 的对准产生误差，将导致通道长度L,缩短，如此一来，同样会发生过度抹 除的问题，导致存储器的可靠度下降。再者，由于此种分离栅极结构需要较大的存储器尺寸，也不符合目前对于元件高集成度(integrity)的要求。因此，如何在兼顾元伴集成度的情形下，以较筒单而容易控制的制造方 法来形成可靠度高的分离栅极式存储器，是目前产业上亟待解决的问题。发明内容鉴于此，本发明的目的就是提供一种浮置栅极的制造方法，其工艺简单 且容易控制。本发明的另一目的就是提供一种非挥发性存储器的制造方法，可以形成 可靠度高的非挥发性存储器。本发明提出一种浮置栅极的制造方法，先提供基底，基底中已形成有隔 离结构，且隔离结构的顶面高于基底顶面，继而在基底上形成掩模层，覆盖 住隔离结构。之后，在基底与掩模层中形成沟槽。接着，在沟槽中填入导体 层，导体层的顶面低于隔离结构顶面、高于基底顶面，且导体层表面具有一 个凹陷。进而在导体层上的沟槽侧壁形成间隙壁，再以间隙壁为掩模，移除 部分导体层，在沟槽侧壁形成浮置栅极。上述浮置栅极的制造方法中，导体层顶部接近沟槽两侧壁分别具有尖角 状构造。上述浮置栅极的制造方法中，导体层的形成方法例如是先在基底上形成 导体材料层，继而回蚀刻导体材料层以形成之。而回蚀刻导体材料层的步骤 还包括先以掩模层为蚀刻终止层，回蚀刻导体材料层，然后再以隔离结构为 蚀刻终止层，回蚀刻导体材料层。上述浮置栅极的制造方法中，间隙壁的形成方法包括在基底上形成间隙 壁材料层，并且移除部分间隙壁材料层，以在导体层上的沟槽侧壁形成间隙 壁。上述浮置栅极的制造方法中，导体层的材料包括掺杂多晶硅。 上述浮置栅极的制造方法中，还可以在形成沟槽之后、形成导体层之前，在沟槽内壁形成穿隧介电层。本发明提出 一种非挥发性存储器的制造方法，此方法例如是先提供基底，基底中已形成有多个隔离结构，这些隔离结构定义出多个有源区，且这
些隔离结构的顶面高于有源区的基底顶面。在基底上形成掩模层，覆盖住这 些隔离结构，并在基底与掩模层中形成多个沟槽。之后，在基底上形成一层 共形的第一导体层，填满各沟槽。继而，回蚀刻此第一导体层，使第一导体 层的顶面低千隔离结构顶面、高千基底顶面，且在各沟槽中的第一导体层表 面形成一个凹陷。然后，在第一导体层上的沟槽侧壁形成间隙壁，再以此间 隙壁为掩模，移除部分导体层，在沟槽侧壁形成浮置栅极。接着，移除掩模 层，在各沟槽外侧的基底上形成控制栅极。上述非挥发性存储器的制造方法中，导体层顶部接近沟槽两侧壁分别具 有尖角状构造。上述非挥发性存储器的制造方法中，控制栅极的顶面高于浮置栅极的顶面上述非挥发性存储器的制造方法中，回蚀刻第一导体层的步骤还包括先 以掩模层为蚀刻终止层，回蚀刻第一导体层，之后以隔离结构为蚀刻终止层， 回蚀刻第一导体层。上述非挥发性存储器的制造方法中，间隙壁的形成方法包括在基底上形 成间隙壁材料层，然后移除部分间隙壁材料层，以在沟槽侧壁形成间隙壁。上述非挥发性存储器的制造方法中，导体层的材料包括掺杂多晶硅。上述非挥发性存储器的制造方法中，还包括在形成浮置栅极之后，在各 沟槽底部的基底中形成源极区。上述非挥发性存储器的制造方法中，还包括在形成源极区之后，在各沟 槽中形成第二导体层，第二导体层覆盖住隔离结构，且与源极区电连接。上述非挥发性存储器的制造方法中，还包括在形成浮置栅极之后、形成 源极区之前，在各沟槽中形成介电层，覆盖住浮置栅极。上述非挥发性存储器的制造方法中，还包括在形成介电层的步骤之后、 形成源极区之前，在介电层上形成保护层。其中，保护层的材料例如是未掺 杂多晶硅。上述非挥发性存储器的制造方法中，还包括在形成沟槽之后、形成第一 导体层之前，在各沟槽内壁形成穿隧介电层。上述非挥发性存储器的制造方法中，还包括在形成控制栅极之后，在控 制栅极未与沟槽相邻侧的基底中形成漏极区。本发明提出的浮置栅极与非挥发性存储器的制造方法，其工艺较为简单
且易于控制，且由于浮置栅极是位于沟槽中，还能够提高元件的集成度。此 外，由于浮置栅极顶部具有尖角状结构，更有利于电荷的穿隧，使得存储器可以在低压下便达到完全抹除的功效，而提高存储器的效能(performance)。为让本发明的上述和其它目的、特征和优点能更明显易懂，下丈特举实 施例，并结合附图作详细说明。
图l是展示现有分离栅极式存储器的结构的截面图。图2A至图2C是展示本发明实施例的非挥发性存储器的制造流程的上视图。图3A至图3F是沿着图2A的I-I，线剖取的制造流程截面图。图4A至图4E是沿着图2A的n-n，线剖取的制造流程截面图。简单符号说明100、 200:基底102、 220，浮置4册才及104:氧4匕层106:绝缘层108、 250:控制4册才及110a、 235:源极区110b、 255:漏极区205:隔离结构208:有源区211:垫层213:掩模层215:沟槽218:穿隧介电层220、 240:导体层221:凹陷223:尖角状构造225:间隙壁228、 245:介电层232: 4呆护层具体实施方式
图2A至图2C是展示本发明实施例的非挥发性存储器的制造流程的上 视图。图3A至图3F是沿着图2A之I-I，线剖取的制造流程的截面图。图4A 至图4E是沿着图2A之II-n，线剖取的制造流程的截面图。请参照图2A、图3A与图4A,此方法先提供基底200,基底200例如 是硅基底。基底200上已形成有多数个隔离结构205，这些隔离结构205定 义出有源区208。隔离结构205例如是浅沟槽隔离结构或是场氧化层。这些 隔离结构205的顶面高于有源区208的基底200顶面。基底200上还可以是 设置有一层垫层211,此垫层例如是在隔离结构205的制造过程中所形成的。然后，请继续参照图2A、图3A与图4A，在基底200上形成一层掩模 层213，覆盖住这些隔离结构205。掩模层213的材料例如是氮化硅、碳化 硅或碳氮化硅，其形成方法例如是化学气相沉积法。在实施例中，掩模层213 的厚度例如是3600埃。然后，在基底200与掩模层213中形成多个沟槽215。 沟槽215的形成方法例如是利用光刻蚀刻的方式，移除部分掩模层213与部 分基底200，移除的方法例如是干式蚀刻法。此时，隔离结构205上方的部 分掩模层也会一并被移除，如图4A所示。然后，请参照图2A、图3B与图4B,在沟槽215内壁形成一层穿隧介 电层218。穿隧介电层218的材料例如是氧化硅，其形成方法例如是高温热 氧化法，当然，后续可以再进行快速热回火以改善氧化硅的品质。接着，在沟槽215中填入一层导体层220，导体层220的顶面低于隔离 结构205顶面、高于基底200顶面，且导体层220表面具有凹陷221。这层 导体层220的形成方法例如是先在基底200上形成共形的导体材料层(未展 示)，填满沟槽215并覆盖住掩模层213。导体材料层的材料例如是掺杂多 晶硅，其形成方法例如是采用临场注入掺杂的方式以化学气相沉积法形成 之。然后，先以掩模层213为蚀刻终止层，回蚀刻这层导体材料层，接着， 以隔离结构205为蚀刻终止层，回蚀刻这层导体材料层，继而，再进行回蚀 刻 一段适当时间。如此，就形成了顶面低于隔离结构205顶面、高于基底200 顶面的导体层220。导体层220的表面会形成有一个凹陷221,此凹陷221使得导体层220
顶部接近沟槽215两侧壁分别具有尖角状构造223。此外，由于导体层220 的顶面低于隔离结构205顶面，因此，隔离结构205上方并不会形成导体层 220 (如图4B所示)，导体层220呈区块状分布在有源区208的基底200上 (如图2A所示)。继而，请参照图2B、图3C与图4C，在导体层220上的沟槽215两侧 壁形成间隙壁225。间隙壁225的形成方法例如是在基底200上形成层间隙 壁材料层(未展示)，然后移除部分间隙壁材料层以形成之。间隙壁材料层 的材料例如是氧化硅等介电材料，与下方的导体层220具有不同的蚀刻选择 比。移除部分间隙壁材料层的方法例如是各向异性蚀刻如反应性离子蚀刻 法。之后，以此间隙壁225为掩模，移除部分导体层220，在沟槽215两侧 壁形成浮置栅极220'。移除部分导体层220的方法例如是干式蚀刻法。由于 移除的部分导体层220位于沟槽215中央，因此，所形成的浮置栅极220' (即留下的导体层220)便会保留有尖角状构造223。接着，请参照图3D与图4D,在基底200上形成一层介电层228，覆盖 住浮置栅极220'。介电层228的材料例如是氧化硅，其形成方法例如是先进 行高温热氧化沉积法，再进行快速热回火。当然，介电层228也可以是由多 层介电材料所形成的复合介电层，如氧化硅-氮化硅-氧化硅。然后，在基底 200上形成一层保护层232，用来保护介电层228的品质。保护层232的材 料例如是未掺杂多晶硅，其形成方法例如是化学气相沉积法。继而，请参照图3E与图4E,移除部分保护层232,留下位于沟槽215 侧壁的保护层232。移除的方法例如是干式蚀刻法，将掩模层213上的保护 层232移除。接下来，在沟槽215底部的基底200中形成源极区235。源极 区235例如是具有磷、砷等N型掺杂的掺杂区，其形成方法例如是离子注入 法。之后，移除沟槽215底部的介电层228与穿隧介电层218，而棵露出沟 槽215底部的基底200。移除介电层228与穿隧介电层218的方法例如是湿 式蚀刻法，其例如是以氩氟酸为蚀刻剂。尔后，在沟槽215中填入导体层240,覆盖住隔离结构205。导体层240 的形成方法例如是在基底200上形成一层共形的导体材料层(未展示)，填 满沟槽240并覆盖住掩模层213。然后以掩模层213为蚀刻终止层，回蚀刻 导体材料层以形成导体层240。导体层240与源极区235导通，导体层240
是作为源^l线用。之后，请参照图2C与图3F,移除掩模层213,在沟槽215外侧的基底 200上形成控制栅极250,并且在控制栅极250未与沟槽215相邻侧的基底 200中形成漏极区255。当然，穿隧介电层218与控制栅极250之间还可以 形成介电层245。且在形成漏极区255之后，还可以形成一条位线(未展示)， 与漏极区255电连接。控制栅极250、漏极区255、位线及完成此非挥发性 存储器的后续工艺应为本领域的技术人员所周知，在此不再赘述。在上述实施例的非挥发性存储器的制造方法中，无须利用光刻蚀刻工艺 来进行浮置栅极220，与控制栅极250之间的对准，且浮置栅极220，是以自对 准的方式形成的，大幅地降低工艺的困难度，使得存储器的工艺可以获得良 好的控制，而不会有对准误差等问题。此外，由于非挥发性存储器的浮置栅极220，是由导体层220而形成的， 因此，浮置4册极220，会保留有导体层220顶部靠近沟槽215侧壁的尖角状结 构223，这么一来，将可以使得电荷更容易穿隧至控制栅极250,而抹除存 储器中所储存的电荷，使存储器便能够在低电压下达到充分抹除的功效。再者，由于浮置栅极220，形成在基底200中，因此，可以避免过度抹除 的问题，而提高存储器的可靠度。对于元件的集成度来说，可以更进一步缩 小存储器的尺寸，有利于元件的微缩。虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本 领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许的更动 与修改，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1、一种浮置栅极的制造方法，包括提供基底，该基底中已形成有隔离结构，且该隔离结构的顶面高于该基底顶面；在该基底上形成掩模层，覆盖住该隔离结构；在该基底与该掩模层中形成沟槽；在该沟槽中形成导体层，该导体层的顶面低于该隔离结构顶面、高于该基底顶面，且该导体层表面具有凹陷；在该导体层上的该沟槽侧壁形成间隙壁；并且以该间隙壁为掩模，移除部分该导体层，在该沟槽侧壁形成浮置栅极。
10、 如权利要求8所述的非挥发性存储器的制造方法，其中该控制栅极 的顶面高于该浮置栅极的顶面。
11、 如权利要求8所述的非挥发性存储器的制造方法，其中回蚀刻该第 一导体层的步骤还包括以该掩模层为蚀刻终止层，回蚀刻该第一导体层；并且 以该隔离结构为蚀刻终止层，回蚀刻该第一导体层。
12、 如权利要求8所述的非挥发性存储器的制造方法，其中该间隙壁的 形成方法包括在该基底上形成间隙壁材料层；并且移除部分该间隙壁材料层，以在该沟槽侧壁形成该间隙壁。
13、 如权利要求8所述的非挥发性存储器的制造方法，其中该导体层的 材料包括掺杂多晶硅。
14、 如权利要求8所述的非挥发性存储器的制造方法，还包括在形成该 浮置栅极之后，在各该沟槽底部的该基底中形成源极区。
15、 如权利要求14所述的非挥发性存储器的制造方法，还包括在形成 该源极区之后，在各该沟槽中形成第二导体层，该第二导体层覆盖住该隔离 结构，且与该源极区电连接。
16、 如权利要求15所述的非挥发性存储器的制造方法，还包括在形成 该浮置栅极之后、形成该源极区之前，在各该沟槽中形成介电层，覆盖住该 浮置栅极。
17、 如权利要求16所述的非挥发性存储器的制造方法，还包括在形成 该介电层的步骤之后、形成该源极区之前，在该介电层上形成保护层。
18、 如权利要求17所述的非挥发性存储器的制造方法，其中该保护层 的材料包括未掺杂多晶硅。
19、 如权利要求8所述的非挥发性存储器的制造方法，还包括在形成该 沟槽之后、形成该第一导体层之前，在各该沟槽内壁形成穿隧介电层。
20、 如权利要求8所述的非挥发性存储器的制造方法，还包括在形成该 控制栅极之后，在该控制栅极未与该沟槽相邻侧的该基底中形成漏极区。
全文摘要
一种浮置栅极的制造方法，先提供基底，基底中已形成有隔离结构，且隔离结构的顶面高于基底顶面，继而在基底上形成掩模层，覆盖住隔离结构。之后，在基底与掩模层中形成沟槽，并在沟槽内壁形成穿隧介电层。接着，在沟槽中填入导体层，导体层的顶面低于隔离结构顶面、高于基底顶面，且导体层表面具有一个凹陷。进而在导体层上的沟槽侧壁形成间隙壁，再以间隙壁为掩模，移除部分导体层，在沟槽侧壁形成浮置栅极。
文档编号H01L21/70GK101118852SQ20061010841
公开日2008年2月6日 申请日期2006年8月2日 优先权日2006年8月2日
发明者姚永中, 王心德 申请人:力晶半导体股份有限公司