专利名称：闸流晶体管及其制造方法
技术领域：
本发明一般地涉及一种半导体部件，具体涉及一种闸流晶体管。
背景技术：
闸流晶体管是在功率控制应用中用作开关的半导体器件。通常，闸流晶体管包括多层P型半导体材料和N型半导体材料。其中，各种类型的闸流晶体管包括三端双向可控硅开关元件(triacs)、可控硅整流器(SCR)、硅对称二端开关元件(sidacs)和二端交流开关(diacs)。这些器件在P型和N型半导体材料的层数上和端子数目上相互不同。例如，三端双向可控硅开关元件是具有三个端子的五层半导体器件，可控硅整流器(SCR)是具有三个端子的四层半导体器件，硅对称二端开关元件是具有两个端子的五层半导体器件，二端交流开关是具有两个端子的三层半导体器件。由于P型和N型半导体材料的结构，闸流晶体管可包括多个PN结。每个PN结都具有与其相关联的小的结电容。当通过闸流晶体管施加电压时，充电电流Ic流过该结。由公式1给出电流Ic的量Ic＝C*(dv/dt) 公式1其中Ic是充电电流单位安培数；C是结电容单位法拉数；dv/dt是开关能力的量度。
当电流Ic等于或超出闸流晶体管触发电流IGT时闸流晶体管打开。为了防止快速升高电压，半导体部件制造者通常包括具有闸流晶体管的保护电路。该保护电路增加了闸流晶体管的成本并限制了闸流晶体管可有效操作的温度范围。
闸流晶体管的另一缺点在于，其可具有不平衡的触发电流IGT。尽管不平衡的触发电流使得由较厚晶片制成的闸流晶体管变劣，但是使用较厚晶片仍是有利的，这是由于其增加了闸流晶体管的额定阻断电压(blocking voltage rating)。
因此，需要具有提高的开关能力及平衡的触发电流的闸流晶体管。而且，其对于成本有效地制造闸流晶体管是有利的。
发明内容
根据本发明的一个方面，提供一种闸流晶体管，特征在于具有第一和第二表面的第一导电类型的半导体衬底；第二导电类型的第一掺杂区，自第一表面延伸到半导体衬底中，第一掺杂区在半导体衬底中具有垂直边界，其中一部分垂直边界具有第一凹口；和第一导电类型的第二掺杂区，其从第一表面延伸到第一掺杂区中。
根据本发明的另一方面，提供一种制造闸流晶体管的方法，特征在于以下步骤提供第一导电类型的半导体衬底，该半导体衬底具有第一和第二表面；在半导体衬底中形成第二导电类型的第一掺杂区，该第一掺杂区自第一表面延伸到半导体衬底中，并具有在半导体衬底中的垂直边界，其中垂直边界的一部分具有凹口；和在半导体衬底中形成第一导电类型的第二掺杂区，该第二掺杂区自第一表面延伸到第一掺杂区中。
根据以下结合附图的详细描述，本发明将更容易理解，附图中，相似的参考符号表示相似的元件，且其中图1是根据本发明实施方式早期制造步骤中闸流晶体管的截面侧视图；图2是稍后制造步骤中图1的闸流晶体管的截面侧视图；图3是稍后制造步骤中图2的闸流晶体管的截面侧视图；图4是稍后制造步骤中图3的闸流晶体管的截面侧视图；
图5是稍后制造步骤中图4的闸流晶体管的截面侧视图；图6是稍后制造步骤中图5的闸流晶体管的截面侧视图；图7是根据本发明另一实施方式制造期间闸流晶体管的截面侧视图；图8是根据本发明再一实施方式制造期间闸流晶体管的截面侧视图；图9是根据本发明再一实施方式制造期间闸流晶体管的截面侧视图；图10是根据本发明再一实施方式早期制造步骤中闸流晶体管的截面侧视图；图11是稍后制造步骤中图10的闸流晶体管的截面侧视图；图12是稍后制造步骤中图11的闸流晶体管的截面侧视图；图13是稍后制造步骤中图12的闸流晶体管的截面侧视图；图14是稍后制造步骤中图13的闸流晶体管的截面侧视图；图15是稍后制造步骤中图14的闸流晶体管的截面侧视图；图16是根据本发明再一实施方式在制造期间闸流晶体管的截面侧视图；图17是根据本发明再一实施方式在制造期间闸流晶体管的截面侧视图。
具体实施例方式
总之，本发明提供一种具有平衡触发电流和改善的整流抗扰性(commutation immunity)的闸流晶体管，以及一种用于制造该闸流晶体管的方法。本发明适合于用在各种类型的闸流晶体管的制造中，包括三端双向可控硅开关元件、可控硅整流器(SCR)、硅对称二端开关元件、二端交流开关等。根据本发明制造三端双向可控硅开关元件的优点在于，其可以以四种操作开启模式(gating modes)中任一种开启三端双向可控硅开关元件。如本领域技术人员所知道的，三端双向可控硅开关元件以高达四种偏置结构或开启模式中的一种被偏置。在所有开启模式中，顶阴极(还被称作主要端子I)处于地电势。在第一开启模式中，底阴极(也被称作阳极或主要端子II)和栅极电极都被偏置为具有正极性的电压，即，底阴极和栅极被偏置为相同极性的电压且其为正极性。应当理解，当电极被偏置为具有正极性的电压时，其正偏置，且当电极被偏置为具有负极性的电压时，其负偏置。在第二开启模式中，底电极正偏置，且栅极电极负偏置。在第三开启模式中，底阴极和栅极电极负偏置，即，底阴极和栅极电极被偏置为相同极性的电压，且其为负极性。在第四开启模式中，底阴极负偏置且栅极电极正偏置，以使阳极端子和栅端子偏置相反极性的电压。在第一、第二、第三和第四开启模式中操作闸流晶体管还称作分别在第一、第二、第三和第四象限中操作。在第三或第四象限中操作三端双向可控硅开关元件与第一或第二象限中操作三端双向可控硅开关元件相比需要较高的触发电流。三端双向可控硅开关元件的特征图是当以不同操作模式操作时在其触发电流之间平衡，即，在所有象限中触发电流灵敏度的均匀性。对于适当地在第一、第二、第三和第四象限中平衡触发电流需要最佳的器件扩散工艺和图形设计。例如，希望第三和第四象限中的触发电流与第一和第二象限中的触发电流相匹配。
图1是根据本发明实施方式制造阶段早期闸流晶体管10的截面侧视图。图1中示出的是具有表面14和16的半导体衬底12。半导体衬底12具有从大约170微米(7密尔)到大约350微米(14密尔)范围内的厚度。优选地，半导体衬底12具有大约230微米(9密尔)的厚度。根据一种实施方式，半导体衬底12掺杂有N型导电性的杂质材料或掺杂剂，且具有从大约5×1013原子每立方厘米(原子/cm3)到大约3×1014原子/cm3范围内的掺杂剂浓度。合适的N型导电性掺杂剂包括磷和砷。应当注意，半导体衬底12的杂质材料类型和杂质材料导电类型不构成本发明的限制。可选地，半导体衬底12可掺杂有P型导电性的杂质材料。应当理解，当用P型导电性的杂质材料掺杂半导体衬底12时，在此以下描述的掺杂区为相反导电类型，且在此以上描述的偏置条件应当为相反的符号(sign)。
介电层形成于表面14上，并使用光刻技术将其图形化以形成掺杂剂阻挡掩模18。P型导电性的杂质材料沉积于表面14的暴露部分和表面16上，以形成预沉积层20和22。预沉积层20从表面14向半导体衬底12中延伸，且预沉积层22从表面16向半导体衬底12中延伸。以实例的方式，杂质材料为硼，并沉积该杂质材料以具有从大约14欧姆每方块(Ω/方块)到大约400Ω/方块范围内的电阻。合适的硼源包括三氯化硼、乙硼烷等。
现在参考图2，将预沉积层20和22的杂质材料驱入半导体衬底12中，以形成掺杂区24和26。在从大约1,100摄氏度(℃)到大约1,270℃范围内的温度下，进行该驱入达从大约20小时到大约40小时范围内的时间。掺杂区24从表面14延伸到半导体衬底12中，掺杂区26从表面16延伸到半导体衬底12中。掺杂区24包括具有垂直边界28的部分，该边界28具有凹口30，该凹口30具有横向边界32和34以及垂直边界36。自表面14到垂直边界28的距离大于自表面14到凹口30的垂直边界36的距离。由于杂质材料或掺杂剂不沉积在掺杂掩模18下方或被掺杂掩模18保护的表面14部分上，因此凹口30升高。当在蚀刻掩模18相对侧上的部分预沉积层20横向和垂直扩散并交叠同时将掺杂剂驱入到半导体衬底12中时，形成凹口30。掺杂区26具有垂直边界38。
根据一种实施方式，驱入预沉积层20、22的杂质材料热氧化表面14和16，并形成氧化层40和42。热氧化表面14和16典型地再次设置掺杂掩模18的形状。替代地，可移除已经形成于表面14和16上的掺杂掩模18和任何氧化物，并可分别于表面14和16上形成介电层40和42。用于形成介电层40和42的替代方法的技术包括热氧化、化学气相沉积、溅射等。举例来说，介电层40和42是氧化物。
现在参考图3，图形化介电层40以具有开口52和54，且图形化介电层42以具有开口56。将P型导电性的杂质材料沉积到通过开口52、54和56暴露出的部分表面14和16上，以分别形成预沉积层62、64和66。举例来说，掺杂材料为硼，并沉积至具有从大约0.3Ω/方块到大约2Ω/方块范围内的电阻。合适的硼源包括三氯化硼、乙硼烷等。
现在参考图4，将设置在表面14和16的暴露部分上的杂质材料驱入到半导体衬底12中，以形成掺杂区72、74和76。在从大约1,200℃到大约1,270℃范围内的温度下，进行驱入达从大约2小时至大约6小时范围内的时间。掺杂区72和74从表面14延伸到半导体衬底12中，掺杂区76从表面16延伸到半导体衬底12中。掺杂区72用作闸流晶体管10的阴极区，掺杂区74用作闸流晶体管10的栅极区。根据一种实施方式，驱入预沉积层62、64和66的杂质材料热氧化表面14和16，并形成了氧化层68、69和70。
现在参考图5，移除在掺杂掩模18与掺杂区72之间和掺杂掩模18与掺杂区74之间的部分介电层40，以分别形成暴露出部分表面14的开口78和79。也可移除接近掺杂区72的部分掺杂阻挡掩模18。此外，移除与掺杂区76相邻并在掺杂区72下部的部分介电层42，以形成暴露出部分表面16的开口80。N型导电类型的杂质材料沉积于通过开口78、79和80暴露出的部分表面14和16，以分别形成预沉积层82、83和84。举例说明，杂质材料为磷或含磷材料，沉积成具有从大约0.3Ω/方块至大约2Ω/方块范围内的电阻。合适的磷源包括氧三氯化磷(POCl3)、磷化氢(PH3)、五氧化磷等。
现在参考图6，将设置在表面14和16的暴露部分上的杂质材料驱入半导体衬底12中，以形成掺杂区85、86和88，其中掺杂区86与掺杂区85横向隔开。在从大约1,200℃到大约1,270℃的范围内的温度下，进行驱入达从大约2小时到大约6小时范围内的时间。掺杂区85和86从表面14延伸到半导体衬底12中，且掺杂区88从表面16延伸到半导体衬底12中。自表面14移除氧化层68和69以及在掺杂区72和85上方的一部分介电层40。自表面16移除氧化层42。
对掺杂区72、85、74、86、76和88制作电接触。更具体地，形成与掺杂区72和85接触的顶阴极接触92，形成与掺杂区74和86接触的栅极接触94，形成与底掺杂区76和88接触的底阴极接触95。在介电材料中形成开口和形成电接触的技术对于本领域技术人员是公知的。
闸流晶体管10的优点在于提供一种局部(localize)高度灵敏触发点的方式。例如，凹口30与掺杂区85垂直相邻，且与掺杂区85共同形成增益增强位置或区90。区90局部增加了形成于掺杂区24和85之间的NPN晶体管的增益。该特征有助于产生较快开启(低Igt)和较快截止(高IH)的SCR。
图7是根据本发明另一实施方式的闸流晶体管100的截面侧视图。闸流晶体管100与闸流晶体管10相似，除了没有形成参考图3示出并描述的预沉积层62、64和66。由此，掺杂区72、74和76不形成于闸流晶体管95中。
图8是根据本发明另一实施方式闸流晶体管125的截面侧视图。闸流晶体管125与闸流晶体管10相似，除了其包括从掺杂区85延伸到掺杂区24中的N型导电性的延伸区126。由此，凹口30与掺杂区85和延伸区126共同形成增强提高位置或区128，该位置或区128局部增加由衬底12、掺杂区24和85以及延伸区126形成的NPN晶体管的增益。
图9是根据本发明另一实施方式的闸流晶体管150的截面侧视图。闸流晶体管150与闸流晶体管10相似，除了其包括从掺杂区86延伸到掺杂区24中的N型导电性的延伸区152。由此，凹口30与掺杂区86和延伸区152共同形成增益增强位置或区154，该位置或区局部增加由衬底12、掺杂区24和86、延伸区152形成的NPN晶体管的增益。
图10是根据本发明另一实施方式的闸流晶体管200早期制造步骤中的截面侧视图。图10中示出的是具有表面14和16的半导体衬底12。参考图1描述半导体衬底12。在表面16上形成介电层并使用光刻技术对其进行图形化，以形成掺杂剂阻挡掩模208。P型导电性的杂质材料沉积于表面14上和表面16的暴露部分上，以形成预沉积层210和212。预沉积层210从表面14延伸到半导体衬底12中，且预沉积层212从表面16延伸到半导体衬底12中。举例来说，掺杂材料为硼，并沉积至具有从大约14欧姆每方块(Ω/方块)到大约400Ω/方块范围内的电阻。合适的硼源包括三氯化硼、乙硼烷等。
现在参考图11，将预沉积层210和212的杂质材料驱入半导体衬底12中，以形成掺杂区214和216。在从大约1,100℃到大约1,270℃范围内的温度下，进行该驱入达从大约20小时到大约40小时范围内的时间。掺杂区214从表面14延伸到半导体衬底12中，掺杂区216从表面16延伸到半导体衬底12中。掺杂区214具有垂直边界218。掺杂区216包括具有垂直边界220的部分，该垂直边界220具有凹口222，该凹口222具有横向边界224和226以及垂直边界228。自表面16到垂直边界220的距离大于自表面16到凹口222的垂直边界228的距离。当将掺杂剂驱入半导体衬底12中时，通过蚀刻掩模208的相对侧上的部分预沉积层212横向和垂直地扩散和重叠来形成凹口222。由于掺杂剂不沉积在掺杂掩模208下方或被掺杂掩模208保护的部分表面16上，因此凹口222升高。
根据一种实施方式，预沉积层210和212的杂质材料的驱入热氧化表面14和16，并分别形成氧化层230和232。热氧化表面14和16典型地重新设置掺杂掩模208的形状。替代地，可移除已经形成于表面14和16上的掺杂掩模208和任何氧化物，并且介电层230和232可分别形成于表面14和16上。用于形成介电层230和232的替代方法的技术包括热氧化、化学气相沉积、溅射等。举例来说，介电层230和232为氧化物。
现在参考图12，图形化介电层230以具有开口234和236，且图形化介电层232以具有开口238。将P型导电性的杂质材料沉积于由开口234、236和238暴露出的部分表面14和16上，以分别形成预沉积层240、242和244。举例来说，杂质材料为硼且沉积至具有从大约0.3Ω/方块到大约2Ω/方块范围内的电阻。合适的硼源包括三氯化硼、乙硼烷等。
现在参考图13，将设置在表面14和16暴露部分上的杂质材料驱入半导体衬底12中，以形成掺杂区246、248和250。在从大约1,200℃到大约1,270℃范围内的温度下，进行该驱入达从大约2小时到大约6小时范围内的时间。掺杂区246和248从表面14延伸到半导体衬底12中，掺杂区250从表面16延伸到半导体衬底12中。掺杂区246用作闸流晶体管10的阴极区，掺杂区248用作闸流晶体管10的栅极区。根据一种实施方式，预沉积层240、242和244的杂质材料的驱入热氧化表面14和16，并由表面14形成氧化层252和254，由表面16形成氧化层256。
现在参考图14，移除在掺杂区248和掺杂区246之间的一部分介电层230，以形成开口258，和移除在掺杂区250上方的一部分介电层230，以形成开口260。开口258和260暴露出部分表面14。移除掺杂掩模208和与掺杂掩模208相邻的部分介电材料232，以形成暴露出表面16的开口262。N型导电性的杂质材料沉积于由开口258、260和262暴露出的部分表面14和16上，以分别形成预沉积层264、266和268。举例来说，杂质材料为磷或含磷材料，沉积至具有从大约0.3Ω/方块到大约2Ω/方块范围内的电阻。合适的磷源包括氧三氯化磷(POCl3)、磷化氢(PH3)、五氧化磷等。
现在参考图15，将设置在表面14和16暴露部分上的杂质材料驱入半导体衬底12中，以形成掺杂区270、272和274，其中掺杂区274与掺杂区250横向隔开。在从大约1,200℃到大约1,270℃范围内的温度下，进行该驱入达从大约2小时到大约6小时范围内的时间。掺杂区270和272从表面14延伸到半导体衬底12中，掺杂区274从表面16延伸到半导体衬底12中。自表面14移除在掺杂区246、272、248和270上方的氧化层252和254以及一部分介电层230。自表面16移除氧化层232。
制作至掺杂区246、272、248、270、250和274的电接触。更具体地，形成与掺杂区246和272接触的顶阴极接触280，形成与掺杂区248和270接触的栅极接触282，并形成与底掺杂区250和274接触的底阴极接触284。用于在介电材料中形成开口和形成电接触的技术对本领域技术人员是公知的。闸流晶体管200的优点在于提供局部高灵敏度触发点的方式。例如，凹口222与掺杂区274垂直相邻，并与掺杂区274共同形成增益增强位置或区288。区288局部增加形成于掺杂区12、216和274之间的NPN晶体管的增益。三端双向可控硅开关元件200的另一优点在于，其通过设置而非扩散处理提高了触发电流平衡。改进设计的结果是，可调整扩散处理以提供具有较佳动态特性的三端双向可控硅开关元件，即，三端双向可控硅开关元件具有抵抗快速变化电压信号的较高稳定性。此外，根据本发明的结构可用于制造能够在第三象限(栅极负、或负逻辑应用)中和第四象限(正或负逻辑应用)中操作的三端双向可控硅开关元件。
现在参考图16，其为根据本发明另一实施方式的闸流晶体管300的截面侧视图。闸流晶体管300与闸流晶体管200相似，除了其进一步包括掺杂区，该掺杂区具有与闸流晶体管10相似的凹口。因此，保留了与闸流晶体管200的那些相似的部件的参考符号。字母A附加到参考符号30、32、34和36，以识别在与闸流晶体管10的凹口30相似的闸流晶体管300中的凹口。由此，闸流晶体管300具有凹口30A，其具有横向边界32A和34A以及垂直边界36A。闸流晶体管300的优点在于其提供了局部高灵敏度触发点的另一方式。例如，凹口30A可垂直地与掺杂区270相邻，并与掺杂区270共同形成增益增强的位置或区302。区302局部增加形成于掺杂区12、214和270之间的NPN晶体管的增益。三端双向可控硅开关元件300的另一优点在于，当在所有象限中尤其在象限2和3(栅极负)中操作时，其具有提高的触发电流平衡和较低的触发电流。
图17是根据本发明另一实施方式的闸流晶体管350的截面侧视图。闸流晶体管350与闸流晶体管300相似，除了其包括从掺杂区270延伸到掺杂区214中的N型导电性的延伸区352。由此，凹口30A与掺杂区270和延伸区352一起形成增益增强的位置或区354，该位置或区354局部增加了由衬底12、掺杂区214和270以及延伸区352形成的NPN晶体管的增益。此外，N型导电性的延伸区356自掺杂区174延伸到掺杂区216中，从而在掺杂区216中产生增益增强的位置358，以局部增加由衬底12、掺杂区216和274以及延伸区356形成的NPN晶体管的增益。
尽管在此已经公开了某些优选实施方式和方法，但是本领域技术人员根据上面的公开会明白，可以作出各种这种实施方式和方法的变化和改进，而不背离本发明的精神和范围。例如，可由掺杂区中的任一个形成掺杂延伸区，以用于增益增强位置。意指本发明仅限于附属的权利要求和适用法律的规定和原则所要求的范围。
权利要求
1.一种闸流晶体管，特征在于具有第一和第二表面的第一导电类型的半导体衬底；第二导电类型的第一掺杂区，自第一表面延伸到半导体衬底中，第一掺杂区在半导体衬底中具有垂直边界，其中一部分垂直边界具有第一凹口；和第一导电类型的第二掺杂区，其从第一表面延伸到第一掺杂区中。
2.根据权利要求1的闸流晶体管，进一步特征在于第二导电类型的第三掺杂区，其自第二表面延伸至半导体衬底中，第三掺杂区具有垂直边界。
3.根据权利要求2的闸流晶体管，进一步特征在于第一导电类型的第四掺杂区，其自第二表面延伸到第三掺杂区。
4.根据权利要求3的闸流晶体管，进一步特征在于第一导电类型的第五掺杂区，其自第一表面延伸到第一掺杂区中，该第五掺杂区与第二掺杂区横向隔开。
5.根据权利要求4的闸流晶体管，其中具有第一凹口的第一掺杂区的垂直边界部分与第二掺杂区垂直相邻，且其中第一凹口和第二掺杂区在第一掺杂区中共同形成增益增强区。
6.根据权利要求4的闸流晶体管，其中具有第一凹口的第一掺杂区的垂直边界部分与第五掺杂区垂直相邻，且其中第一凹口和第五掺杂区在第一掺杂区中共同形成增益增加区。
7.根据权利要求4的闸流晶体管，进一步特征在于第一导电类型的掺杂延伸区，其自第二掺杂区延伸到第一掺杂区中。
8.根据权利要求4的闸流晶体管，进一步特征在于第一导电类型的掺杂延伸区，其自第五掺杂区延伸。
9.根据权利要求3的闸流晶体管，其中第三掺杂区的垂直边界具有第二凹口。
10.一种制造闸流晶体管的方法，特征在于以下步骤提供第一导电类型的半导体衬底，该半导体衬底具有第一和第二表面；在半导体衬底中形成第二导电类型的第一掺杂区，该第一掺杂区自第一表面延伸到半导体衬底中，并具有在半导体衬底中的垂直边界，其中垂直边界的一部分具有凹口；和在半导体衬底中形成第一导电类型的第二掺杂区，该第二掺杂区自第一表面延伸到第一掺杂区中。
全文摘要
一种闸流晶体管和用于制造该闸流晶体管的方法，该方法包括提供半导体衬底，该半导体衬底具有第一和第二主表面。在半导体衬底中形成第一掺杂区，其中该第一掺杂区自第一主表面延伸到半导体衬底中。第一掺杂区具有垂直边界，且该垂直边界具有凹口部分。在第一掺杂区中形成第二掺杂区，其中该第二掺杂区自第一主表面延伸到第一掺杂区中。在半导体衬底中形成第三掺杂区，其中第三掺杂区自第二主表面延伸到半导体衬底中。
文档编号H01L21/332GK1988173SQ20061014938
公开日2007年6月27日 申请日期2006年11月16日 优先权日2005年12月22日
发明者艾曼纽尔·索塞多-夫劳斯 申请人:半导体元件工业有限责任公司