专利名称：：层叠型正特性热敏电阻的制作方法
技术领域：
：本发明涉及用于过电流保护、温度检测等的层叠型正特性热敏电阻，尤其涉及提高室温电阻值随时间的变化率的层叠型正特性热敏电阻。
背景技术：
：近年来，在电子设备的领域中要求小型化，在这些电子设备中搭载的正特性热敏电阻也要求小型化。该正特性热敏电阻具有正的电阻温度特性，作为被小型化的正特性热敏电阻例如公知有层叠型正特性热敏电阻。这种层叠型正特性热敏电阻，通常具有陶瓷原材，该陶瓷原材具有多个半导体陶瓷层和沿半导体陶瓷层的界面分别形成的多个内部电极层，其中该多个半导体陶瓷层具有正的电阻温度特性，在上述陶瓷原材的两端部上述内部电极层按照互相不同的方式引出，按照与该被引出的内部电极层电连接的方式形成外部电极。此外，作为半导体陶瓷层采用以BaTi03系列陶瓷材料为主成分的陶瓷层。进而，为了采用BaTi03系列陶瓷材料发现正的电阻温度特性，添加有极微量的半导体化剂，但作为该半导体化剂一般多采用Sm。此外，作为层叠型正特性热敏电阻的内部电极材料广泛使用Ni。通常，在成为半导体陶瓷层的陶瓷印刷电路基板(greensheet)上丝网印刷内部电极用导电性膏剂来形成导体图案，以规定顺序层叠形成了导体图案的陶瓷印刷电路基板，将陶瓷印刷基板和导体图案一体烧制，从而形成层叠型正特性热敏电阻的陶瓷原材。然而，在采用Ni作为内部电极材料的情况下，在大气气氛下被一体烧成的Ni被氧化，因此需要在还原气氛下一体烧制，但在还原气氛下一体烧制时，半导体陶瓷层也被还原，因此不能得到充分的电阻变化率。因此，通常在还原气氛下进行一体烧制后，另外在大气气氛下或者氧气气氛下进行再氧化处理。然而，该再氧化处理难以控制热处理温度，难以遍布氧气至陶瓷厚材的中央部，因此存在产生氧化变形而不能得到充分的电阻变化率的担心。在此，在专利文献l中提出了下述层叠型正特性热敏电阻，即设半导体陶瓷层的空隙率为540体积％，在分别位于关于层叠方向的最外侧的两个内部电极间存在的有效层即多个陶瓷层中、位于层叠方向的中央部的热敏电阻层的空隙率，比位于层叠方向的外侧的热敏电阻层的空隙率高的层叠型正特性热敏电阻。在专利文献l中，设半导体陶瓷层的空隙率为540%体积，但如果将该空隙率换算为烧结密度，则大致相当于理论烧结密度的60%以上95%以下。而且，在该专利文献l中，将半导体陶瓷层的实际测量烧结密度降低到理论烧结密度的60以上95%以下，使中.央部的热敏电阻层的空隙率比外侧的热敏电阻层大，.从而容易遍布氧气至陶瓷原材的中央部，由此防止产生氧气变形，.以得到期望的电阻变化率。另一方面，在还原气氛下将应成为半导体陶瓷层的陶瓷印刷电路基板和应成为内部电极层的导体图案一体烧制后，若在大气气氛下或氧气气氛下一体烧成，由于对半导体陶瓷层施加过许多的热及历史气氛，因此担心在半导体陶瓷层产生变形，室温电阻值随时间的变化率变大。因此，作为减小这种室温电阻值随时间的变化率的方法，如专利文献2所示，提出了对形成外部电极的陶瓷原材实施6(TC以上20(TC以下的热处理的层叠型正特性热敏电阻的制造方法。在该专利文献2中，在陶瓷原材上形成外部电极后，通过以60200'C的温度进行热处理，从而慢慢地缓和上述半导体陶瓷层的变形，使室温电阻值随时间的变化率稳定化。专利文献h特开2005—93574号公报专利文献2:特开2004—134744号公报但是，在专利文献2的制造方法中，以6020(TC的温度进行热处理，但为了使室温电阻值随时间的变化率稳定化，需要IOO个小时左右的热处理时间(参照专利文献2、第0023段)。因此存在热处理需要长时间，生产效率变差，批量生产性不佳的问题。此外，如专利文献l所述，采用Sm作为半导体化剂时，如果半导体陶瓷层的烧结密度降低，则粒子间的结合也变弱，晶格变得不稳定，因此即使实施例如专利文献2那样的热处理，也难以使室温电阻值随时间的变化率足够稳定。
发明内容本发明正是鉴于上述情况而提出的，其目的在于提供一种即使在具有以BaTi03系列陶瓷材料为主成分的烧结密度低的半导体陶瓷层的情况下，不采用热处理等烦杂方法，室温电阻值随时间的变化率也会小的层叠型正特性热敏电阻。为了实现上述目的，本发明者着重专门研究的结果，即使在半导体陶瓷层以BaTi03系陶瓷材料为主成分，并且实际测量烧结密度低到理论烧结密度的6590%的烧结密度时，Ba位点和Ti位点之比处于0.9981.006的范围，并且添加La、Ce等特定的物质作为半导体化剂，并且使内部电极层的厚度d为0.6pm以上，该厚度d与半导体陶瓷层的厚度D之比d/D小于0.2，通过上述方式，在还原气氛下将内部电极层和半导体陶瓷层一体烧制，并进行再氧化处理也能抑制产生变形，其结果得到能够减小室温电阻值随时间的变化率的结论。本发明正是基于上述结论提出的，本发明相关的层叠型正特性热敏电阻具有实际测量烧结密度为理论烧结密度的65%以上90%以下的半导体陶瓷层与内部电极层交替地层叠并烧成而形成的陶瓷原材；和按照与上述内部电极层电连接的方式形成在上述陶瓷原材的两端部的外部电极，上述半导体陶瓷层，以BaTi03系陶瓷材料为主成分，Ba位点和Ti位点之比为0.998^Ba位点/Ti位点^1.006且包括从La、Ce、Pr、Nd以及Pm中选择的至少一种元素作为半导体化剂，上述内部电极层的厚度d以及上述半导体陶瓷层的厚度D满足d^0.6pm且d/D<0.2。此外，根据本发明者们的进一步专门研究的结果可知，通过使半导体化剂的添加量处于相对BaTi03系陶瓷材料的Ti100摩尔部为0.10.5摩尔部的范围时，能够提高烧结性，并且即使以更低温烧制也能维持大的电阻变化率并且能减小室温电阻值。即本发明的层叠型正特性热敏电阻的特征在于，在相对上述BaTi03系陶瓷材料的TilOO摩尔部为0.1摩尔部以上0.5摩尔部以下的范围下含有上述半导体化剂。发明效果通过上述层叠型正特性热敏电阻，上述半导体陶瓷层，以BaTi03系陶瓷材料为主成分，Ba位点和Ti位点之比为0.998^Ba位点/Ti位点S1.006且包括从La、Ce、Pr、Nd以及Pm中选择的至少一种元素作为半导体化剂，上述内部电极层的厚度d以及上述半导体陶瓷层的厚度D满足d■0.6戶且d/D<0.2，因此即使在半导体陶瓷层的实际测量烧结密度低到理论烧结密度的6590%的烧结密度时，不进行长时间的热处理也能减小变形，能够得到室温电阻值随时间的变化率小的层叠型正特性热敏电阻。此外，在相对上述BaTi03系陶瓷材料的Til00摩尔部为0.1摩尔部以上0.5摩尔部以下的范围下含有上述半导体化剂，因此能够实现烧制温度的低温化，即使以更低温烧结也能仍旧维持大的电阻变化率，能够减小室温电阻值。因此，室温电阻值随时间的变化率减小，而且能够得到具有大的电阻变化率和小的室温电阻值的层叠型正特性热敏电阻。图1为示意地表示本发明相关的层叠型正特性热敏电阻的一实施方式的概略剖面图。图中2一半导体陶瓷层；3a、3b—内部电极层；4一陶瓷原材；5a、5b—外部电极。具体实施方式接下来，对本发明的实施方式详细地进行说明。图1为示意地表示本发明相关的层叠型正特性热敏电阻的一实施方式的示意剖面图。该层叠型正特性热敏电阻，在具有半导体陶瓷层2的陶瓷原材4的内部埋设有内部电极层3a、3b。然后，在陶瓷原材4的两端部，按照与内部电极层3a、3b电连接的方式形成有外部电极5a、5b。即按照交替地将内部电极层3a向陶瓷原材4的一方的端面引出，将内部电极层3b向陶瓷原材4的另一方的端面引出的方式形成。之后，外部电极5a与内部电极层3a电连接，外部电极5b与内部电极层3b电连接。此外，在外部电极5a、5b的表面形成有由Ni等构成的第1镀膜6a、6b，进而在第1镀膜6a、6b的表面形成有由Sn等构成的第2镀膜7a、7b。之后，上述半导体陶瓷层2的实际测量烧结密度在理论烧结谜底的65%以上90%以下。即实际烧结密度小于理论烧结密度的65%时，烧结密度过低，因此陶瓷原材4的机械强度降低，室温电阻值提高。另一方面，如果实际烧结密度超过理论烧结密度的卯％，烧结密度过高，因而难以采用再氧化处理使氧气遍布直到陶瓷原材4的中央部，因此不能顺利进行再氧化处理。故而不能得到足够的电阻变化率，室温电阻值随时间的变化率也变大。与此相对，在半导体陶瓷层2的实际测量烧结密度为理论烧结密度的65%以上90%以下时，不仅不会导致机械强度的降低，还能够采用再氧化处理使氧气遍布直到陶瓷原材4的中央部，其结果能够得到具有充分的电阻变化率的层叠型正特性热敏电阻，而且也能仍旧维持室温电阻值随时间的变化率较小。上述半导体陶瓷层2，从组成上来说以具有钙钛矿结构(一般式AB03)的BiTi03系列陶瓷材料为主要成分，并且含有La、Ce、Pr、Nd以及Pm中的至少一种作为半导体化剂，由此实现室温电阻值随时间的变化率的降低化。具体地来说，构成主成分的BiTi03系陶瓷材料按照Ba位点(site)和Ti位点之比(Ba位点/Ti位点)为0.998以上1.006以下的方式被配合。即Ba位点/Ti位点小于0.998时，室温电阻值随时间的变化率变大，并且室温电阻值也变大。另一方面，在Ba位点/Ti位点超过1.006时，室温电阻值随时间的变化率也变大，室温电阻值也变高。尤其，在高温高湿度下(例如6CTC、湿度8590%)长时间放置时，室温电阻值随时间的变化率也变大。在此，在本实施方式中，按照Ba位点/Ti位点成为0.998以上1.006以下的方式调整各组成的配合量。另外，所谓Ba位点，在采用一般式AB03表示的BaTi03中是指Ba配位的A位点整体。因此，在本实施方式的情况下，上述半导体化剂与Ba的一部分置换而被配位在A位点，但Ba位点也指除了Ba还包括这些半导体化剂和其他置换元素的物质。同样，所谓Ti位点表示Ti配位的B位点整体，因此，在用Ni置换Ti的一部分的情况下，是指除了Ti还包括这些置换元素的物质。此外，作为在半导体陶瓷层2中所含有的半导体化剂限定为La、Ce、Pr、Nd以及Pm(以下将这些半导体化剂总称为"特定的半导体化剂")，其理由如下。如专利文献1中所述，在这种层叠型正特性热敏电阻中，一般使用Sm作为半导体化剂，但在使用该Sm作为半导体化剂时，具有室温电阻值随时间的变化率变大的倾向。其原因在于由于Sm容易固溶于Ba位点和Ti位点双方，因此如果受到热或历史气氛的影响，则陶瓷的晶格容易产生变形。另一方面，根据本发明者们的研究结果可知，如果Ba位点/Ti位点在0.998以上1.006以下，并且使用上述特定的半导体化剂，则这些特定的半导体化剂选择性地固溶于Ba位点，其结果晶格容易稳定化，减轻陶瓷的变形。即在Ba位点/Ti位点在0.998以上1.006以下，并且使用上述特定的半导体化剂的情况下，由于特定的半导体化剂选择性地固溶到Ba位点，因此认为即使半导体陶瓷层2的实际测量烧结密度低到理论烧结密度的6590%，半导体陶瓷层2的晶格也难以产生变形，由此室温电阻值随时间的变化率变小。此外，通过使半导体陶瓷层2中含有上述半导体化剂，而能减小室温电阻值随时间的变化率，但对于Til00摩尔部，如果为0.1摩尔部以上0.5摩尔部以下时，则能够降低室温电阻值并且得到足够的电阻变化率，因此更优选。即在以往的使用Sm作为半导体化剂时，为了得到低的室温电阻值和足够大的电阻变化率，公知需要在125(TC以上的高温度下在还原气氛下烧制。然而，可知本发明者们反复专门研究后发现，在使半导体陶瓷层2中含有上述特定的半导体化剂相对Ti摩尔部在0.1摩尔部以上0.5摩尔部以下的范围内的情况下，即使在还原气氛下以115(TC的低烧制温度烧成，也能仍I日维持足够大的电阻变化率，能够减小室温电阻值。而且，通过使半导体陶瓷层2中含有上述半导体化剂，从而能够减小室温电阻值随时间的变化率，因此如果设特定的半导体化剂的含有量相对于Ti100摩尔部为0.1摩尔部以上0.5摩尔部以下时，室温电阻值随时间的变化率减小，而且能够得到具有足够大的电阻变化率和小的室温电阻值的层叠型正特性热敏电阻。另外，如果特定的半导体化剂的含有量为相对Ti100摩尔部不足0.1摩尔部时，由于半导体化剂过少，因此不能充分地半导体化，担心室温电阻值增大。另一方面，半导体化剂的含有量在相对Ti100摩尔部超过0.5摩尔部的情况下，室温电阻值也增大，而且此时存在电阻变化率减小的担心，因此根据得到较小的室温电阻值和足够大的电阻变化率的角度来看不优选。此外，该层叠型正特性热敏电阻的内部电极层3a、3b的厚度d形成为0.6pm以上，内部电极层3a、3b的厚度力.和半导体陶瓷层2的厚度D之比d/D形成为小于0.2。即内部电极层3a、3b的厚度d小于0.6pm时，内部电极层3a、3b和外部电极5a、5b之间的接触面积减少，因此电连接变得不稳定，室温电阻值随时间的变化率也变得不稳定。此外，内部电极层3a、3b的厚度d和半导体陶瓷层2的厚度D之比d/D为0.2以上时，内部电极层3a、3b和半导体陶瓷层2被一体烧制并烧结的情况下，受到内部电极层3a、3b和半导体陶瓷层2之间产生的应力的影响而产生变形，因此存在室温电阻值随时间的变化率变大的可能性。与此相对，设内部电极层3a、3b的厚度d为0.6pm以上，由于上述比d/D小于0.2，因此在内部电极层和半导体陶瓷层被一体烧制并烧结时，能够抑制产生构造的变形。在此，在本实施方式中，设内部电极层3a、3b的厚度d为0.6pm以上，上述比d/D小于0.2。另外，作为构成内部电极层3a、3b的内部电极材料，优选与半导体陶瓷层2的欧姆接触优良的材料，优选例如以Ni、Cu等的卑金属构成的单体或合金为主成分的材料。此外，作为构成外部电极5a、5b的外部电极材料，能使用Ag、Ag一Pd以及Pd等贵金属的单体以及合金、或者Ni以及Cu等卑金属的单体以及合金等，但优选选择与内部电极层3a、3b之间的连接以及导通优良的物质。由此，本层叠型正特性热敏电阻，(i)设Ba位点和Ti位点之比为0.998以上1.006以下，(ii)半导体陶瓷层2中含有特定的半导体化剂(La、Ce、Pr、Nd以及Pm)，(iii)设内部电极层3a、3b的厚度d为0.6pm以上，并且上述比d/D小于0.2，因此即使在半导体陶瓷层2的实际测量烧结密度低到理论烧结密度的65%以上90%以下的烧结密度的情况下，也能得到室温电阻值随时间的变化率小、并且抑制产生结构变形的层叠型正特性热敏电阻。尤其通过设半导体化剂的含有量为相对BaTi03系陶瓷材料的TilOO摩尔部为0.1摩尔部以上0.5摩尔部以下，从而可在115(TC的低温下进行烧制，能够得到室温电阻值随时间的变化率减小，且确保足够大的电阻变化率，同时室温电阻值低的高品质的层叠型正特性热敏电阻。接下来，对上述层叠型正特性热敏电阻的制造方法进行说明。首先，准备BaC03、1102以及]^203、Ce02、Pr60、Nd203、Pm203中的任意一种作为原始材料。而且，按照陶瓷组成为(Ba卜A)xTiy03(其中，A为La、Ce、Pr、Nd、Pm中的至少一种，0.998Sx/y^1.006，优选0.001^0^0.005)的方式对上述原始材料进行规定量称重。接下来，将该称重物与部分稳定化氧化锆等(以下称为"PSZ球")的粉碎介质一起投入到球磨机中而充分进行湿式混合粉碎，之后以规定温度(例如10001200°C)进行煅烧后，制作陶瓷粉末。接下来，在上述陶瓷粉末中加入有机粘合剂中，采用湿式进行混合处理，来制作陶瓷泥桨。之后，采用刮刀法等的片成形法将所得到的陶瓷泥桨成形为片状，来制作陶瓷印刷电路基板。此时，按照烧制后的半导体陶瓷层2的实际测量烧结密度为理论烧结密度的6590%的方式，调整有机粘合剂的添加量。此外，按照烧制后的半导体陶瓷层2的厚度D和内部电极层3a、3b的厚度d之间的关系满足d/D<0.2的方式调整陶瓷印刷电路基板的厚度。接下来，准备以Ni为主成分的内部电极用导电性糊状物。而且，在上述陶瓷印刷电路基板上通过丝网印刷等印刷上述内部电极用导电性糊状物，而形成导体图案。另外，此时按照烧制后的内部电极层3a、3b的厚度d为0.6)im以上，并且上述d/D为d/D<0.2的方式调整导体图案的涂敷厚度。接下来，以规定顺序对形成了这些导体图案的陶瓷印刷电路基板迸行层叠后，将没有形成导体图案的陶瓷印刷电路基板上下配置，进行压接来制作层叠体。接下来，以规定尺寸切断层叠体后收容到铝制的匣(盒)内，以规定的温度(例如30040(TC)进行粘合剂脱离处理，之后在规定的还原气氛下(例如H2气体相对N2气体的浓度为13重量％左右)，以规定温度(例如11001300°C)实施烧制处理，形成内部电极层3a、3b和半导体陶瓷层2交替地被层叠的陶瓷原材4.接着，在大气气氛下或者氧气气氛下，以规定的温度(例如500700°C)下对上述陶瓷原材4进行再氧化处理。接着，对陶瓷原材4的两端部实施溅射处理，形成以Ag为主成分的外部电极5a以及5b。进而，在外部电极5a以及5b的表面通过电解镀敷依次形成Ni皮膜6a、6b以及Sn皮膜7a、7b，由此制造上述层叠性正特性热敏电阻。另外，本发明并不限于上述实施方式。在上述实施方式中，以陶瓷印刷电路基板制作时的有机粘合剂的添加量对半导体陶瓷层2的烧结密度进行调整，但并不限于此。此外，在上述实施方式中，使用溅射法作为外部电极5a、5b的形成方法，但也可通过焙烧处理来形成。即也可将外部电极用导电性糊状物涂敷在陶瓷原材4的两端部，之后以规定温度(例如5008(XTC)烧接来形成，此时也可按照兼作对陶瓷原材4的再氧化处理的方式构成。此外，如果密接性良好，则也可利用溅射法以外的真空蒸镀法等其他薄膜形成方法。此外，在上述实施方式中，使用氧化物作为原始材料，但也可使用碳酸盐等。此外，本发明的层叠性正特性热敏电阻在过电流保护、温度探测中有用，但并不限于此。图1的层叠性正特性热敏电阻中，内部电极层3a、3b交替地与外部电极5a、5b连接，但如果至少一组以上的连续的内部电极层3a、3b经由半导体陶瓷层2连接到与不同电位连接的外部电极5a、5b，则其他的内部电极层3a、3b也不必交替地形成，不限于图1所示形状的层叠型正特性热敏电阻。此外，也可在陶瓷原材4的表面中没有形成外部电极5a、5b的部分中形成玻璃层或树脂层等的保护层(未图示)，因形成这种保护层，从而更加难以受到外部环境的影响，能够抑制温度/湿度等所引起的特性恶化。接下来，对本发明的实施例具体地进行说明。实施例1首先，准备BaC03、Ti02、La203、Ce02、Pr60、Nd203、Pm203、Sm203中的任意一种作为原始材料，按照半导体陶瓷层的组成为(Ba,sA。雄)Ti03(其中，A为La、Ce、Pr、Nd、Pm或Sm)的方式对上述原始材料进行称重。接下来，在这些原始材料中加入纯水，与PSZ球一起在球磨机内混合粉碎10小时，干燥后，以115(TC煅烧两个小时，再次与PSZ球一起在球磨机内进行粉碎而得到煅烧粉。接下来，向所得到的煅烧粉加入丙烯酸系有机粘合剂、作为分散剂的羧酸铵盐以及纯水，与PSZ球一起在球磨机内混合15小时而得到陶瓷泥浆。另外，调整丙稀酸系有机粘合剂的添加量使烧制后的半导体陶瓷层的实际测量烧结密度为理论烧结密度的75%。接下来，通过刮刀法将所得到的陶瓷泥浆成形为片状并进行干燥，按照烧制后的半导体陶瓷层的厚度d为22|im的方式制造陶瓷印刷电路基板。接下来，使Ni粉末和有机粘合剂分散到有机溶剂中而得到内部电极用导电性糊状物。之后，按照烧制后的内部电极层的厚度D为1.1pm的方式将所得到的内部电极用导电性糊状物在陶瓷印刷电路基板的主面上实施丝网印刷后，形成导体图案。即在本实施例中，陶瓷印刷电路基板以及导电图案的各厚度按照烧制后的半导体陶瓷层的厚度d和内部电极层的厚度D之比d/D为0.05的方式进行调整。之后，按照导体图案经由陶瓷印刷电路基板而对置的方式，叠加25张形成有导体图案的陶瓷印刷电路基板，进而将没有形成导体图案的保护用陶瓷电路基板上下各配置5张并压接，接下来切断为长度2.2mm、宽度1.3mm、厚度0.9mm的尺寸得到未加工的层叠体。以在大气中40(TC、12小时对该未加工的层叠体进行脱粘合剂处理后，在H2气体相对N2气体的浓度被调整为3体积％的还原气氛下，在115(TC的烧制温度下烧制2小时，得到半导体陶瓷层和内部电极层被交替层叠的陶瓷原材。接下来，对所得到的陶瓷原材的表面进行滚筒研磨后，将该陶瓷原材浸渍在二氧化硅系的玻璃溶液中进行干燥，接下来，在大气气氛下，以700'C的温度进行包括热处理的再氧化处理，而布陶瓷原材的表面形成玻璃保护层。之后，对形成有玻璃保护层的陶瓷原材中的外部电极形成部分进行滚筒研磨，分别以Cu、Cr以及Ag为对象依次对该陶瓷原材的两端部实施溅射处理，而形成三层构造的外部电极。最后，对外部电极的表面实施电解电镀而依次形成Ni皮膜以及Sn皮膜，制作称试料编号为16的层叠型正特性热敏电阻。接下来，准备试料编号16的各层叠型正特性热敏电阻各10个，在室温电阻25'C、湿度60%的环境下，施加0.01V的电压，通过直流四端子法来测定低温电阻值(初始值)X(12)。接下来，在室温25'C、湿度60%的恒温槽内将上述各试料放置1000小时，之后，从恒温槽取出各试料，再次施加0.01V的电压，通过直流四端子法测定放置1000小时后的室温电阻值X'(Q)，由式(1)求出室温电阻值随时间的变化率AX。△X二(X'—X)/XX100…(1)表1对试料编号16的各10个的试料分别表示最大值、最小值以及平均值。另外，虽然在本实施例中，如上所述按照实际测量烧结密度为理论烧结密度的75%的方式调整丙烯系有机粘合剂的添加量，但该实际测量烧结密度按照如下方式求出即首先层叠多片没有形成导电图案的陶瓷印刷电路基板后实施烧制处理，由此另外制作烧结密度测定用的试料，通过测定该试料的体积和重量来计算出。表1<table>tableseeoriginaldocumentpage14</column></row><table>*为本发明范围外根据表1可知，对于试料编号6，由于使用Sm作为半导体化剂，因此室温电阻值随时间的变化率AX的平均值为8.0%、最小值也达6.3%，大到6%以上。相对地，对于试料编号15，使用特定的半导体化剂即La、Ce、Pr、Nd以及Pm，因此室温电阻值随时间的变化率AX的平均值为1.11.4%，能够小到1.5%以下。即可确认通过使用本发明的特定的半导体化剂，能够大幅抑制室温电阻值随时间的变化率AX。实施例2准备BaC03、Ti02以及作为半导体化剂的Ce02作为原始材料，按照半导体陶瓷层的组成为(Ba。.99sCe。.。。2)Ti03的方式对上述原始材料进行称重，采用与(实施例l)相同的方法/顺序得到煅烧粉。接下来，在所得到的煅烧粉中加入丙烯酸系有机粘合剂、羧酸铵盐(ammoniumpolycarboxylatesalt)(分散剂)以及纯水，与PSZ球一起在球磨机内混合15小时而得到陶瓷泥浆。另外，丙稀酸系有机粘合剂的添加量按照烧制后的实际测量烧结密度为理论烧结密度的60%95%的方式进行调整。之后，采用与(实施例1)相同的方法/顺序，来制作试料编号1118的层叠型正特性热敏电阻。接下来，准备试料编号1118的各层叠型正特性热敏电阻各10个，采用与(实施例1)相同的方法测定室温电阻值X以及室温电阻值随时间的变化率AX。此外，对试料编号1118的各层叠型正特性热敏电阻，求得电阻变化率AR。即对各试料的层叠型正特性热敏电阻的各10个，在施加0.01V的电压的状态下通过直流四端子法测定在温度20°C以及温度25(TC下的电阻值R2s、R25。，通过式(2)求得电阻变化率AR(位数)。△R=log(R250/R25)…(2)表2表示各试料中的实际测量烧结密度相对理论烧结密度的相对比(以下，在该实施例2中简称为"烧结密度")、各试料中的10个热敏电阻的室温电阻值X、室温电阻值随时间的变化率AX以及电阻变化率AR各自的平均值。[表2]<table>tableseeoriginaldocumentpage15</column></row><table>*为本发明的范围外根据该表2可知，由于试料编号11的烧结密度低至60%，因此室温电阻值为3.14fi，大到lfi以上。此外，试料编号18的烧结密度为95%,由于烧结密度高，因此在再氧化处理中到中央部之前不能充分遍布氧气而产生氧化变形，因此室温电阻值随时间的变化率AX大到12.7%，而且电阻变化率AR也小到2位左右，不能得到足够的特性。与此相对，可知试料编号1217的烧结密度处于65%以上90%以下的范围中，因此室温电阻值X为0.1020.671，小到1Q以下，室温电阻值随时间的变化率AX也能抑制到2%以下，而且电阻变化率AR也为4位以上，能够得到充足的电阻变化率AR。实施例3准备BaC03、Ti02以及作为半导体化剂的,Nd203作为原始材料，按照半导体陶瓷层的组成为(Bao.柳Nd謹2)xTiy03,(其中，x/y为0.9961.008)的方式对上述原始材料进行称重，采用与,夂实施例1)相同的方法/顺序得到煅烧粉。接下来，在所得到的煅烧粉中加入丙烯酸系有机粘合剂、羧酸铵盐(分散剂)以及纯水，与PSZ球一起在球磨机内混合15小时而得到陶瓷泥浆。另外，丙稀酸系有机粘合剂的添加量按照烧制后的实际测量烧结密度为理论烧结密度的80%的方式进行调整。之后，采用与(实施例1)相同的方法/顺序，来制作试料编号2127的层叠型正特性热敏电阻。接下来，准备试料编号2127的各层叠型正特性热敏电阻各10个，采用与(实施例1)相同的方法测定室温电阻值X以及室温电阻值随时间的变化率AX，采用与(实施例2)相同的方法求得电阻变化率AR。表3表示各试料中的Ba位点和Ti位点之比x/y、各试料中10个热敏电阻的室温电阻值X、室温电阻值随时间的变化率AX以及电阻变化率AR的各平均值。表3<table>tableseeoriginaldocumentpage16</column></row><table><table>tableseeoriginaldocumentpage17</column></row><table>*为本发明的范围外根据该表3可知，由于试料编号21的Ba位点和Ti位点之比x/y为0.996，小于0.998，因此室温电阻值随时间的变化率AX大到5%以上。此外，可知试料编号27的Ba位点和Ti位点之比x/y为1.008，超过1.006，因此室温电阻值X达到7fl以上，此外，室温电阻值随时间的变化率AX也大到16.9%。与此相对，可知试料编号2226的Ba位点和Ti位点之比x/y处于0.9981.006的范围中，因此室温电阻值X为0.160.20Q，能小于1Q，此外，室温电阻值随时间的变化率AX也小到2.0Q/^以下，电阻变化率AR大到4位以上，能够得到充分的电阻变化率。实施例4准备BaC03、Ti02以及作为半导体化剂的Nd203作为原始材料，按照半导体陶瓷层的组成为(Ba。.998Nd,2)Ti03的方式对上述原始材料进行称重，采用与(实施例l)相同的方法/顺序得到煅烧粉。接下来，在所得到的煅烧粉中加入丙烯酸系有机粘合剂、羧酸铵盐(分散剂)以及纯水，与PSZ球一起在球磨机内混合15小时而得到陶瓷泥浆。另外，丙稀酸系有机粘合剂的添加量按照烧制后的实际测量烧结密度为理论烧结密度的75%进行调整。接下来，按照通过刮刀法使烧制后的半导体陶瓷层的厚度D为1140nm的方式将所得到的陶瓷印刷电路基板成形为片状，并使其干燥而得到陶瓷印刷电路基板。接下来，使Ni粉末和有机粘合剂分散到有机溶剂中而得到内部电极用导电性糊状物。并且，按照烧结后的电极厚度为0.45pm的方式将所得到的内部电极用导电性糊状物在陶瓷印刷电路基板的主面上丝网印刷，形成导体图案。之后，采用与(实施例1)相同的方法/顺序，制作试料31试料51的层叠型正特性热敏电阻。接下来，准备试料编号3151的各层叠型正特性热敏电阻各10个，采用与(实施例l)相同的方法测定室温电阻值随时间的变化率AX。表4表示各试料中的内部电极层的厚度d、半导体陶瓷层的厚度D、其比之d/D以及室温电阻值随时间的变化率AX的平均值。(表4)<table>tableseeoriginaldocumentpage18</column></row><table><table>tableseeoriginaldocumentpage19</column></row><table>*为本发明的范围外根据该表4可知，试料编号37、44以及51的内部电极层的厚度d为0.4pm，小于0.6pm，因此室温电阻值随时间的变化率AX变得不稳定，其平均值大到4.5%9.2%.此外，可知试料编号3134、38以及39的d/D为0.20.45，大于0.2，因此室温电阻值随时间的变化率AX大到5.723.7，此外随着d/D变大，室温电阻值随时间的变化率AX也变大。与此相对，可知试料编号35、36、4043以及4550的内部电极层的厚度d为0.6pm以上，并且内部电极层的厚度d和半导体陶瓷层的厚度D之比d/D为d/D<0.2，因此室温电阻值随时间的变化率AX为0.32.0%，能够抑制到2.0%以下。实施例5准备BaC03、Ti02以及作为半导体化剂的La203以及Sm203作为原始材料，按照半导体陶瓷层的组成为(Ba卜Aa)Ti03(其中A为La或Sm，a为0.0008-0.008)方式对上述原始材料进行称重，其它采用与(实施例1)相同的方法/顺序制作试料编号6170的层叠型正特性热敏电阻。接下来，准备试料编号6170的各层叠型正特性热敏电阻各10个，采用与(实施例1)相同的方法测定室温电阻值X、室温电阻值随时间的变化率AX，采用与(实施例2)相同的方法求得电阻变化率AR。表5表示各试料中的半导体陶瓷层的组成、各试料中的10个热敏电阻的室温电阻值X、室温电阻值随时间的变化率AX以及电阻变化率AR的各平均值。(表5)<table>tableseeoriginaldocumentpage20</column></row><table>*为本发明的范围外**为本发明(请求项2)的范围外根据表5可知，对于试料编号61，作为半导体化剂的La的含有量相对Ti100摩尔部为0.08摩尔部(a=0.0008),小于0.1摩尔部，因此虽然室温电阻值随时间的变化率AX小到1.3%，此外电阻变化率AR也大到4.7位，但室温电阻值X为1.24Q，高于1Q以上。此外，可知试料编号66的La含有量相对Ti100摩尔部为0.8摩尔部(o;二0.008)，超过0.5摩尔部，因此室温电阻值随时间的变化率AX小到1.3%，但室温电阻值为3.6112，高于1Q，电阻变化率AR低到l位以下。可知试料编号6770使用本发明范围外的Sm作为半导体化剂，因此室温电阻值随时间的变化率AX高于8%以上，电阻变化率AR也小于四位。与此相对，可知对于试料编号6265，La的含有量为0.0010.005，相对TilOO摩尔部为0.10.5摩尔部，因此室温电阻值随时间的变化率AX小到1.21.6M，电阻变化率AR为4.04.7位，能够得到足够的电阻变化率AR，而且室温电阻值X为0.060.23Q，能小到1Q以下。例如将试料编号63和试料编号68进行比较时，可知采用La作为半导体化剂时，与采用Sm的情况相比，室温电阻值小到l/3左右。即可知在使半导体陶瓷层中含有相对Ti摩尔部为0.10.5摩尔部的本发明所特定的半导体化剂时，即使以115(TC的低温烧制，也能得到室温电阻值X减小，室温电阻值随时间的变化率AX减小，且具有充分的电阻变化率AR的层叠型正特性热敏电阻。可知尤其对于相对Ti摩尔部在0.10.3摩尔部的范围内添加的试料编号6264，能得到良好的室温电阻值X以及电阻变化率AR，并且能够实现室温电阻值随时间的变化率AX的进一步提高。权利要求1、一种层叠型正特性热敏电阻，具有实际测量烧结密度为理论烧结密度的65％以上90％以下的半导体陶瓷层与内部电极层交替地层叠并烧结而形成的陶瓷原材；和按照与上述内部电极层电连接的方式形成在上述陶瓷原材的两端部的外部电极，上述半导体陶瓷层，以BaTiO3系陶瓷材料为主成分，同时Ba位点与Ti位点之比为0.998≤Ba位点/Ti位点≤1.006，且包含从La、Ce、Pr、Nd以及Pm中选择的至少一种元素作为半导体化剂，上述内部电极层的厚度d以及上述半导体陶瓷层的厚度D满足d≥0.6μm且d/D＜0.2。2、根据权利要求1所述的层叠型正特性热敏电阻，其特征在于，在相对上述BaTi03系陶瓷材料的TilOO摩尔部为0.1摩尔部以上0.5摩尔部以下的范围内含有上述半导体化剂。全文摘要本发明的层叠型正特性热敏电阻的半导体陶瓷层，以BaTiO<sub>3</sub>系陶瓷材料为主成分，Ba位点和Ti位点之比为0.998～1.006且包括从La、Ce、Pr、Nd以及Pm中选择的至少一种元素作为半导体化剂。该层叠型正特性热敏电阻的内部电极层的厚度d以及半导体陶瓷层的厚度D满足d≥0.6μm且d/D＜0.2。从而，即使在实际测量烧结密度降低到理论烧结密度的65～95％这样的半导体陶瓷层的情况下，不采用热处理等烦杂的方法，也能实现室温电阻值随时间的变化率小的层叠型正特性热敏电阻。在半导体体化剂的含有量相对Ti100摩尔部为0.1～0.5摩尔部时，能进行1150℃的低温烧制，能够得到低的室温电阻值和足够大的电阻变化率。文档编号H01C7/02GK101268528SQ20068003432公开日2008年9月17日申请日期2006年9月20日优先权日2005年9月20日发明者三原贤二良,岸本敦司,新见秀明申请人:株式会社村田制作所