专利名称：一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺的制作方法
技术领域：
本发明涉及微电子技术领域中的半导体器件的制造工艺技术，特别是一种复合栅、栅源自隔离VDMOS、IGBT功率器件及其制造工艺。
背景技术：
现有的VDMOS、IGBT功率器件主要由金属底层、N+衬底、硅N-外延层、P-区、P+区、N+区、热氧化SiO2栅氧层、多晶硅层、SiO2淀积层、磷硅玻璃PSG淀积层和金属表层组成。由金属表层充任源极、金属底层充任漏极、多晶硅层充任栅极、磷硅玻璃PSG层和LPCVD SiO2层充任隔离层，源区由位于深层的P-区、位于中间的P+区和位于P+区外围的环形N+区构成。
其制造工艺流程如下(1)在由N-层和N+衬底层(在IGBT中是P+衬底层)构成的基材上以热氧化的方法先生成一层栅氧层、并以LPCVD淀积的方法生长一层多晶硅；(2)以光刻、干法刻蚀方法除去预定源区范围区域上的栅氧层及多晶硅层，并向由此呈下凹状暴露的N-层上注入硼后作退火、推结处理，形成源区中较深、厚的P-区；(3)在P-区上光刻预定设置为N+区的环形区域，并注入磷后作退火、推结处理，形成环形的N+区；(4)光刻位于中间的其余预定的P-区，并注入硼后作退火、推结处理，形成位于中间的P+区；(5)在由N+区、P+区的表面构成的下凹状平面、剩余多晶硅的上表面和栅氧层、多晶硅层的侧面相连形成的整体表面上以LPCVD或PECVD的方法先淀积生长一层SiO2、后再整体淀积生长一层PSG或BPSG，然后再对中间部位上的SiO2和PSG或BPSG层作光刻和腐蚀处理，形成由SiO2层和PSG或BPSG层构成源、栅的隔离层；(6)最后在正、背面上蒸发生长金属层，制成VDMOS或IGBT功率器件。
在以这种方法制造VDMOS、IGBT功率器件的流程中，由于在生长SiO2层和PSG或BPSG层后形成隔离层时均需执行一次光刻和腐蚀工序，才能实现栅和源的隔离。这种双隔离层的结构形式，使以这种方法制成的VDMOS、IGBT功率器件的N+区面积较大，使寄生的NPN管的发射区面积也较大，而且这种隔离层的结构形式，由于工艺关系，容易发生栅和源短路、影响工作寿命的情况，除致使VDMOS、IGBT功率器件的工作可靠性较差外，还因生产工序多而复杂而产品成本居高不下，因而经济性和实用性均较差。
发明内容
本发明的目的是要提供一种便于缩小VDMOS、IGBT功率器件中寄生器件中N+区的面积，使寄生的NPN管的发射区面积也随之缩小、有利于提高工作可靠性和降低产品制造成本的新颖复合栅、栅源自隔离VDMOS、IGBT功率器件及其制造工艺。
本发明的复合栅、栅源自隔离VDMOS、IGBT功率器件主要由金属底层、N+衬底层(在IGBT中是P+衬底层)、N-外延层、P-区、P+区、N+区、热氧化SiO2栅氧层、多晶硅栅层、源栅隔离层和金属表层组成。由金属表层充任源极、金属底层充任漏极、多晶硅栅层充任栅极，源区由位于深层的P-区、位于表层中间的P+区和位于P+区外围的环形N+区构成。其特征在于在源区与多晶硅栅层之间除设置有热氧化SiO2栅氧层外，还增加设置了具有氧化速度慢、屏蔽源区窗口功能的Si3N4层。
本发明制造VDMOS功率器件的工艺流程如下(1)首先在由N+衬底层(在IGBT中是P+衬底层)和N-外延层构成的基材上以热氧化的方法生成一层SiO2栅氧层、并在SiO2栅氧层上以淀积的方法生长一层Si3N4、再用淀积的方法在Si3N4层上生成一层多晶硅栅层；(2)以光刻、干法刻蚀方法除去预定源区范围区域上的多晶硅栅层，并向由此呈下凹状的预定源区范围区域内注入硼后作退火、推结处理，形成源区中较深、厚的P-区；(3)对源区中预定P+区的中心区域光刻、并注入硼后作退火、推结处理，形成位于中间较浅簿的P+区；(4)光刻预定的N+区环形区域，并注入磷后作退火、推结处理，形成环形的N+区；(5)在由剩余多晶硅栅层的正面及侧面和经刻蚀后的Si3N4层表面相连构成的整体表面上用热氧化方法生成位于多晶硅栅层正面及侧面上的较厚SiO2隔离层和位于中间Si3N4层表面上的较薄SiO2隔离层，然后对整体表面上的SiO2隔离层作大面积干法刻蚀处理，使位于中间Si3N4层表面上的较薄SiO2隔离层被完全去除，而位于多晶硅栅层正面及侧面上的较厚SiO2隔离层虽部分被去除，但仍保留较厚状态；(6)对源区区域范围内残留的Si3N4层和SiO2层作干法刻蚀的去除性处理或通过结合采用干法刻蚀和湿法腐蚀的方法去除、暴露源区；(7)在正、背面上蒸发生成金属底层和金属表层，制成VDMOS功率器件。
如上所述是VDMOS功率器件的制造工艺，对于IGBT功率器件的制造工艺流程与之类同，其差别在于基材上的N+衬底层由P+衬底层取代。
此外，按照本发明的工艺，所述的SiO2栅氧层的厚度一般为300埃到800埃，所述的Si3N4层的厚度一般为500埃到1000埃，除热氧化层之外的所述的多晶硅栅层的厚度一般为4000埃到6000埃，所述的多晶硅栅层上的热氧化层，即SiO2隔离层的厚度一般为3000埃到8000埃；所述的源、栅之间的SiO2隔离层是通过多晶硅栅层的表面热氧化实现的；功率器件中栅的结构是由Si3N4层加SiO2层构成的复合栅结构形式；源区表面上残留的Si3N4加SiO2可通过干法刻蚀或通过干法刻蚀加湿法腐蚀去除。
基于上述构思的本发明复合栅、栅源自隔离VDMOS、IGBT功率器件及其制造工艺，由于在源、栅之间的隔离层采用在多晶硅栅层表面上直接热氧化生成的工艺技术、且利用Si3N4的氧化速度比多晶硅的氧化速度慢10倍以上、可以快速屏蔽栅区窗口、而在自身表面上只能生成便于去除的极薄氧化层的特点，既简化了制造工艺，又实现了栅源自隔离，同时Si3N4层直接生成在栅氧层上、构成了复合栅，既有助于加强栅的成品率，又有助于在有效简化工序的情况下确保隔离层的生成。与现有技术的制造VDMOS、IGBT功率器件的工艺技术相比，省略了一道光刻工序，明显具有结构简单且科学、制造方便且成本低和产品质量易保证等诸多优点，因而具有明显的技术先进性、显著的经济性和极强的实用性。
图1是本发明实施例产品的内部结构示意图；图2与本发明相关现有技术产品的内部结构示意图；图3是本发明实施例的工艺流程框图；图4是本发明实施例的制造工艺流程图。
图中1.金属底层 2.N+衬底层 3.N-外延层 4.P-区5.P+区 6.N+区 7.SiO2栅氧层 8.多晶硅栅层9.源栅隔离层 10.金属表层 11.Si3N4层 12.SiO2隔离层13.源区区域范围 14.正面 15.侧面具体实施方式
下面结合附图和典型实施例对本发明作进一步描述。
在图1和图2中，本发明的复合栅、栅源自隔离VDMOS、IGBT功率器件主要由金属底层1、N+衬底层(在IGBT中是P+衬底层)2、N-外延层3、P-区4、P+区5、N+区6、热氧化SiO2栅氧层7、多晶硅栅层8、源栅隔离层9和金属表层10组成。由金属表层10充任源极、金属底层1充任漏极、多晶硅栅层8充任栅极，源区由位于深层的P-区4位于表层中间的P+区5和位于P+区5外围的环形N+区6构成。其特征在于在源区与多晶硅栅层8之间除设置有热氧化SiO2栅氧层7外，还增加设置了Si3N4层11，源栅隔离层9由多晶硅栅层表面热氧化生成的SiO2隔离层12充任。
在图3和图4中，本发明制造VDMOS IGBT功率器件的工艺流程如下(1)首先在由N+衬底层(在IGBT中是P+衬底层)2和N-外延层3构成的基材上以热氧化的方法生成一层SiO2栅氧层7、并在SiO2栅氧层7上以淀积的方法生长一层Si3N4层11、再用淀积的方法在Si3N4层11上生成一层多晶硅栅层8；(2)以光刻、干法刻蚀方法除去预定源区区域范围13上的多晶硅栅层8，并向由此呈下凹状的预定源区范围区域13内注入硼后作退火、推结处理，形成源区中较深、厚的P-区4；(3)对源区中预定P+区5的中心区域光刻、并注入硼后作退火、推结处理，形成位于中间较浅簿的P+区5；(4)光刻预定的N+区6的环形区域，并注入磷后作退火、推结处理，形成环形的N+区6；(5)在由剩余多晶硅栅层8的正面14及侧面15和经刻蚀后的Si3N4层11表面相连构成的整体表面上用热氧化方法生成位于多晶硅栅层8正面14及侧面15上的较厚SiO2隔离层12和位于中间Si3N4层11表面上的较薄SiO2隔离层12，然后对整体表面上的SiO2隔离层12作大面积干法刻蚀处理，使位于中间Si3N4层11表面上的较薄SiO2隔离层12被完全去除，而位于多晶硅栅层8的正面14及侧面15上的较厚SiO2隔离层12虽部分被去除，但仍保留较厚状态；(6)对源区区域范围13内残留的Si3N4层11和SiO2栅氧层7作干法刻蚀的去除性处理，或结合采用干法刻蚀和湿法腐蚀方法去除，暴露源区；
(7)对正、背面蒸发生成金属底层1和金属表层10，制成VDMOS(IGBT)功率器件。
此外，按照本发明的工艺，所述的SiO2栅氧层7的厚度一般为300埃到800埃，所述的Si3N4层11的厚度一般为500埃到1000埃，除热氧化层外所述的多晶硅栅层8的厚度一般为4000埃到6000埃，所述的多晶硅栅层上的热氧化层、即SiO2隔离层12的厚度一般为3000埃到8000埃；所述的位于源、栅之间的SiO2隔离层12是通过多晶硅栅层8的表面热氧化实现的；功率器件的栅是由Si3N4层11加SiO2栅氧层7构成的复合栅结构形式。
权利要求
1.一种复合栅、栅源自隔离VDMOS、IGBT功率器件，由金属底层(1)、N+衬底层(2)、N-外延层(3)、P-区(4)、P+区(5)、N+区(6)、热氧化SiO2栅氧层(7)、多晶硅栅层(8)、源栅隔离层(9)和金属表层(10)组成，其特征在于在源区与多晶硅栅层(8)之间除设置有热氧化SiO2栅氧层(7)外，还增加设置有Si3N4层(11)；源栅隔离层(9)由设置在多晶硅栅层(8)和金属表层(10)之间的SiO2隔离层(12)充任。
2.根据权利要求1所述的复合栅、栅源自隔离VDMOS、IGBT功率器件，其特征在于所述的SiO2隔离层(12)由多晶硅栅层(8)表面热氧化生成。
3.根据权利要求1所述的复合栅、栅源自隔离VDMOS、IGBT功率器件，其特征在于所述的Si3N4层(11)通过淀积生成方法设置在热氧化SiO2栅氧层(7)上。
4.一种复合栅、栅源自隔离VDMOS、IGBT功率器件的制造工艺，其特征在于工艺流程如下(1)首先在由N+衬底层(在IGBT中是P+衬底层)(1)和N-外延层(2)构成的基材上以热氧化的方法生成一层SiO2栅氧层(7)、并在SiO2栅氧层(7)上以淀积的方法生长一层Si3N4层(11)、再用淀积的方法在Si3N4层(11)上生成一层多晶硅栅层(8)；(2)以光刻、干法刻蚀方法除去预定源区区域范围(13)上的多晶硅栅层(8)，并向由此呈下凹状的预定源区范围区域(13)内注入硼后作退火、推结处理，形成源区中的P-区(4)；(3)对源区中预定P+区(5)的中心区域光刻、并注入硼后作退火、推结处理，形成位于中间的P+区(5)；(4)光刻预定的N+区(6)的环形区域，并注入磷后作退火、推结处理，形成环形的N+区(6)；(5)在由剩余多晶硅栅层(8)的正面(14)及侧面(15)和经刻蚀后的Si3N4层(11)表面相连构成的整体表面上用热氧化方法生成位于多晶硅栅层(8)正面(14)及侧面(15)上的较厚SiO2隔离层(12)和位于中间Si3N4层(11)表面上的较薄SiO2隔离层(12)，然后对整体表面上的SiO2隔离层(12)作大面积干法刻蚀处理，使位于中间Si3N4层(11)表面上的较薄SiO2隔离层(12)被完全去除，而位于多晶硅栅层(8)的正面(14)及侧面(15)上的较厚SiO2隔离层(12)虽部分被去除，但仍保留较厚状态；(6)对源区区域范围(13)内残留的Si3N4层(11)和SiO2栅氧层(7)作干法刻蚀的去除性处理，或结合采用干法刻蚀和湿法腐蚀方法去除，暴露源区；(7)对正、背面蒸发生成金属底层(1)和金属表层(10)。
5.根据权利要求4所述的复合栅、栅源自隔离VDMOS、IGBT功率器的制造工艺，其特征在于所述的SiO2隔离层(12)通过多晶硅栅层(8)表面热氧化生成。
全文摘要
本发明涉及一种复合栅、栅源自隔离VDMOS、IGBT功率器件及其制造工艺，属于微电子技术领域，特征在于在源区与多晶硅栅层之间除设置有热氧化SiO
文档编号H01L29/739GK101017849SQ200710037558
公开日2007年8月15日 申请日期2007年2月14日 优先权日2007年2月14日
发明者邵光平 申请人:上海富华微电子有限公司, 吉林华微电子股份有限公司