后栅工艺中器件隔离方法
【专利摘要】本发明公开了一种后栅工艺中器件隔离方法，包括：在栅极沟槽中以及层间介质层上形成栅极堆叠层;在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案;以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构;在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
【专利说明】后栅工艺中器件隔离方法
【技术领域】
[0001]本发明涉及一种半导体器件制造方法，特别是涉及一种后栅工艺中器件隔离方法。
【背景技术】
[0002]随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(HK/MG gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gatelast工程。
[0003]通常HK/MG Gate Last工艺中，栅极堆叠(Gate Stack)电极米用的是Al材料。但是最近，W作为另外一种Gate Stack电极材料,成为国际半导体界研究的热点。
[0004]以W作为Gate Stack电极材料的HMMG Gate Last基本流程如下:
[0005]1.假多晶娃栅极(Dummy Poly Gate)去除后，依次生长衬垫层(IL,材质例如为SiO2);淀积 High K 材料,如 HfO2;淀积 Metal Gate,如 TiN、TiAl;最后淀积 W。
[0006]2.采用CMP方式将W、TiAUHfO2磨平，停在Si3N4上。
[0007]但是，由于W在TiN和TaN等盖层(Cap Layer)上的粘附性不好，造成在CMP的过程中，Gate Stack内的W经常被带出来,造成Gate Stack上的W部分或者全部被去除,这是我们不愿意看到的问题。
【发明内容】
[0008]由上所述，本发明的目的在于克服上述技术困难，提出一种新的后栅工艺中器件隔离方法，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
[0009]为此，本发明提供了一种后栅工艺中器件隔离方法，包括:在栅极沟槽中以及层间介质层上形成栅极堆叠层；在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案；以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构；在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。
[0010]其中，栅极堆叠层包括栅极介质层、栅极功函数调节层、以及栅极电阻调节层。
[0011]其中，栅极介质层为高k材料，栅极功函数调节层包括TiN、TaN、TiAl，栅极电阻调节层包括W、T1、Ta、Mo、Cu、Al及其组合。
[0012]其中，形成栅极堆叠层之前还包括在栅极沟槽中形成垫氧化层。
[0013]其中，掩模图案由光刻胶和/或硬掩模层构成。
[0014]其中，硬掩模层材质与层间介质层材质相同。
[0015]其中，形成栅极堆叠层之前还包括在栅极沟槽两侧衬底中形成源漏区，刻蚀形成的接触孔也暴露源漏区。
[0016]其中，第二层间介质层与层间介质层材质不同。
[0017]其中，掩模图案的宽度大于栅极沟槽的宽度。
[0018]依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
【专利附图】
【附图说明】
[0019]以下参照附图来详细说明本发明的技术方案，其中:
[0020]图1至图4为依照本发明的后栅工艺中器件隔离方法各步骤的剖视图；以及
[0021]图5为依照本发明的后栅工艺中器件隔离方法的示意流程图。
【具体实施方式】
[0022]以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了避免了金属栅极在平坦化过程中发生的剥离问题的后栅工艺中器件隔离方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语‘第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
[0023]参照图5以及图1，采用后栅工艺，在栅极沟槽中以及层间介质层上形成栅极堆叠层。首先在体Si材质的衬底I·上采用热氧化方式生长栅氧化层2，随后在栅氧化层2上沉积非晶硅材质的假栅极(未示出)并且光刻/刻蚀形成假栅极堆叠。以假栅极堆叠为掩模进行源漏掺杂而在衬底中形成源漏区3，在假栅极堆叠结构周围形成栅极侧墙4。其中栅极侧墙4可以是多层结构，包括氮化硅的垂直侧墙4A、氧化硅的“L”形侧墙4B、以及氮化硅或者类金刚石无定形碳(DLC)材质的应力侧墙4C。在栅极侧墙4周围的衬底I上沉积层间介质层(ILD)5，其材质可以是氧化硅、氮化硅或者其他低k材料，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、836、？36、8?36)、多孔低1^材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C 二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。采用碳氟基等离子体干法刻蚀或者TMAH湿法刻蚀去除非晶硅材质的假栅极，在ILD 5中留下栅极沟槽(未示出)。通过LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等常规工艺，在栅极沟槽中以及ILD5上依次沉积高k材料的栅极介质层6、栅极功函数调节层7、以及栅极电阻调节层8，构成栅极堆叠层6/7/8。其中高k材料包括但不限于氮化物(例如SiN、AIN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如A1203、Ta2O5' TiO2, Zn。、ZrO2, HfO2, CeO2, Y2O3> La2O3)、钙钛矿相氧化物(例如 PbZrxTi1^xO3(PZT)、BaxSivxTiO3(BST))。栅极功函数调节层7包括TiN、TaN、TiAl。栅极电阻调节层8包括W、T1、Ta、Mo、Cu、Al及其组合，优选地为W。
[0024]参照图5以及图2，在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案9。例如在整个器件上旋涂光刻胶，然后曝光/显影，仅在对应于栅极沟槽处的栅极堆叠层上方留下光刻胶构成的掩模图案9。此外，也可以沉积与ILD 5材质相同的硬掩模层并且图案化。值得注意的是，掩模图案9的线宽要大于等于栅极沟槽的线宽，例如大于等于栅极侧墙4B之间的间距，以便完全保护栅极电阻调节层8在后续CMP工艺过程中不被剥离。
[0025]参照图5以及图3，以掩模图案9为掩模，刻蚀栅极堆叠层直至暴露ILD 5并且停留在ILD 5的上表面上。优选地，采用各向异性的干法刻蚀工艺，例如等离子体干法刻蚀来刻蚀栅极堆叠层6/7/8，形成栅极堆叠结构。干法刻蚀的刻蚀气体例如是BCl3Xl2等等，还可以进一步包括Ar、N2等惰性气体以调节刻蚀速率。
[0026]参照图5以及图4，沉积第二层间介质层ILD 10，刻蚀形成接触孔10H，暴露源漏区
3以及栅极堆叠结构。ILD 10材质可以与ILD 5材质相同，也可以不同，例如分别为氧化硅和氮化硅。刻蚀方法优选为各向异性的干法刻蚀。此后，可以进一步在接触孔IOH中沉积金属//金属氮化物，形成接触塞(未示出)。
[0027]依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
[0028]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【权利要求】
1.一种后栅工艺中器件隔离方法，包括: 在栅极沟槽中以及层间介质层上形成栅极堆叠层； 在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案； 以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构； 在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。
2.如权利要求1的方法，其中，栅极堆叠层包括栅极介质层、栅极功函数调节层、以及栅极电阻调节层。
3.如权利要求2的方法，其中，栅极介质层为高k材料，栅极功函数调节层包括TiN、TaN、TiAl，栅极电阻调节层包括W、T1、Ta、Mo、Cu、Al及其组合。
4.如权利要求2的方法，其中，形成栅极堆叠层之前还包括在栅极沟槽中形成垫氧化层。
5.如权利要求1的方法，其中，掩模图案由光刻胶和/或硬掩模层构成。
6.如权利要求5的方法，其中，硬掩模层材质与层间介质层材质相同。
7.如权利要求1的方法，其中，形成栅极堆叠层之前还包括在栅极沟槽两侧衬底中形成源漏区，刻蚀形成的接触孔也暴露源漏区。
8.如权利要求1的方法，其中，第二层间介质层与层间介质层材质不同。
9.如权利要求1的方法，其中，掩模图案的宽度大于栅极沟槽的宽度。
【文档编号】H01L21/28GK103794507SQ201210435741
【公开日】2014年5月14日 申请日期:2012年11月5日 优先权日:2012年11月5日
【发明者】李春龙, 闫江, 李俊峰, 赵超 申请人:中国科学院微电子研究所