包括伪隔离栅极结构的半导体器件及其制造方法

包括伪隔离栅极结构的半导体器件及其制造方法
【专利摘要】本发明提供了一种包括隔离栅极结构的半导体器件，其中，该器件具有第一有源晶体管、第二有源晶体管、隔离栅极结构以及位于第一有源晶体管、第二有源晶体管和隔离栅极结构下方的有源区。第一有源晶体管和第二有源晶体管都具有第一导电类型的金属栅极（例如，n型和p型中的一种）。隔离栅极结构夹置在第一有源晶体管和第二有源晶体管之间。隔离栅极结构具有第二导电类型的金属栅极（例如，n型和p型中的另一种）。本文还描述了制备这样的器件的方法。
【专利说明】包括伪隔离栅极结构的半导体器件及其制造方法

【技术领域】
[0001]本发明总的来说涉及集成电路，更具体地，涉及包括伪隔离栅极结构的半导体器件及其制造方法。

【背景技术】
[0002]半导体集成电路（IC)工业经历了快速的增长。在集成电路的发展过程中，功能密度（即，每芯片面积上互连器件的数目）通常增大，而几何尺寸（即，可使用制造工艺生产的最小部件(或线)）却缩小。这种按比例缩小工艺提供了提高生产效率和降低相关成本的益处。
[0003]然而，当通过各种技术节点按比例缩小诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件时，器件密度和性能受到器件布局和所需隔离的挑战。随着对电路密度增加的需求，一种研究领域连续有源区的实现。连续有源区能够降低对绝缘结构的需求，从而允许减小管芯尺寸、减小衬底上的压力和/或减少由隔离结构引起的电流损失。然而，布局(诸如连续有源区）的变化提出了诸如在相邻器件之间提供充分隔离和维持器件性能的其他挑战。
[0004]因此，用于改善半导体器件中的隔离的现有方法和器件通常足以实现预期目的，但它们并非在各个方面都尽如人意。


【发明内容】

[0005]根据本发明的一个方面，提供了一种器件，包括：第一有源晶体管和第二有源晶体管，第一有源晶体管和第二有源晶体管都具有第一导电类型的金属栅极；隔离栅极结构，夹置在第一有源晶体管和第二有源晶体管之间，隔离栅极结构具有第二导电类型的金属栅极；以及有源区，位于第一有源晶体管、第二有源晶体管和隔离栅极结构下方。
[0006]优选地，第一导电类型是η型，而第二导电类型是P型。
[0007]优选地，第一导电类型是P型，而第二导电类型是η型。
[0008]优选地，有源区是在第一有源晶体管、第二有源晶体管和隔离栅极结构下方延伸的连续有源区。
[0009]优选地，该器件进一步包括：第三有源晶体管和第四有源晶体管，第三有源晶体管和第四有源晶体管都具有第二导电类型的金属栅极；以及第二隔离栅极结构，夹置在第三有源晶体管和第四有源晶体管之间，第二隔离栅极结构具有第一导电类型的金属栅极。
[0010]优选地，该器件进一步包括：第二有源区，位于第三有源晶体管、第四有源晶体管和第二隔离结构的下方。
[0011]优选地，该器件进一步包括：浅槽隔离结构，夹置在有源区之间。
[0012]根据本发明的另一方面，提供了一种半导体器件，包括：第一场效应晶体管（FET)和第二场效应晶体管（FET)，第一 FET具有第一栅极结构，第二 FET具有第二栅极结构，第一FET和第二 FET都设置在有源区上，第一 FET和第二 FET都是第一导电类型；以及隔离栅极结构，设置在有源区上并且夹置在第一 FET和第二 FET之间，隔离栅极结构具有第二导电类型的金属栅极，并且隔离栅极结构将第一 FET与第二 FET隔离。
[0013]优选地，有源区是具有第二导电类型的扩散区。
[0014]优选地，第一栅极结构和第二栅极结构包括TiN。
[0015]优选地，隔离栅极结构的金属栅极包括TiAIN。
[0016]优选地，第一栅极结构、第二栅极结构和隔离栅极结构都包括高k介电材料。
[0017]优选地，有源区是具有位于第一 FET、第二 FET和隔离栅极结构下方的单个扩散区的连续有源区。
[0018]根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：在半导体衬底中形成有源区；在有源区中形成第一场效应晶体管（FET)，其中第一 FET具有第一导电类型；在有源区中形成与第一 FET隔开一定间距的第二 FET，其中第二 FET具有第一导电类型；以及在第一FET和第二FET之间的间隔中形成隔离栅极结构，其中隔离栅极结构具有与第一导电类型相反的第二导电类型的金属栅极。
[0019]优选地，形成第一 FET和第二 FET包括形成第一金属栅极结构和第二金属栅极结构。
[0020]优选地，形成第一金属栅极结构、第二金属栅极结构以及形成隔离栅极结构的金属栅极包括：形成多个牺牲多晶硅栅极结构；去除多个牺牲多晶硅栅极结构以形成多个沟槽；在多个沟槽的第一沟槽和第二沟槽中形成具有第一导电类型的第一功函数金属；以及在多个沟槽的第三沟槽中形成具有第二导电类型的第二功函数金属。
[0021]优选地，该方法进一步包括：在多个沟槽的每一个中形成高k介电层。
[0022]优选地，形成有源区包括形成连续掺杂区，其中在连续掺杂区上设置第一 FET、第二 FET和隔离栅极结构。
[0023]优选地，该方法进一步包括：在半导体衬底上形成环绕连续掺杂区的绝缘层。
[0024]优选地，形成第一 FET包括形成具有第一导电类型的功函数金属的第一金属栅极，并且形成第二 FET包括形成具有第一导电类型的功函数金属的第二金属栅极，其中第一导电类型是η型和P型中的一种，而第二导电类型是η型和P型中的另一种。

【专利附图】

【附图说明】
[0025]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或减小。
[0026]图I是示出根据本发明的一个或多个方面的具有连续有源区的半导体器件实施例的布局的俯视图；
[0027]图2是示出根据本发明的一个或多个方面的制造半导体器件的方法的实施例的流程图；
[0028]图3是根据图2所示方法的一个或多个步骤制造半导体器件的方法的实施例的流程图；
[0029]图4至图10是根据图3所示方法的一个或多个步骤所制造的半导体器件的实施例的截面图。

【具体实施方式】
[0030]应当理解，为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例。以下描述了元件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不用于限制本发明。而且，在下面的描述中，第一部件在第二部件上方或上形成可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括其中在第一部件和第二部件之间介入形成额外的部件从而使得第一部件和第二部件不直接接触的实施例。为简明清楚起见，可以以不同的尺寸任意绘制各种部件。此外，存在两种导电类型（η型和P型)。可以理解，针对一种导电类型的实施例也适用于相反的导电类型。
[0031]图I示出了半导体器件的布局100的俯视图。布局100包括第一连续有源区102和第二连续有源区104。第一连续有源区102可以是第一导电类型(例如，η型或P型）；第二连续有源区104可以是第二导电类型(例如，η型或P型中的另一种)。连续有源区102和104可以是具有合适的掺杂分布(例如，η型或P型掺杂）的衬底区。在一个实施例中，连续有源区102和/或104是衬底的扩散层或区。连续有源区可以是其中连续配置多个场效应晶体管（FET)而没有被绝缘结构(诸如沟槽隔离结构）隔开的区域。
[0032]绝缘区106环绕连续有源区102和104。绝缘区可以是合适的隔离结构，诸如浅槽隔离（STI)结构。STI结构可以是其中设置有绝缘材料的衬底的沟槽区。
[0033]布局100包括在布局100中描述为线性元件的多个栅极结构108和110。栅极结构108 (108a、108b、108c、108d)可以是有源或功能栅极。有源栅极是半导体器件(诸如场效应晶体管（FET))的功能性和可操作栅极。
[0034]栅极结构110可以是隔离栅极结构，也被称为伪隔离栅极结构。伪栅极结构并不提供FET的有源或功能栅极。伪隔离栅极结构可以是浮置的、连接至VSS或接地、浮置或不连接互连结构(例如，接触通孔或金属线)、连接至VDD和/或其他合适的状态。在一个实施例中，伪隔离栅极结构提供足以在栅极结构之间提供隔离的Vt。在一个实施例中，栅极结构IIOa在有源栅极结构108a和108b之间提供隔离并且栅极结构IlOb在有源栅极结构108c和108d之间提供隔离。在一个实施例中，栅极结构108和110的每一个都是金属型栅极结构(例如，包括与例如多晶硅相反的金属栅电极)。金属型栅极结构可以以它们提供的功函数值为特征。功函数值与功函数层的材料组成相关，因此，选择第一功函数层的材料来调整其功函数值以便在将形成在相应区域中的器件中实现期望的阈值电压Vt。示例性的P型导电功函数金属包括 TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合适的 p 型功函数材料或它们的组合。示例性的η型导电功函数金属包括Ti、Ag、TaAl、TaAlC、TiAIN、TaC, TaCN、TaSiN、Mn、Zr、其他合适的n型功函数材料或它们的组合。
[0035]在一个实施例中，连续有源区102是第一导电类型并且栅极结构108a和108b具有第二(相反)导电类型的功函数。例如，在一个实施例中，连续有源区102是P型区域而栅极结构108a和108b均为η型金属栅极结构。在另一个实施例中，连续有源区102是η型区域而栅极结构108a和108b为p型金属栅极结构。
[0036]在一个实施例中，连续有源区104是第二导电类型，不同于连续有源区102的第一导电类型。在另一个实施例中，栅极结构108c和108d (位于具有第二导电类型的有源区104上方）具有第一导电类型的功函数。例如，在一个实施例中，连续有源区102是P型区域而栅极结构108a和108b是η型金属栅极结构；连续有源区104是η型区域而栅极结构108a和108b为P型金属栅极结构。可选地，连续有源区102是η型区域而栅极结构108a和108b为P型金属栅极结构；连续有源区104是P型区域而栅极结构108a和108b是η型金属栅极结构。
[0037]栅极结构110可被称为伪隔离栅极结构，或简称为隔离栅极结构。隔离栅极结构IlOa可以具有与连续有源区102相同的导电类型。隔离栅极结构IlOa可以具有与栅极结构108a和108b相反的导电类型。例如，在一个实施例中，连续有源区102是第一导电类型，栅极结构108a和108b具有第二导电类型的功函数，并且栅极结构IlOa是具有第一导电类型的功函数的金属栅极。例如，在一个实施例中，连续有源区102是P型区域；栅极结构108a和108b均为η型金属栅极结构，从而提供了 nFET器件；栅极结构IlOa是p型金属栅极结构。换句话说，P型晶体管栅极在两个nFET器件之间提供了隔离。在另一个实例中，连续有源区102是η型区域；栅极结构108a和108b为p型金属栅极结构；栅极结构IlOa为η型金属栅极结构。换句话说，η型晶体管在两个pFET器件之间提供了隔离。
[0038]栅极结构IlOb可以具有与连续有源区104相同的导电类型和/或具有与栅极结构108c和108d相反的导电类型。例如，在一个实施例中，连续有源区104具有第二导电类型，栅极结构108c和108d具有第一导电类型的功函数，并且栅极结构IlOa是具有第二导电类型的功函数的金属栅极。例如，在一个实施例中，连续有源区102是P型区域；栅极结构108a和108b均为η型金属栅极结构；栅极结构IlOa是ρ型金属栅极结构。在另一个实施例中，连续有源区104是η型区域；栅极结构108c和108d均为ρ型金属栅极结构；栅极结构IlOb为η型金属栅极结构。在另一个实例中，连续有源区102是η型区域；栅极结构108a和108b为ρ型金属栅极结构；栅极结构I IOa是η型金属栅极结构。在这个实施例中，连续有源区104是ρ型区域；栅极结构108c和108d均为η型金属栅极结构；栅极结构IlOb为ρ型金属栅极结构。因此，在衬底的nFET区中，ρ型金属栅极结构可以用作隔离晶体管。在衬底的pFET区中，η型栅极结构可以用作隔离晶体管。
[0039]因此，布局100提供了具有金属栅极的隔离栅极结构的使用，该金属栅极具有与有源栅极相反类型的功函数，隔离栅极结构夹置在有源栅极之间并将它们相互隔离。在布局100中，有源栅极和隔离栅极均设置在连续有源区上。
[0040]现参考图2，示出可操作以形成具有伪隔离栅极结构的半导体器件的方法200，伪隔离栅极结构在栅极部件之间提供隔离。可以使用方法200制造参照图I描述的布局100的器件。应当理解，方法200包括具有互补金属氧化物半导体（CMOS)技术工艺流程的特征的步骤，因而在此仅作简单描述。可以在方法200之前、之后和/或期间实施额外的步骤。
[0041]方法200开始于框202，提供具有有源区的衬底。所提供的衬底可以是半导体衬底，诸如半导体晶圆。衬底可以包括晶体结构的娃。在可选实施例中，衬底可以包括错、娃锗、碳化硅、砷化镓、砷化铟、磷化铟和/或其他合适的材料。衬底可以是绝缘体上硅（SOI)衬底。
[0042]在半导体衬底中形成各种隔离区以便限定有源区。隔离区可以是形成在半导体衬底中的浅槽隔离（STI)结构。STI的形成可以包括在衬底中蚀刻沟槽并且用诸如氧化硅、氮化硅或氮氧化硅的绝缘材料填充沟槽。填充的沟槽可以具有多层结构，诸如具有填充沟槽的氮化硅的热氧化物衬层。在一个实施例中，可以使用以下工艺步骤来制造STI结构，诸如：生长垫氧化层，形成低压化学汽相沉积（LPCVD)氮化物层，使用光刻胶图案化STI开口并掩蔽，在衬底中蚀刻沟槽，可选地生长热氧化沟槽衬层以改善沟槽界面，用CVD氧化物填充沟槽，以及使用化学机械抛光（CMP)来抛光和平坦化。
[0043]可以在衬底上设置一个或多个有源区。有源区可以包括连续有源区，如参照图I的布局100描述的上述连续有源区。此外或可选地，衬底也可以包括不连续有源区的有源区，诸如具有介入的绝缘层或部件（STI)的有源区。可以通过引入η型或P型掺杂物适当地掺杂有源区。可以通过诸如离子注入、扩散、退火和/或其他掺杂工艺的合适工艺来形成有源区。有源区可以包括设置在第二导电类型区域(例如衬底）中的第一导电类型的阱区(例如，η阱区和ρ阱区)。形成的有源区基本上类似于上述参考图I的布局100描述的有源区102 和 104。
[0044]然后，方法200继续进行框204，在衬底的有源区上形成有源或功能栅极结构。具体而言，可以在具有第二导电类型的有源区上形成具有第一导电类型的功函数的有源栅极结构。此外，可以在具有第一导电类型的有源区上形成具有第二导电类型的功函数的有源栅极结构。有源栅极结构可以与nFET或pFET器件相关。形成的有源栅极结构基本上类似于上述参考图I的布局100描述的栅极结构108。
[0045]有源栅极结构可以包括栅极介电层和/或栅电极。可以通过如下面参照图3的方法300进一步详述的替换栅极工艺形成有源栅极结构。可选地，有源栅极结构可以包括通过先栅极方法形成的金属栅极结构。在一个实施例中，栅电极包括多晶娃。在另一个实施例中，形成的第一栅极结构可以包括牺牲栅极介电层和/或牺牲栅电极；随后可以从衬底去除该栅极结构并且使用诸如以下参照图3的方法300描述的替换栅极方法在该位置形成金属栅电极。
[0046]有源栅极结构可以包括金属栅极结构，其具有界面层、栅极介电层、覆盖层、功函数层、填充金属层和/或用于金属栅极结构的其它合适的材料。界面层可以包括诸如氧化硅层（SiO2)或氮氧化硅（SiON)的介电材料。可以通过化学氧化、热氧化、原子层沉积（ALD)、化学汽相沉积（CVD)和/或其它合适的电介质形成界面介电层。栅极介电层可以包括二氧化硅或其它合适的电介质。
[0047]栅极介电层可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们的组合。可以使用常规工艺来形成栅极介电层，诸如光刻、氧化、沉积、蚀刻和/或本领域已知的各种其他工艺。在一个实施例中，栅极电介质是高k介电层。高k介电层可以包含氧化铪（HfO2)。可选地，高k介电层可以可选地包括其他高k电介质，诸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它们的组合和/或其它合适的材料。可以通过原子层沉积（ALD)、化学汽相沉积（CVD)、物理汽相沉积（PVD)和/或其他合适的方法形成栅极介电层。
[0048]栅电极可以是具有合适功函数的金属栅电极。示例性的P型导电功函数金属包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合适的 ρ 型功函数材料或它们的组合。示例性的η型导电功函数金属包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合适的n型功函数材料或它们的组合。可以通过CVD、PVD和/或其它合适的工艺来沉积功函数层。有源栅极结构的填充金属层可以包括Al、W或Cu和/或其它合适的材料。可以通过CVD、PVD、电镀和/或其它合适的工艺形成填充金属。
[0049]可以在有源栅极结构附近形成源极和/或漏极部件。可以适当掺杂源极/漏极部件以提供期望形成与有源栅极结构相关的FET的相关导电性。可以通过诸如注入、扩散、退火和/或其他掺杂工艺的合适工艺来形成源极/漏极部件。可以将η型或ρ型掺杂物引入有源区以形成源极/漏极。
[0050]然后，方法200继续进行框206，在衬底上形成伪隔离栅极结构。隔离栅极结构基本上可类似于上述参考图I的布局100描述的栅极结构110。参考以上框204的描述，隔离栅极结构夹置在至少两个有源栅极之间。隔离栅极结构可以在夹置其的有源栅极之间提供隔离。隔离栅极结构可以包括与夹置其的有源栅极(例如，η型金属和ρ型金属中的一种）具有相反导电类型的金属栅极(例如，η型金属和ρ型金属中的另一种)。例如，在一个实施例中，η型金属栅极隔离结构夹置在pFET器件(具有ρ型导电性）之间。
[0051]可以通过如以下参照图3的方法300详述的替换栅极工艺形成隔离栅极结构。可选地，隔离栅极结构可以包括通过先栅极方法形成的金属栅极结构。隔离栅结构可以包括栅极介电层和/或栅电极。
[0052]在一个实施例中，栅电极包括多晶硅。在另一个实施例中，形成的第一栅极结构可以包括牺牲栅极介电层和/或牺牲栅电极；随后可以从衬底去除该栅极结构，并且使用如以下参照图3的方法300描述的的替换栅极方法在该位置形成金属栅电极。
[0053]隔离栅极结构可以包括金属栅极结构，其具有界面层、栅极介电层、覆盖层、功函数层、填充金属层和/或用于金属栅极结构的其它合适的材料。界面层可以包括诸如氧化硅层（SiO2)或氮氧化硅（SiON)的介电材料。可以通过化学氧化、热氧化、原子层沉积（ALD)、化学汽相沉积（CVD)和/或其它合适的电介质形成界面介电层。
[0054]栅极介电层可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们的组合。可以使用常规的工艺形成栅极介电层，诸如光刻、氧化、沉积、蚀刻和/或本领域已知的各种其他方法。在一个实施例中，栅极电介质是高k介电层。高k介电层可以包括氧化铪（HfO2)。可选地，高k介电层可以可选地包括其他高k电介质，诸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它们的组合和/或其它合适的材料。可以通过原子层沉积（ALD)、化学汽相沉积（CVD)、物理汽相沉积（PVD)和/或其他合适的方法形成栅极介电层。
[0055]栅电极可以是具有合适的功函数的金属栅电极。示例性的P型导电功函数金属包括 TiN、TaN, Ru、Mo、Al、WN、ZrSi2, MoSi2' TaSi2' NiSi2' WN、其他合适的 ρ 型功函数材料或它们的组合。示例性的η型导电功函数金属包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合适的η型功函数材料或它们的组合。可以通过CVD、PVD和/或其它合适的方法沉积功函数层。隔离栅极结构的填充金属层可以包括Al、W或Cu和/或其它合适的材料。可以通过CVD、PVD、电镀和/或其它合适的工艺形成填充金属。
[0056]可以在隔离栅极结构附近形成源极和/或漏极部件。可以用η型或ρ型掺杂物适当掺杂源极/漏极部件。例如，对于η型导电隔离栅极结构，可以在隔离栅极晶体管附近引入η型掺杂物作为源极/漏极。可以通过诸如注入、扩散、退火和/或其他掺杂工艺的合适的工艺形成源极/漏极部件。
[0057]因此，在一个实施例中，隔离栅极结构包括具有第一导电类型的功函数的金属栅极(例如，P型金属栅极和η型金属栅极中的一种)。具有第一导电类型的隔离栅极结构夹置在具有第二类型(例如，P型金属栅极和η型金属栅极中的另一种）的有源栅极结构之间。在另一个实施例中，在具有第一导电类型的连续有源区上形成隔离栅极结构；在该连续有源区上还形成有源栅极。
[0058]具体而言，可以在具有第二导电类型的有源区上形成具有第一导电类型功函数的有源栅极结构。可选地，可以在具有第一导电类型的有源区上形成具有第二导电类型功函数的有源栅极结构。形成的有源栅极结构基本类似于上述参照图I的布局100描述的有源栅极结构108。具有与有源栅极相反导电类型的隔离栅极介入有源栅极之间。
[0059]现参照图3，示出根据本发明的一个或多个方面制造晶体管栅极结构的方法300。图4至图10是根据方法300的一个或多个步骤所制造的具有栅极结构的半导体器件400的一个实施例的截面图。方法300可以用来制造图I的布局100和/或布局200的器件。
[0060]应当理解，方法300包括具有互补金属氧化物半导体（CMOS)技术工艺流程特征的步骤，因此，这里仅作简要描述。可以在方法300之前、之后、和/或在方法300期间实施额外的步骤。同样，本领域技术人员可以认识到从本文所描述的掺杂方法受益的器件的其他部分。
[0061]应当理解，可以通过互补金属氧化物半导体（CMOS)工艺流程制造半导体器件400的部分，因此，这里对一些工艺仅作简要描述。此外，半导体器件400可以包括各种其他器件和部件，诸如额外的晶体管、双极结型晶体管、电阻器、电容器、二极管、熔丝等，但是将其简化以便更好地理解本发明的发明构思。半导体器件400包括多个可以互连的半导体器件(例如，晶体管)。器件400示出一个隔离栅极结构和两个有源晶体管栅极结构是为了简化和易于理解，并不一定限制实施例中栅极结构(有源或隔离）的数目。
[0062]器件400可以是集成电路处理期间的中间器件或其部分，其可以包括静态随机存取存储器（SRAM)和/或其它逻辑电路，诸如电阻器、电容器和电感器的无源部件以及诸如P沟道场效应晶体管（PFET)、N沟道FET (NFET)、金属氧化物半导体场效应晶体管（M0SFET)、互补金属氧化物半导体（CMOS)晶体管、双极结型晶体管、高压晶体管、高频晶体管、其他存储单元以及它们的组合的有源部件。
[0063]方法300开始于步骤302，提供了具有有源区的衬底。框302基本可类似于上述参照图2的方法200描述的框202。例如，衬底可以是具有合适的掺杂区(例如，η型或ρ型）的半导体衬底。该衬底提供了其中设置有晶体管器件的有源区。
[0064]然后，方法300继续进行框304，在有源区上形成多个牺牲栅极结构。牺牲栅极结构形成为形成具有金属栅极的最终晶体管的后栅极或替换栅极工艺的一部分。牺牲栅极结构可以包括多晶硅。牺牲栅极结构可以进一步包括栅极介电层(牺牲或功能性)、覆盖层、硬掩模层、界面层和/或其他合适的层。
[0065]参考图4的实施例，器件400被示出为具有其中限定有源区404的衬底402。有源区404可以是合适的掺杂区。在衬底402的有源区404上设置多个牺牲栅极结构406。在实施高温热处理(诸如形成源极/漏极期间的热工艺)之后，通过高k (HK)和金属栅极（MG)来替换牺牲栅极结构406。
[0066]可以通过任何合适的工艺或方法形成牺牲栅极结构406。例如，可以通过包括沉积、光刻图案化和蚀刻工艺的步骤形成牺牲栅极结构406。沉积工艺包括CVD、PVD、ALD、其他合适的方法和/或它们的组合。光刻图案化工艺包括光刻胶涂覆(例如，旋涂)、软烘焙、掩模对准、曝光、曝光后烘焙、光刻胶显影、清洗、干燥(例如，硬烘)、其它合适的工艺和/或它们的组合。蚀刻工艺包括干蚀刻、湿蚀刻和/或其他的蚀刻工艺(例如，反应离子蚀刻)。牺牲栅极结构406可以包括栅极电介质，诸如氧化硅、氮化硅或任何其他合适的材料。牺牲栅极结构406包括通过诸如氮化硅、氮氧化硅和碳化硅的任何合适的材料形成的硬掩模层。
[0067]在一个实施例中，可以在牺牲栅极结构的侧壁上设置侧壁间隔件。侧壁间隔件可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅或它们的组合的介电材料并且可以形成在栅极结构406的侧壁上。侧壁间隔件可以包括多层。侧壁间隔件的示例性的形成方法包括在牺牲栅极结构406上方沉积介电材料然后回蚀该介电材料。
[0068]在侧壁间隔件形成之前和/或之后，可以在衬底402的有源区404内形成源极/漏极部件。源极/漏极部件可以包括包含低剂量区的掺杂区、含凸起的源极/漏极部件的外延生长区和/或其他合适的结构。
[0069]随后，在衬底402上的牺牲栅极结构406之间形成层间介电层(ILD) 408。ILD层408可以包含氧化硅、氮氧化物或其它合适的材料。ILD层408可以包括单层或多层。通过诸如CVD、ALD和旋涂(SOG)的合适技术形成ILD层408。可以实施化学机械抛光(CMP)工艺以除去过量的ILD层408并且使ILD层408的顶面和牺牲栅极结构406的顶面齐平。
[0070]多个牺牲栅极结构406包括指定用于有源或功能栅极结构(例如，与nFET或pFET器件相关)和隔离晶体管(例如，在相邻的功能或有源晶体管之间提供隔离)的结构。栅极结构406a和406c限定用于有源晶体管的栅极结构。栅极结构406b限定用于隔离晶体管的栅极结构。牺牲栅极结构406b限定基本类似于上述参考图1描述的栅极结构110的隔离栅极结构。牺牲栅极结构406a和406c限定基本类似于上述参考图1描述的栅极结构108的有源栅极结构。在可选实施例中，也可以在介入不连续有源区的隔离结构上形成栅极结构 406b。
[0071]然后，方法300继续进行框306，从衬底去除多个牺牲栅极结构以提供多个开口或沟槽。可以通过诸如湿蚀刻的合适蚀刻技术完成牺牲栅极结构的去除。参考图5的实施例，通过去除栅极结构406 (图4)，在衬底402上形成沟槽502。
[0072]然后，方法300继续进行框308，在框306中设置的开口 /沟槽中形成栅极介电层。形成栅极介电层可以包括形成具有比热氧化硅的介电常数(约为3.9)更高的介电常数的介电材料的高k介电层。通过诸如ALD、氧化、CVD、金属有机化学汽相沉积(M0CVD)、物理汽相沉积(PVD)、UV臭氧氧化或分子束外延(MBE)和/或其它合适的工艺形成介电材料层。在一个实施例中，形成HfO2的高k介电层。可选地,高k介电材料层包括金属氮化物、金属娃酸盐或诸如 LaO、A10、ZrO, T1, Ta2O5' Y2O3> SrT13 (STO)、BaT13 (BTO)、BaZrO, HfZrO, HfLaO,HfS1, LaS1, AlS1, HfTaO, HfT1, (Ba, Sr) T13 (BST)、A1203、Si3N4、氮氧化物(S1N)或其他合适的材料的其他金属氧化物。
[0073]在一些实施例中，可以在栅极介电层下方形成界面层。可以通过ALD、氧化和/或其他合适的工艺形成界面层，并且界面层包括氧化物或其他合适的介电材料。
[0074]参考图6的实施例，在衬底402上的沟槽502中设置栅极介电层602。
[0075]在一个实施例中，方法300可以包括在第一导电类型的功函数层(见框310)和在框308中形成的栅极介电层之间形成阻挡金属层。参考图6的实施例，在沟槽502中设置阻挡层604。可以在形成阻挡层后实施退火，如热退火。在一个实施例中，阻挡层为TiN或TaN;然而，也可以为其他组成。
[0076]然后，方法300继续进行框310，在开口中形成第一类型功函数金属。在一个实施例中，第一类型功函数金属是P型金属。在另一个实施例中，P型金属是TiN。在其他实施例中，第一类型的功函数金属是η型金属。其他示例性金属包括T1、Ag、Al、TiAlN、TaC、TaCN、TaSiN,Mn、Zr、TaN, Ru、Mo、Al、WN、Cu、W或任何合适的材料。在一个实施例中，在限定有源晶体管的沟槽中形成第一类型的功函数金属。在一个实施例中，从有源晶体管和/或隔离晶体管的一种中选择性地去除第一类型功函数金属。
[0077]参考图7的实例，在沟槽502中设置第一功函数金属层702。在一个实施例中，金属层702具有P型导电功函数。在另一个实施例中，金属层702是TiN。如图7所示，在每一开口中形成第一功函数金属702。然后参考图8，示出从与隔离晶体管相关的沟槽502中选择性去除第一功函数金属702之后的器件400。
[0078]然后，方法300继续进行框312，在开口中形成第二类型的功函数金属。在一个实施例中，第一类型功函数金属是P型金属，而第二类型功函数金属是η型金属。在一个实施例中，η型功函数金属是诸如TiAlN的η型金属。在其他实施例中，第二类型的功函数金属包括 T1、Ag、Al、TaC, TaCN, TaSiN, Mn、Zr、TiN、TaN, Ru、Mo、Al、WN、Cu、W 或任何合适的材料。参考图9的实施例，在沟槽502中设置第二类型的功函数金属902。
[0079]然后，方法300继续进行框314，在沟槽或开口的剩余部分中设置填充金属。金属栅极结构的填充层可以包括A1、W或Cu和/或其它合适的材料。可以通过CVD、PVD、镀和/或其它合适的工艺形成填充金属。可以在功函数金属层上方沉积填充金属，从而填充沟槽或者开口的剩余部分。参考图10的实例，在沟槽中形成填充层1002。在一个实施例中，填充层1002包括铝。
[0080]因此，图10示出第一栅极结构1004、第二栅极结构1006和第三栅极结构1008。第一栅极结构1004和第三栅极结构1008可以是有源栅极结构。第一栅极结构1004和第三栅极结构1008可以是第一类型的栅极结构。例如，在一个实施例中，第一栅极结构1004和第三栅极结构1008是pFET器件的P型栅极结构。
[0081]第二栅极结构1006例如可以是在第一栅极结构1004和第三栅极结构1008之间提供隔离的隔离栅结构。第二栅极结构1006可以是第二类型的栅极结构，其与第一栅极结构1004和第三栅极结构1008的第一类型相反。例如，在一个实施例中，第一栅极结构1004和第三栅极结构1008是pFET器件的P型栅极结构而第二栅极结构1006是η型栅极结构。可以适当掺杂有源区404以提供功能性pFET器件。
[0082]方法300可以继续提供包括形成一个或多个栅极结构的接触件和形成互连衬底的半导体器件的互连结构(例如，具有导线和通孔的多层结构)的其他步骤。
[0083]总之，本文所公开的方法和器件的实施例提供了介入有源栅极结构之间的隔离栅极结构，其中隔离栅极结构是与有源栅极结构的金属栅极相反类型的金属栅极，隔离栅极结构为有源栅极结构提供隔离。在这种情况下，本发明的实施例提供了优于现有技术的器件的多种优点。本发明一些实施例的优点包括通过使用多晶硅伪晶体管在有源晶体管之间提供隔离而减少泄漏路径。这种泄漏路径可能导致有源晶体管的阈值电压不足(例如，低阈值电压器件)。应该理解，本文所公开的不同的实施例提供了不同的披露，在不背离本发明的精神和范围内可以作出各种变化、替代和更改。
[0084]因此，应该认识到，本文所公开的一个实施例包括一种器件，其具有第一有源晶体管、第二有源晶体管、隔离栅结构以及位于第一有源晶体管、第二有源晶体管和隔离栅结构下方的有源区。第一有源晶体管和第二有源晶体管都具有第一导电类型(例如，η型和P型中的一种)的金属栅极。隔离栅极结构夹置在第一有源晶体管和第二有源晶体管之间。隔离栅极结构具有第二导电类型的金属栅极(例如，P型和η型中的另一种)。
[0085]在另一个实施例中，第一导电类型是η型而第二导电类型是P型。可选地，第一导电类型可以是P型而第二导电类型可以是η型。在一个实施例中，有源区是延伸在第一有源晶体管、第二有源晶体管和隔离栅结构下方的连续有源区。例如，连续区域可以在参考结构下方延伸而没有被例如绝缘结构中断。
[0086]在另一个实施例中，该器件还包括具有第二导电类型的金属栅极的第三有源晶体管和第四有源晶体管。第二隔离栅极结构可以夹置在第三有源晶体管和第四有源晶体管之间并且具有第一导电类型的金属栅极。在另一个实施例中，第二有源区位于第三有源晶体管、第四有源晶体管和第二隔离结构下方。在一个实施例中，浅槽隔离结构夹置在有源区之间。
[0087]在本文所述的半导体器件的另一个更广泛的实施例中，一种器件包括第一场效应晶体管(FET)和第二场效应晶体管(FET)。每个FET都具有设置在有源区上的相应栅极。有源区可以是连续有源区，例如被适当掺杂的连续扩散区。第一 FET和第二 FET具有第一导电类型(例如，nFET或pFET)。该器件包括设置在有源区上、夹置在第一 FET和第二 FET之间并将第一 FET与第二 FET隔离的隔离栅极结构。该隔离栅极结构具有金属栅极(例如，不是多晶硅栅电极)。该金属栅极具有第二导电类型(例如，与FET相反的η型或P型)。
[0088]在另一个实施例中，有源区是具有第二导电类型的扩散区。在一个实施例中，第一栅极结构和第二栅极结构包括TiN (例如，作为栅极结构的功函数金属)。在一个实施例中，隔离栅极结构的金属栅极包括TiAlN (例如，作为功函数金属)。栅极结构可以进一步包括高k介电材料。
[0089]在本文所述的实施例另一个更广的形成方法中，示出一种半导体器件的制造方法。该方法包括:在半导体衬底中形成有源区；以及在有源区中设置第一场效应晶体管(FET)和第二 FET。第一 FET和第二 FET具有第一导电类型(例如，η型和p型FET中的一种(nFET或pFET))。第二 FET与第一 FET以一定间距隔开。在该间距中，形成隔离栅极结构。隔离栅极结构具有与第一导电类型相反的第二导电类型的金属栅极。
[0090]在另一个实施例中，形成第一 FET和第二 FET包括形成第一金属栅极结构和第二金属栅极结构。为形成第一金属栅极结构和第二金属栅极结构，一种方法可以包括形成多个牺牲多晶硅栅极结构(例如，见图4)，然后去除多个牺牲多晶硅栅极结构以形成多个沟槽(见图5)。然后，在多个沟槽的第一沟槽和第二沟槽中形成具有第一导电类型的第一功函数金属。在多个沟槽的第三沟槽中形成具有第二导电类型的第二功函数金属。第二功函数金属可以提供隔离栅极结构的金属栅极。在一些实施例中，还可以在多个沟槽的每一个中形成高k介电层。
[0091]在一个实施例中，形成有源区包括形成连续掺杂区。在连续掺杂区上设置第一FET、第二 FET和隔离栅极结构。可以在半导体衬底上形成环绕连续掺杂区的绝缘层(例如，ST1、LOCOS)。
[0092]在一个实施例中，第一 FET和第二 FET都包括具有第一导电类型功函数金属的金属栅极。第一导电类型是P型和η型中的一种，而(隔离晶体管的)第二导电类型是η型和P型的另一种。
[0093]本文公开了许多其他的实施例，并且所提供的上述实施例不用于表征或限制许多他它实施例。
【权利要求】
1.一种器件，包括： 第一有源晶体管和第二有源晶体管，所述第一有源晶体管和所述第二有源晶体管都具有第一导电类型的金属栅极； 隔离栅极结构，夹置在所述第一有源晶体管和所述第二有源晶体管之间，所述隔离栅极结构具有第二导电类型的金属栅极；以及 有源区，位于所述第一有源晶体管、所述第二有源晶体管和所述隔离栅极结构下方。
2.根据权利要求1所述的器件，进一步包括： 第三有源晶体管和第四有源晶体管，所述第三有源晶体管和所述第四有源晶体管都具有所述第二导电类型的金属栅极；以及 第二隔离栅极结构，夹置在所述第三有源晶体管和所述第四有源晶体管之间，所述第二隔离栅极结构具有所述第一导电类型的金属栅极。
3.根据权利要求2所述的器件，进一步包括： 第二有源区，位于所述第三有源晶体管、所述第四有源晶体管和所述第二隔离结构的下方。
4.根据权利要求3所述的器件，进一步包括： 浅槽隔离结构，夹置在有源区之间。
5.—种半导体器件,包括： 第一场效应晶体管（FET)和第二场效应晶体管（FET)，所述第一 FET具有第一栅极结构，所述第二 FET具有第二栅极结构，所述第一 FET和所述第二 FET都设置在有源区上，所述第一 FET和所述第二 FET都是第一导电类型；以及 隔离栅极结构，设置在所述有源区上并且夹置在所述第一 FET和所述第二 FET之间，所述隔离栅极结构具有第二导电类型的金属栅极，并且所述隔离栅极结构将所述第一 FET与所述第二 FET隔离。
6.一种制造半导体器件的方法，包括： 在半导体衬底中形成有源区； 在所述有源区中形成第一场效应晶体管（FET)，其中所述第一 FET具有第一导电类型；在所述有源区中形成与所述第一 FET隔开一定间距的第二FET，其中所述第二 FET具有所述第一导电类型；以及 在所述第一 FET和所述第二 FET之间的间隔中形成隔离栅极结构，其中所述隔离栅极结构具有与所述第一导电类型相反的第二导电类型的金属栅极。
7.根据权利要求6所述的方法，其中，形成所述第一金属栅极结构、所述第二金属栅极结构以及形成所述隔离栅极结构的金属栅极包括： 形成多个牺牲多晶硅栅极结构； 去除所述多个牺牲多晶硅栅极结构以形成多个沟槽； 在所述多个沟槽的第一沟槽和第二沟槽中形成具有所述第一导电类型的第一功函数金属；以及 在所述多个沟槽的第三沟槽中形成具有所述第二导电类型的第二功函数金属。
8.根据权利要求6所述的方法，其中，形成所述有源区包括形成连续掺杂区，其中在所述连续掺杂区上设置所述第一 FET、所述第二 FET和所述隔离栅极结构。
9.根据权利要求8所述的方法，进一步包括： 在半导体衬底上形成环绕所述连续掺杂区的绝缘层。
10.根据权利要求6所述的方法，其中，形成所述第一FET包括形成具有所述第一导电类型的功函数金属的第一金属栅极，并且形成所述第二 FET包括形成具有所述第一导电类型的功函数金属的第二金属栅极，其中所述第一导电类型是η型和P型中的一种，而所述第二导电类型是η型和 P型中的另一种。
【文档编号】H01L21/8232GK104051460SQ201310241573
【公开日】2014年9月17日 申请日期:2013年6月18日 优先权日:2013年3月12日
【发明者】冯家馨 申请人:台湾积体电路制造股份有限公司