专利名称：P沟道能隙工程硅氧氮氧硅nand闪存的编程与擦除方法
技术领域：
本发明涉及闪速存储元件，并尤其涉及使用P型沟道单元的闪速存储元件。
背景技术：
公知的NAND型浮动栅极闪速存储器(闪存)使用在很多非挥发的存储应用中，因为它们的密度很高。另外，他们能以低功率操作并且有高速页编程能力。
图1示出了公知的NAND型浮动栅极闪速存储器100，其使用n型沟道存储器单元。每一n型沟道存储器单元都可为浮动栅极元件或者硅/氧化硅/氮化硅/氧化硅/硅(Silicon-Oxide-Nitride-Oxide-Silicon；SONOS)型元件。编程操作公知的存储器元件可以通过使用正富勒-诺丁汉Fowler-Nordheim(+FN)电子注入进行，其中电子从反转沟道被注入至存储器单元的浮动栅极或者氮化物捕捉层。相反的，擦除操作可以使用负Fowler-Nordheim(-FN)电子注入进行，其中电子自浮动栅极被注入至反转沟道。例如，电压Vg＝+18伏特被用于被选取的字线，例如WLN-1117，其连接于具有标明为A和B的n型沟道存储器单元的栅极。电压Vg＝+10被用于其他全部(未被选取)的字线(即栅极)115，包括存储元件的位线晶体管(BLT)110以及源极线晶体管(SLT)120。施加于所有单元的正栅极电压会导致全部在金氧半场效(MOSFET)晶体管在公知的元件中每一NAND串列(string)被打开，引起一反转层形成而导通NAND串列。再次参考图1，第一位线(BL1)107被调整到零伏特偏压(即，VBL1＝0V)或者接地电位，因此，在单元内连接至BL1的反转层具有零电位。不过，第二位线(BL2)105被调整至正电压(即，VBL2＝+8V)，因此在单元内连接至BL2的反转层具有高电位。
通过提供足够大的栅极至源极电压于每一单元内，可引起+FN注入发生，因此能进行单元的编程。参考图1，单元A通过产生大的跨单元电压降被选取。特别的是，因为单元A连接至位线BL1，其具有VBL1＝0V与字线WLN-1＝+18V，因此产生+18V的跨单元电压降。这+18V电压降提供有效+FN注入，引起单元中的临界电压被升高至较高的编程状态(PV)。因为单元B连接至位线BL2与WLN-1，其分别被偏压在VBL2＝+8V和WLN-1＝+18V，只有跨单元电压降+10V建立于单元B。电压降+10V不足以引起+FN注入。单元C连接位线BL1和字线WL1，分别偏压在VBL1＝0V和WL1＝+10V，因此建立跨单元电压降+10V穿过单元C。因此，任何+FN的影响对于单元C而言是可以被忽略的。因此，根据前面提到的方法，可以被对单独的单元进行编程。
n型沟道NAND浮动栅极闪速存储器元件被广泛的使用。很多NAND闪速存储器元件使用多阶单元(MLC)的技术来实现，其需要更准确的临界电压(Vt)的分布和控制，因此，与非MLC应用相比，其对控制工艺变量的要求更严格。另外，目前对于n型沟道NAND浮动栅极闪速存储器元件的集中+FN编程技术是否可以适用仍然是个未知数。更进一步，由于n型沟道元件的浮动栅极交错结构，在存储单元之间会产生耦合影响，因此限制公知的NAND类型浮动栅极元件在高密度方面的发展。
发明内容
根据本发明的一个实施例，对于P沟道存储器单元提供一种编程方法，存储器单元包括源极、漏极和栅极，通过使用第一电压于栅极，导致负的富勒-诺丁汉(-FN)空穴注入，因此导致存储器单元进入编程状态。
此外根据本发明的另一实施例，对于P沟道存储器单元提供擦除方法，存储器单元包括源极、漏极和栅极，通过施加第一电压于栅极，导致正富勒-诺丁汉(+FN)电子注入，因此导致存储器单元进入擦除状态。
更进一步地根据本发明又一实施例，提供一种P沟道存储器元件的读取方法，存储器单元包括源极、漏极和栅极，通过施加第一电压于源极；施加第二电压于漏极，其中第一电压比第二电压大；根据存储器元件状态的检测结果选择第三电压；并且把第三电压施加于栅极，其中第三电压比第一电压和第二电压大。
仍然根据本发明的又一实施例，对于存储器元件提供一种编程方法，存储器元件包括NAND阵列存储器单元，阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括位线晶体管(BLT)，其连接串组P沟道存储器单元，此串组P沟道存储器单元包括N个连接的存储器单元，第n个存储单元连接至源极线晶体管(SLT)。第一电压被施加于对应存储器单元阵列的每一串存储器单元的每一位线(BL)。第二电压被施加于对应存储器单元阵列的每一串组未被选定的存储器单元的每一位线(BL)，其中第一电压比第二电压大。第三电压被施加于每一位线晶体管(BLT)，其中第二电压比第三电压大。第三电压被施加于对应每一未被选取的存储器单元的每一源极线晶体管(SLT)和每一字线(WL)。第四电压被施加于对应每一被选取的存储器单元的字线(WL)，导致富勒-诺丁汉(-FN)空穴注入，因此导致存储器单元进入编程状态，其中第三电压比第四电压大。
更进一步，根据本发明的又一实施例，对于存储元件提供编程方法，其存储元件包括NAND型阵列存储器单元，阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括位线晶体管(BLT)，其连接串组P沟道存储器单元，此串P沟道存储器单元包括N个连接的存储器单元，第n个存储单元连接至源极线晶体管(SLT)。第一电压被施加于对应存储器单元阵列的每一串组被选取的存储器单元的每一位线(BL)。第二电压被施加于对应存储器单元阵列的每一串组未被选定的存储器单元的每一位线(BL)，其中第一电压比第二电压大。第三电压被施加于每一位线晶体管(BLT)，其中第二电压比第三电压小。第一电压被施加于每一源极线晶体管(SLT)。第二电压被施加于对应未被选定存储器单元的每一字线(WL)。第四电压被施加于对应每一被选取的存储器单元的字线(WL)，导致富勒-诺丁汉(-FN)空穴注入，因此导致存储器单元进入编程状态，其中第二电压比第四电压大。
更进一步，根据本发明的又一实施例，对于存储元件提供擦除方法，其存储元件包括NAND型阵列存储器单元，阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括位线晶体管(BLT)，其连接串组P沟道存储器单元，此串组P沟道存储器单元包括N个连接的存储器单元，第n个存储单元连接至源极线晶体管(SLT)。第一电压被施加于每一位线晶体管(BLT)。第一电压也被施加于每一源极线晶体管(SLT)。第二电压被施加于对应存储器单元阵列中每一被选取的存储器单元的每一字线(WL)，导致富勒-诺丁汉(+FN)电子注入，因此造成每一被选取的存储器单元进入擦除状态，其中第二电压比第一电压大。
更进一步，根据本发明的又一实施例，对于存储元件提供读取方法，其存储元件包括NAND型阵列存储器单元，阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括位线晶体管(BLT)，其连接串组P沟道存储器单元，此串组P沟道存储器单元包括N个连接的存储器单元，第n个存储单元连接至源极线晶体管(SLT)。第一电压被施加于对应存储器单元阵列中每一被选取的存储器单元的每一位线(BL)。第二电压被用于每一位线晶体管(BLT)，其中第一电压比第二电压大。第二电压被施加于每一源极线晶体管(SLT)。第二电压被施加于对应每一未被选取的存储器单元的每一字线(WL)。第三电压被施加于栅极，其中第三电压比第一和第二电压大。
参考附图，可以更容易地理解上述的摘要和以下对于本发明的详细描述。为了说明本发明，此处在图示中所显示的实施例是目前认为较佳的。不过，应该注意的是，本发明不局限于被详细描述的结构与方法。
在图示中
图1为一代表图示，描述了公知n型沟道NAND闪速存储器元件的编程方法；图2为，根据本发明的一个实施例，具有穿隧介电ONO的p型沟道BE-SONOS存储器单元的剖面图；图3示出了p型沟道NAND闪速存储器元件，其具有图2中的p型沟道存储器单元；图4A显示可用于图2中p型沟道BE-SONOS存储器单元的一种自收敛-FN编程方法；图4B为一图表，说明使用不同栅极电压于图2中的p型沟道存储器单元的试验数据的曲线；图5A为一图示，说明第一编程方法，对图3中存储元件内的单元进行编程；图5B为一图表，说明图5A中存储器单元的临界电压值的试验数据曲线；图6为一图示，说明第二编程方法，对图2中存储元件内的单元进行编程；图7为图2中存储元件的图示，说明一种页编程方法；图8为图2中存储元件的图示，说明一种擦除方法；图9为图2中存储元件的图示，说明一种读取方法；图10A为一图表，描述图2中p型沟道存储器单元在编程/擦除(P/E)周期与临界电压之间的关系；图10B为试验数据曲线图表，描述图2中p型沟道存储器单元的漏极电流；以及图11为试验数据曲线图表，依其读出时间，说明临界电压在编程状态与擦除状态中的变化。
主要元件符号说明100存储器单元105位线107位线
110位线晶体管115字线117字线120源极线晶体管125源极线130P型电位井(P-well)电压200存储器单元205栅极210氧化层215氮化层220穿隧介电层235源极区域240n型基板245漏极区域300存储器元件305位线307位线电压310位线晶体管315字线317字线电压320选取线晶体管335金属氧化半导体场效晶体管400p沟道元件405高-FN电压410激发穿隧电子415空穴反转沟道455栅极电压(Vg＝-16V)460栅极电压(Vg＝-20V)
465栅极电压(Vg＝-18V)555栅极电压(Vg＝-10V)565栅极电压(Vg＝-18V)605反转层610浮接反转层705单元905存储器单元1305编程状态1310擦除状态具体实施方式
在此将详细描述本发明与较佳实施例，其包括的例子会在附图中加以说明。大多数情况中，在图示和描述中相同和相似的标示被使用于相同和相似的部件。应当注意的是，非图形的图示是以非常简化的形式表现的，所表示的图示并不保证其具有准确的尺寸。关于文中披露的部分，为了达到便利和清楚的目的，关于方向的描述，例如顶部，底部，左，右，向上，向下，在上面，下面，在下面，后面与前面，都在相关的图示中使用。除了所附的权利要求书所主张的之外，在下列对于图示的说明中使用如此的方向描述，不应该以任何形式被解释为是对发明范围的限制。虽然文中所披露的与某些所描述的实施例相关，但应当注意的是，这些实施例只被作为例子说明而不是作为一种限制。应当注意的是，文中描述的方法步骤和架构并不包括整个集成电路的完整制造过程。本发明可使用各种各样已知的或发展中的集成电路制造技术加以实现。
图2为根据本发明的一个较佳实施例的具有穿隧非导电材料220的能隙工程-硅/氧化硅/氮化硅/氧化硅/硅(BE-SONOS)的闪速p沟道存储单元200的剖面图示。BE-SONOS的P沟道存储器单元200包括n型基板240(例如，N型电位井)，其包括由n+多晶硅栅极，p+多晶硅栅极或者相似的材料做成的控制栅极205。存储器单元200包括p+源极区域235，p+漏极区域245，和沟道区域，其位于N型电位井240中且介于源极区域235和漏极区域245之间。氮化物电荷捕捉储存，或者电荷储存层215，位于沟道区域之上。多层次调节穿隧介电层220被置于氮化物电荷捕捉储存层215和沟道区域之间。阻挡隔离氧化物层210被置于氮化物电荷捕捉层215和控制栅极205之间。当形成一个存储元件(如下所述)时，控制栅极205对应于字线，源极区域235对应于第一位线，以及漏极区域245对应于第二位线。每一存储器单元包括第一位元部分和第二位元部分，各自可储存位元信息于存储器单元中。
以下将描述图2中P沟道BE-SONOS存储器单元200的典型元件参数。BE-SONOS存储器单元的每一层都有一定厚度，下方的氧化物层(O1)大约15(埃)，中间氮化物层(N1)大约20(埃)，中间氧化物层(O2)大约18(埃)。氮化物捕捉层(N2)215大约70(埃)，以及阻挡氧化物层(O3)210大约90(埃)，O1/N1/O2多层次调节穿隧介电层220由极薄的氧化物和氮化物做成，每一层的厚度均在三奈米之内以便提供直接空穴穿隧。在存储单元里，N2的厚度大于5奈米，以获得更高的捕捉效率。对于阻挡氧化物层(O3)210来说，一种较佳的形成方法为使用湿式转换氧化物上层提供高密度的捕捉陷阱于O3210和N2 215之间，其中为了防止电荷从上层氧化物散失，O3 210大约是6奈米厚。为了让空穴从反转p沟道穿隧，O1/N1/O2可作为穿隧介电物质。本领域技术人员可以理解，依据存储器单元200的具体应用，表一显示的为一般的元件参数并且可能会有向上或下的变化。
表一图3示出了部分的NAND存储器元件300，其使用图2中所显示的BE-SONOS存储器单元200。存储器元件300包括一个串组或更多个串组330的存储器单元200，其串组的连接方式为源极对漏极或漏极对源极连接。通常，串组330的数目在存储器元件300中是16或者32，但是存储器元件300也可使用其他的数目。PMOSFET晶体管335可用作每一串组330一端的位元选取晶体管，用来连接每串组的位线305。此位元选取晶体管受位元选取线(BLT)310控制。PMOSFET选取晶体管335也可被置于每串组330的另一端，连接每一串组至源极线(SL)325。此选取晶体管受源极选取线(SLT)320所控制。尽可能地，位线晶体管310和源极线晶体管320的栅极介电层为栅极氧化层而不是氮化补捉层，这样可避免在元件操作期间在位线晶体管310和源极线晶体管320中栅极临界电压Vt的偏移。在此最佳实施例中，位线晶体管310和源极线晶体管320使用相同的ONONO栅极介电层，使得存储器单元200的操作与功能不会受到影响。因为在BLT310上的栅极电压经常少于+/-10V，极少的栅极干扰会存在。源极线325可由金属如钨或者多晶硅材料制成。
图4A显示图2中的p型沟道BE-SONOS存储器单元的一种自收敛-FN的编程方法。本领域普通技术人员可以理解此自收敛的编程操作，所以将不在此做更进一步的描述。不过，本发明的自收敛-FN编程提供更好的性能和规模可调性，使多阶单元(MLC)元件和其应用变得容易。使用高-FN电压405于栅极205(即，Vg＝-18V)，在p沟道元件400的多个存储器单元200的NAND串组330中可形成空穴反转沟道415。之后″激发(Hot)″空穴穿过ONO穿隧非导电性层220并且被注入到氮化物储存层215(N2)。同时，从栅极205移动到N2215，″激发″电子410穿过最上层的氧化物(O3)层210。被注入的空穴和电子将彼此消除，直到处于平衡状态，由此确定存储器单元200的临界电压。本发明的自收敛编程方法在存储器单元200中提供动态的平衡条件，在编程操作过程中可以不需准确的电压临界值控制。
图4B描述此自我编程-FN方法的试验数据，也就是在不同的栅极电压显示其临界电压的差异。图4B为曲线图表，说明把不同的栅极电压加于存储器单元200的试验数据。图4B显示临界电压(Vt)可通过栅极电压加以调整。例如，临界电压(Vt)可以通过增加栅极电压的绝对值被降低。另外，编程速度也可能取决于栅极电压。不同的栅极电压说明具有较高电压的栅极电压460(例如，Vg＝-20V)时，被编程元件可以更迅速的达到临界电压(例如，在大约5×10-3秒或者5毫秒时Vt＝3V)。相反地，具有较低电压的栅极电压455(例如，Vg＝-16V)，元件需要很长时间达到临界电压(例如，在大约0.5×10-1秒或者500毫秒时Vt＝1.2V)，其比使用较高栅极电压时大约慢100倍。
图5A为存储元件300的图示，其描述通过升高元件沟道电位的一种抑制技术的方法。为了容易说明，假设进行编程时单元A被选取。对应单元A的位线BL1107被调整至零伏特(VBL1＝0V)并且位线BL2105被调整至VBL2＝-8V。源极线125为浮接且其基底被调整至零伏特或者接地。负栅极大电压(Vg＝-18V)被加于单元A的字线117，以及较小负栅极电压(Vg＝-10V)被加于其它字线115，BLT 110，以及SLT 120。这些电压产生跨单元A的电压差-18V。此电压差允许单元A可有效地使用-FN空穴注入进行编程。因为单元B和单元C的跨电压差(Vg＝-10V)比单元A的跨电压差小得多，单元B和单元C为未被选取的单元，因此，如果有的话，在单元B和单元C中也只会产生非常小的-FN空穴注入。换句话说，在编程常规元件时经常发生的写入干扰会减到最小，或者甚至排除。因此，本发明元件中的存储器单元能够被随机并且独立的编程。
图5B为一图表，说明图5A中元件的编程方法的试验数据曲线。当被选取单元的栅极电压117调整到负大电压(例如，Vg＝-18V)，此单元被编程至期望临界电压或者编程状态(例如，PV＝2.2V)。同时，未被选取的存储器单元B和单元C被偏压产生Vg＝-10V的跨单元电压，其电压低至可在未被选取的单元内抑制-FN发生注入。此抑制工艺编程方法提供抑制容忍值，其为存储元件中被选取和未被选取单元的32倍。因此，编程或写入的干扰被减到最小，或者被排除，从而允许存储器单元可随机且独立的编程。
图6为图2中元件的示意图，说明在存储元件内升高浮接沟道电压的编程方法。图6中描述多个位线305(BL1-BL4)，多个字线315(WL1，WL2，WL7，WLN-1，WLN)，P-MOSFET位线选取晶体管310(BLT)，P-MOSFET源极线选取晶体管320(SLT)，以及每一存储器单元中的P沟道BE-SONOS元件。源极线325为浮接并且源极线晶体管320(SLT)具有栅极电压Vg＝0V。位线305(BL1，BL3，BL4)被偏压在VBLN＝-5V，其中N＝1，3和4，且位线305 BL2被偏压在VBL1＝0V307。由于位线晶体管310(BLT)的栅极被偏压在Vg＝-2V，位线BL1，BL3和BL4305全部被关闭，并且打开BL2305，其为选取位线以及反转层605在BL2的NAND串组330里形成，且未被选取的位线具有浮接反转层610。除WL7被偏压在VWL7＝-18V 317之外，所有字线315都被偏压在VWLN＝-5V，(其中N＝1，2，N-I，N)。因此，只有在位线晶体管310BLT被打开的NAND串组330内，才能形成反转层605。
图7为本发明的一个较佳实施例的图示，说明一种页编程方法。图7显示一部分的p沟道BE-SONOS存储元件，其具有八个位线(BL1-BL8)并且BL3，BL4和BL6被选定且偏压在零伏特(即，VBLN＝0V，其中N＝3，4和6)，并且源极线325为浮接。因此，全部与源极线325相关的SLT 320(在图3中显示)被偏压在栅极电压Vg＝0V。剩下未被选取的位线被偏压在VBLN＝-5V，其中N＝1，2，5，7以及8。所有与位线晶体管310(BLT；在图3中显示)相关的栅极被偏压在Vg＝-2V，导致与位线BL3，BL4和BL6相关的BLTs被打开并且与剩下的BLN(其中N＝1，2，5，7以及8)相关的BLTs被关闭。字线WL1，WL2，WLN-1和WLN被偏压在VWLN＝-5V，(其中N＝1，2，N-1，N)并且字线WL7被偏压在VL7＝-18V，导致单元705被选取且在单元中形成反转层。因此，可以对随机选取的存储器单元进行编程。而且，可以避免编程的干扰，因为经由使用负大电压于相关位线，未被选取的单元的沟道电压可被提升，因此抑制未被选取的存储器单元里的-FN空穴注入。使用抑制工艺编程方法，包括开启与被编程的存储器单元相关的预定数量的位线晶体管以及形成反转层，可以使沟道电压浮接并且抑制反转层中空穴的注入，编程干扰可更进一步地被排除。
图8为图2元件示意图，说明本发明的一个实施例的存储元件的擦除方法。为了执行此擦除方法，浮接所有的位线BN1-BL4和源极线325。另外，所有位线晶体管310(BLT)以及所有源极线晶体管320(SLT)的栅极皆设为零伏电压(即，Vg＝0V)。可使用区段擦除或是区块擦除方式来擦除存储元件。进行擦除需使用高电压(例如，Vg＝+20V)于所有字线WLN(其中，N＝1至N且N为存储元件内字线的总数)的栅极。借着使用高电压(例如，Vg＝+20V)于所有字线上，电子从n型井被注入至电荷捕捉层，因此每一存储器单元因为临界电压增加而被擦除。此种方法被称为+FN电子注入。
图9为图2中元件的示意图，其说明了一种读取方法，可读取P沟道元件的NAND阵列中的存储器单元。例如，为了读取存储器单元905，当全部其他位线(BL1，BL3和BL4)都是浮接时，使用负电压(如VBL1＝-1V)于位线BL2上。另外，零电压(VSL＝0V)被用于存储阵列的源极线325。当读取单元时，所有位线晶体管310(BLT)以及源极线晶体管320(SLT)的栅极都被加上负电压(例如，Vg＝-5V)，其可开启所有的BLT和SLT晶体管。当读取单元905时，通过使用读取栅极电压(Vg＝+4V)至WL7，可选取字线WL7。通常，读取栅极电压在存储器单元的编程栅极电压(PV)以及擦除栅极电压(EV)之间。
因为未被读取，剩下全部未被选取的字线(WLN，其中N＝1，2，N，N-1)具有负栅极电压(例如，Vg＝-5V)。不过，读取存储元件时，并不局限于单独的单元。页读取方法(即，类似平行方式)也可以用来读取，以便存储元件可以进行快速的页读取。页读取方法是通过同时选取不止一个位线和字线，同时使用合适的偏压于多数存储器单元。被选取的字线被提升到电压(Vg)，其介于擦除电压(EV)以及编程电压(PV)之间。其他全部的字线可作为沟道栅极，所以其栅极电压必须被提升到VCWL。
图10A为一个图表，根据本发明的一个实施例，描述在+FN编程与-FN擦除的P/E周期数与临界电压(Vt)之间的变化。下方曲线描述经过一千次(1000)-FN编程操作的存储器单元的临界电压(Vt)。上方曲线描述经过一千次(1000)+FN编程操作的存储器单元的临界电压(Vt)。每一编程操作取值点，使用的栅极电压为Vg＝-18V且持续1毫秒。对每一擦除操作取值点，使用的栅极电压被调整至Vg＝+20V且持续50毫秒。图中下方编程曲线的临界电压在大约1.7V-1.8V之间变动，也就是在经过1000次编程操作后产生200mV的偏差。与此类似，图中上方擦除曲线的临界电压在大约5.1V-4.8V之间变动，也就是在经过1000次编程操作后产生-300mV的偏差。不过，在P/E周期的两种操作之间，编程和擦除的曲线定义临界电压(Vt)窗，其中Vt窗在整个1,000P/E周期中大约保持相同，并且表示存储器单元具有极好的编程/擦除(P/E)的周期维持能力。
图10B为一个图示，通过实验曲线，说明在1,000个P/E循环期间中元件的减损。有两组三条曲线，左侧组的曲线说明存储器单元在1,100和1000周期的-FN编程操作时，漏极电流对栅极电压的关系。右侧组的曲线说明存储器单元在1,100和1000周期的+FN编程操作时，漏极电流对栅极电压的关系。编程与擦除操作均显示当周期增加时曲线会有一些小变化，但是这种变化很小，即存储元件具有小的元件减损和极好的P/E维持能力。
图11为一个图表，说明图2的元件的存储器单元的读取干扰特性中，临界电压(Vt)与读出时间(秒)的曲线关系。当存储元件的VG/VD＝0/-2V时，上方曲线表示编程状态且下方曲线表示擦除状态。在读取时，沟道空穴电流在存储器单元里从源极流至漏极。沟道空穴电流在漏极中导致一些电子和空穴产生，并且一些热空穴可取得足够能量而穿隧至氮化物电荷捕捉层。不过，由于空穴障碍的高能障(例如，4.5eV)，沟道热空穴效率是小到可以被忽略的。因此，此p沟道元件的读取干扰非常小，这样，在元件中读取干扰可以被排除。如图11所示，P沟道元件的读取干扰极小，因为对于PMOSFET来说，沟道热空穴(CHH)效率非常小。
为了描述与说明，上述说明中披露了本发明的较佳实施例。上述的披露并非表示本发明完全相同于所述的例子。应当注意的是，本领域技术人员可以根据本发明的概念与所述的实施例做出各种润饰。可以理解的是，本发明并不局限于所披露的特定实施例，相反地其包括不超出本发明的精神和范围内的任何修改，正如所附的权利要求书所示。
权利要求
1.一种P沟道闪速存储器单元的编程方法，所述存储器单元包括栅极、源极、漏极和在所述源极与所述漏极之间的沟道，包括下列步骤(a)施加第一电压于所述栅极，以及(b)施加第二电压于所述源极或所述漏极，其中所述第二电压比所述第一电压还大，足以使得在所述沟道中产生负富勒-诺丁汉空穴注入，从而使所述单元进入编程状态。
2.一种P沟道闪速存储器单元的擦除方法，所述存储器单元包括栅极、源极、漏极和在所述源极与所述漏极之间的沟道，包括下列步骤(a)施加第一电压于所述栅极，以及(b)浮接所述源极或所述漏极，其中所述第一电压足够自N型电位井产生正富勒-诺丁汉电子注入，其中所述存储单元进入擦除状态。
3.一种P沟道存储单元的读取方法，所述存储器单元包括源极、漏极和栅极，包括下列步骤(a)施加第一电压于所述源极；(b)施加第二电压于所述漏极，其中所述第二电压小于所述第一电压；(c)检测所述存储器单元的状态以便决定第三电压的大小；(d)施加所述第三电压于所述栅极，所述第三电压比所述第一电压大；以及(e)检测流动在所述源极和所述漏极之间的电流。
4.一种用于存储器元件的编程方法，所述存储元件包括NAND阵列存储器单元，所述阵列包括一个或更多个字线和一个或更多个位线，每一所述位线包括连接至串组P沟道存储器单元的位线晶体管，所述串组P沟道存储器单元包括N个串连的P沟道存储器单元以及一个源极线晶体管连接至第n个存储器单元，包括下列步骤(a)施加第一电压于对应每一所述存储器单元阵列中被选取的存储器单元串组的每一位线；(b)施加第二电压于对应未被选取的存储器单元串组的每一位线，所述第一电压比所述第二电压大；(c)施加第三电压于每一位线晶体管，其中所述第二电压比所述第三电压大；(d)施加所述第三电压于每一源极线晶体管；(e)施加所述第三电压于对应每一未被选取的存储器单元的每一字线；以及(f)施加第四电压于对应被选取存储器单元的字线，导致富勒-诺丁汉空穴注入，从而使所述存储器单元进入编程状态，其中所述第三电压比所述第四电压大。
5.如权利要求4所述的编程方法，其中每一所述第二、第三和第四电压与所述第一电压相比为负。
6.如权利要求4所述的编程方法，其中在所述未被选取的存储器单元串组中的所述富勒-诺丁汉空穴注入不足以对所述未被选取的存储器单元进行编程。
7.如权利要求4所述的编程方法，其中没有富勒-诺丁汉空穴注入发生在所述多个未被选取的存储器单元中。
8.一种用于存储器元件的编程方法，所述存储元件包括NAND阵列存储器单元，所述阵列包括一个或更多个字线和一个或更多个位线，每一所述位线包括连接至串组P沟道存储器单元的位线晶体管，所述串组P沟道存储器单元包括N个串连的P沟道存储器单元以及一个源极线晶体管连接至第n个存储器单元，包括下列步骤(a)施加第一电压于对应每一存储器单元阵列中被选取的存储器单元的每一位线；(b)施加第二电压于对应未被选取的存储器单元的每一位线，所述第一电压比所述第二电压大；(c)施加第三电压于每一位线晶体管，其中所述第二电压比所述第三电压小；(d)施加所述第一电压于每一源极线晶体管；(e)施加所述第二电压于对应每一未被选取的存储器单元的每一字线；以及(f)施加第四电压于对应被选取存储器单元的字线，导致富勒-诺丁汉空穴注入，从而使所述存储器单元进入编程状态，其中所述第二电压比所述第四电压大。
9.如权利要求8所述的编程方法，其中每一所述第二、第三和第四电压与所述第一电压相比为负。
10.一种用于存储器元件的擦除方法，所述存储元件包括NAND阵列存储器单元，所述阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括连接至串组P沟道存储器单元的位线晶体管(BLT)，所述串组P沟道存储器单元包括N个串连的P沟道存储器单元以及一个源极线晶体管(SLT)连接至第n个存储器单元，包括下列步骤(a)施加第一电压于每一位线晶体管(BLT)；(b)施加所述第一电压于每一源极线晶体管(SLT)；(c)施加第二电压于对应每一被选取存储器单元的存储器单元阵列中的每一被选取字线，导致富勒-诺丁汉(+FN)电子注入，从而使每一被选取单元内进入擦除状态，且其中所述第二电压比所述第一电压大。
11.一种用于存储器元件的读取方法，所述存储元件包括NAND阵列存储器单元，所述阵列包括一个或更多个字线(WL)和一个或更多个位线(BL)，每一位线包括连接至串组P沟道存储器单元的位线晶体管(BLT)，所述串组P沟道存储器单元包括N个串连的P沟道存储器单元以及一个源极线晶体管(SLT)连接至第n个存储器单元，包括下列步骤(a)施加第一电压于对应存储器单元阵列中每一被选取的存储器单元的每一位线(BL)；(b)施加第二电压于每一位线晶体管(BLT)，其中所述第一电压比所述第二电压大；(c)施加所述第二电压于每一源极线晶体管(SLT)；(d)施加所述第二电压于对应每一未被选取的存储器单元的每一字线(WL)；以及(e)施加第三电压于读取栅极，其中所述第三电压比所述第一和所述第二电压大。
12.如权利要求11所述的读取方法，其中所述第三电压介于编程状态(PV)与擦除状态(EV)之间。
全文摘要
本发明提供一种P沟道存储元件的编程方法。存储元件包括源极、漏极和栅极。施加第一电压于栅极上导致富勒－诺丁汉(－FN)的空穴注入，因此使存储单元进入编程状态。
文档编号H01L27/118GK101067970SQ20071010219
公开日2007年11月7日 申请日期2007年4月29日 优先权日2006年5月5日
发明者吕函庭 申请人:旺宏电子股份有限公司