专利名称：半导体结构的形成方法
技术领域：
本发明涉及一种半导体装置，且特别涉及一种金属氧化物半导体
(metal-oxide-semiconductor, MOS)装置的结构及制造方法。
背景技术：
多晶硅栅极经常利用于金属氧化物半导体装置的工艺中，在典型的多晶 硅栅极工艺中，首先形成栅极介电层及多晶硅层，之后，进行图案化栅极介 电层及多晶硅层，以形成由栅极介电层以及位于栅极介电层上的栅极电极所 组成的栅极叠层。
栅极叠层的图案化过程可能导致栅极电极与栅极介电层的损害，因此影 响栅极介电层的完整性。 一种发生的情况是，在栅极介电层邻近栅极电极底 部的区域存在高电场，受到影响的栅极介电层将会产生可靠度问题。此外， 栅极电极与其下基底之间的漏电流问题将会增加。
为了解决上述问题，已知技术利用多晶硅的再氧化(re-oxidation)工艺。 在一般的多晶硅再氧化工艺中，进行图案化步骤以形成栅极叠层之后，接着 实施氧化工艺，以在多晶硅栅电极暴露的侧壁及硅基底上形成氧化层。通过 此多晶硅的再氧化工艺，可增加栅极介电层的完整性，并可修补多晶硅栅极 的损害。
然而，已知的多晶硅再氧化工艺(polysilicon re-oxidation)带来一些不 利的影响，例如增加沟道长度及栅极介电层的厚度，因而降低MOS装置的 性能。性能的降低包括驱动电流的减少，为了补偿性能的降低，可实施氮化 多晶硅的再氧化工艺(nitrided polysilicon re-oxidation)，在此工艺中形成氮 氧化硅层以取代氧化层，然而，氮化多晶硅再氧化工艺仅对N型金属氧化物 半导体(NMOS)有利，而P型金属氧化物半导体(PMOS)的性能却降低。
因此，目前亟需一种MOS装置，其包括氮氧化硅层而具有改善可靠度 及性能的优点，并且同时可克服已知的缺点。
发明内容
有鉴于此，本发明提供一种半导体结构的形成方法，包括提供半导体 基底，该半导体基底包括硅；形成P型金属氧化物半导体装置，包括在该
半导体基底上形成第一栅极介电层；在该第一栅极介电层上形成第一栅极电 极；以及在该第一栅极电极及该第一栅极介电层的侧壁形成第一栅极间隙 壁；形成N型金属氧化物半导体装置，包括在该半导体基底上形成第二栅 极介电层；在该第二栅极介电层上形成第二栅极电极；以及形成氮化多晶硅 再氧化层，其具有垂直部分及水平部分，其中该垂直部分位于该第二栅极电 极及该第二栅极介电层的侧壁，该水平部分位于该半导体基底上；以及在该 第二栅极电极及该第二栅极介电层的侧壁形成第二栅极间隙壁，其中该第二 栅极间隙壁位于该氮化多晶硅再氧化层的该水平部分上。
根据本发明的半导体结构的形成方法，其中该氮化多晶硅再氧化层的形 成步骤包括进行热氧化工艺，以在该第二栅极电极的侧壁及该半导体基底 上形成氧化层；以及进行氮化工艺，以将该氧化层转变为该氮化多晶硅再氧 化层。
根据本发明的半导体结构的形成方法，其中进行该氮化工艺包括等离子 氮化法。
根据本发明的半导体结构的形成方法，其中进行该氮化工艺包括热氮化法。
根据本发明的半导体结构的形成方法，其中进行该氮化工艺包括注入氮 至该氧化层中。
根据^:发明的半导体结构的形成方法，其中该氮化多晶硅再氧化层的形 成步骤包括在含氧及氮的环境中同时氧化及氮化该第二栅极电极的侧壁及 该半导体基底的上部。
根据本发明的半导体结构的形成方法，其中该氮化多晶硅再氧化层的形 成步骤包括在P型金属氧化物半导体装置与N型金属氧化物半导体装置中形 成该氮化多晶硅再氧化层，以及去除P型金属氧化物半导体装置中部分的该 氮化多晶硅再氧化层。
本发明还提供一种半导体结构的形成方法，包括提供半导体基底，其 包括P型金属氧化物半导体区及N型金属氧化物半,体区；在该半导体基底 上形成栅极介电层；在该栅极介电层上形成栅极电极层；图案化该栅极介电 层及该栅极电极层，藉以在该P型金属氧化物半导体区中形成第一栅极叠层， 在该N型金属氧化物半导体区中形成第二栅极叠层；进行热氧化工艺，以在 该第一栅极叠层的侧壁、该第二栅极叠层的侧壁及该半导体基底上形成氧化 层；进行氮化工艺以形成氮氧化硅层；注入n型掺杂质以在该P型金属氧化 物半导体区形成第一轻掺杂源/漏极区；注入p型掺杂质以在该N型金属氧 化物半导体区形成第二轻掺杂源/漏极区；以及去除位于该P型金属氧化物半 导体区中至少水平部分的该氮氧化硅层。
根据本发明的半导体结构的形成方法，其中去除位于该P型金属氧化物 半导体区中至少水平部分的该氮氧化硅层的步骤在注入p型掺杂质之后进 行。
根据本发明的半导体结构的形成方法，其中去除位于该P型金属氧化物 半导体区中至少水平部分的该氮氧化硅层的步骤与注入p型掺杂质的步骤使 用相同的掩模。
根据本发明的半导体结构的形成方法，其中去除位于该P型金属氧化物 半导体区中至少水平部分的该氮氧化硅层的步骤与注入p型掺杂质的步骤使 用不相同的掩模，其中在去除位于该P型金属氧化物半导体区中至少水平部 分的该氮氧化硅层的步骤之后，P型金属氧化物半导体区中垂直部分的该氮 氧化硅层会留下。
根据本发明的半导体结构的形成方法，还包括在该第一栅极叠层的侧壁 形成第一栅极间隙壁，并且同时在N型金属氧化物半导体区中水平部分的氮 氧化硅层上形成第二栅极间隙壁。
根据本发明的半导体结构的形成方法，其中该热氧化工艺及该氮化工艺 在含氧及氮的环境中同时进行。
图1示出已知的MOS装置；以及
图2至9示出本发明实施例的中间工艺剖面图。
其中，附图标记说明如下
2 MOS装置；4 硅基底；6 栅极氧化层；8 多晶硅栅极；10 氮 氧化硅层；12 水平部分；14 反向层；20 基底；21 隔离区；22 栅极 介电层；24 栅极电极层；26 硬掩模层；28 氮化多晶硅再氧化层；100、 200 有源区；102、 202 栅极介电层；104、 204 栅极电极层；106、 206 硬掩模层；128 第一部分；228 第二部分；130、 138、 230、 238 光阻层； 132、 232 轻掺杂源/漏极区；134、 234 栅极间隙壁；136 硅锗压力源； 140 深源/漏极区。
具体实施例方式
以下将介绍根据本发明所述的较佳实施例。必须说明的是，本发明提供 了许多可应用的发明概念，所揭示的特定实施例仅是说明达成以及使用本发 明的特定方式，不可用以限制本发明的范围。
目前已经有一些研究发现氮化多晶硅再氧化工艺(nitrided polysilicon re-oxidation)对于NMOS装置是有益的，然而却使PMOS装置的性能降低。 以图l解释此现象可能的原因，图1示出已知的MOS装置，其中在硅基底4 上方形成MOS装置2。 MOS装置2包括栅极氧化层6及多晶硅栅极8，在 多晶硅栅极8的侧壁形成氮氧化硅层10。氮氧化硅层10还包括位于基底2 上方的水平部分12。在MOS装置2操作时，水平部分12将会聚集正电荷， 如此，在基底4中及水平部分12下方形成反向(inversion)层14。反向层 14包括负电荷，由于NMOS装置的沟道区具有负电荷，反向层14的形成可 帮助在沟道区中形成反向层，由此，NMOS装置的性能获得改善。相反地， PMOS装置的反向层包括正电荷，因此带负电荷的反向层14不利于形成 PMOS装置的反向层，因而降低PMOS装置的性能。
有鉴于上述，以下将说明本发明的实施例的中间工艺阶段，其中本实施 例结合PMOS及NMOS的工艺。在此，相似的符号标示相似的元件。
图2至图9示出本发明实施例的中间工艺剖面图。请参照图2，基底20 包括有源区100及有源区200，其中有源区100可用以形成PMOS装置，有 源区200可用以形成NMOS装置。相邻的有源区100及200可通过基底20 中的隔离区21互相隔离，隔离区21例如为浅沟槽隔离区(STI)。基底20 可包括块状硅，或其他适用的材料，例如硅覆盖绝缘层(SOI)或硅合金。
基底20可被轻掺杂。
在基底20上方形成栅极介电层22，举例而言，栅极介电层22可包括氧 化硅，或者，栅极介电层22可为具有高介电常数(k值)的介电材料，例如 介电常数大于3.9，其适用的材料包括氮化硅、氮氧化物、金属氧化物介电 材料，例如Hf02、 HffirOx、 HfSiOx、 HfTiOx、 HfA10x或其组合及叠层。
在栅极介电层22上方形成栅极电极层24，栅极电极层24可包括多晶硅， 其可通过适用的方法形成，例如多晶金属硅化法(polycide)。接着，在栅 极电极层24上方形成硬掩模层26，硬掩模层26可包括氮化硅。栅极介电层 22、栅极电极层24及硬掩模层26的形成方法可包括化学气相沉积法(CVD)， 例如低温化学气相沉积法(LTCVD)、低压化学气相沉积法(LPCVD)、 快速热化学气相沉积法(RTCVD)、等离子增强化学气相沉积法(PECVD) 或其他适用方法。
请参照图3，图案化栅极介电层22、栅极电极层24及硬掩模层26，以 在有源区100、 200中形成栅极叠层。图案化的硬掩模层26、栅极电极层24 及栅极介电层22分别在有源区100及200中形成硬掩模层106及206、栅极 电极层104及204与栅极介电层102及202。
请参照图4，在基底20的表面及栅极叠层的侧壁形成氮化多晶硅再氧化 层28。氮化多晶硅再氧化层28包括在PMOS有源区100的第一部分128以 及在NMOS有源区200的第二部分228。较佳者，氮化多晶硅再氧化层28 的厚度约介于10A至40A，且以约介于15A至25A为更佳。
在第一实施例中，氮化多晶硅再氧化层28的形成方法首先进行氧化步 骤，以在基底20的表面及栅极叠层的侧壁形成氧化层，接着，氮化此氧化 层以形成氮化多晶硅再氧化层28。可通过快速热氧化法(rapid thermal oxidation, RTO)、炉管干式氧化退火或其他适用的氧化法形成此氧化层。 较佳者，氧化层形成于升高的温度，例如约介于40(TC至100(TC之间，且在 含氧气体的环境中形成。较佳的含氧气体可包括02、 NO、 N20、 N02、 03、 H20、 H2及02的组合气体或其组合。
接着，进行氮化歩骤以将此氧化层转变为氮化多晶硅再氧化层28。较佳 者，可通过等离子氮化法进行氮化步骤，其中等离子氮化法的工艺气体可包 括含氮气体，例如NH3、 NO-基气体，如NO、 N20、或N02或其组合。等离
子可于与发生氮化反应相同的环境中产生；或者，等离子可于与发生氮化反 应不相同的环境中产生(利用遥控等离子产生法)。在其他实施例中，可通 过热氮化法进行氮化步骤，其中可在含氮的环境中对具有如图4结构的晶片 进行加热。在另一个实施例中，可通过对氧化层注入氮以进行氮化步骤，其
中注入的掺杂质可包括N2、 NO、 N20、 N02、 NH3、 N2H4、 1^204及其组合。 离子注入工艺可为垂直或倾斜的。在此，氮化多晶硅再氧化层28也可被称 为氮氧化硅层28,因此氮氧化硅层28的第一部分128及第二部分228也可 被称为氮氧化硅层128、 228。氮化多晶硅再氧化层28致密且高品质的介电 层。
在第二实施例中，可同时进行再氧化步骤及氮化步骤。较佳者，工艺气 体包括含氧及氮的气体，例如02、 NO、 N20、 N02、 NH3、 NO-基气体，如 NO、 N20、 N02、或其组合。相同地，同时进行的再氧化步骤及氮化步骤可 以等离子辅助或在热条件下进行。
请参照图5，形成光阻层130并图案化光阻层130，以覆盖PMOS有源 区100。接着，形成轻掺杂源/漏极区(LDD) 232及袋形(pocket)掺杂区 (图中未示出)。可通过进行注入工艺以在基底20中掺杂n型掺杂质，以 形成轻掺杂源/漏极区232，注入的掺杂质可穿透氮化多晶硅再氧化层228而 进入基底20中。袋形掺杂区也可通过注入p型掺杂质形成。之后，将光阻 层130去除。
请参照图6，形成光阻层230并图案化光阻层230，以覆盖NMOS有源 区200。接着，形成轻掺杂源/漏极区(LDD) 132及袋形(pocket)掺杂区 (图中未示出)。可通过进行注入工艺以在基底20中掺杂p型掺杂质。注 入的掺杂质可穿透氮化多晶硅再氧化层128而进入基底20中以形成LDD区 132。袋形掺杂区也可通过注入n型掺杂质形成。
LDD区132及袋形掺杂区形成之后，可去除氮化多晶硅再氧化层128。 较佳者，可利用光阻层230为掩膜去除氮氧化硅层128，由此，垂直部分及 水平部分的氮氧化硅128皆被去除。由于工艺的差异，在去除工艺之后，垂 直部分的氮氧化硅层128可能会留下约小于4A的厚度。在其他实施例中， 仅需去除水平部分的氮氧化硅层128，因此可能需要额外的光阻层以保护垂 直部分的氮氧化硅层128。由于工艺的差异，小部分在水平部分的氮氧化硅
层128会留下，水平部分留下的氮氧化硅层128越小越佳，例如，氮氧化硅 层128留下的长度约小于水平部分长度L的10%。在一个例子中，可利用干 式蚀刻法去除氮氧化硅层128。通过去除PMOS有源区100中水平部分的氮 氧化硅128，电荷就不会聚集，进而可消除PMOS装置性能的降低。氮氧化 硅128去除之后，可去除光阻层230。
请参照图7,形成栅极间隙壁134及234。栅极间隙壁134及234的形 成方法首先沉积一层或多层的间隙壁层，接着，通过蚀刻法去除水平部分的 间隙壁层。较佳者，间隙壁层包括氧化物衬层及形成于氧化物衬层的氮化层。 沉积间隙壁层的方法可包括等离子增强化学气相沉积法(PECVD)、低压化 学气相沉积法(LPCVD)、次大气压化学气相沉积法(SACVD)或其他类 似方法。当蚀刻间隙壁层时，硬掩模层106及206也被去除，较佳者，利用 磷酸去除硬掩模层106及206。
请参照图8，形成硅锗压力源(stressor) 136。较佳者，形成光阻层238 以覆盖NMOS有源区200。较佳者，通过等向性或非等向性蚀刻，以在基底 20中形成凹陷且凹陷对准间隙壁134的外缘，接着，在凹陷中形成硅锗压力 源136。硅锗压力源136可利用外延成长形成。在退火工艺之后，硅锗压力 源136将重置其晶格间距，其中硅锗压力源136的晶格间距大于基底20的 晶格间距。硅锗压力源136可在PMOS装置的沟道区产生压应力(compressive stress)，由此，PMOS装置的驱动电流会增加。之后，去除光阻层238。较 佳者，可在外延成长的过程中掺杂p型掺杂质于硅锗压力源136中，藉以形 成PMOS装置的源/漏极区。可进行额外的离子注入工艺以形成深源/漏极区 140，形成的深源/漏极区140大致上对准于间隙壁134的边缘。在其他实施 例中，当硅锗压力源136外延成长时不掺杂p型掺杂质，深源/漏极区仅通过 离子注入工艺形成。
请参照图9，形成深源/漏极区240，其中n型掺杂质，如磷或砷被注入。 在离子注入的过程中PMOS有源区100可以光阻层138覆盖。
本发明提供的实施例具有数个有利的特征，由图案化栅极所引起对MOS 装置的损害，可通过多晶硅的再氧化及氮化工艺修补，并且漏电流将会减少。 当NMOS装置的电子迁移率及驱动电流可获的改善的同时，通过去除PMOS 装置的氮化多晶硅再氧化层，可消除PMOS装置性能的降低。本发明实施例其他的优点包括栅极与源/漏极区之间的漏电流可降低，以及由于改良的热电 子注入阻抗而具有改良的可靠度。
虽然本发明已以数个较佳实施例公开如上，然其并非用以限定本发明， 任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动 与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
权利要求
1.一种半导体结构的形成方法，包括提供半导体基底，该半导体基底包括硅；形成P型金属氧化物半导体装置，包括在该半导体基底上形成第一栅极介电层；在该第一栅极介电层上形成第一栅极电极；以及在该第一栅极电极及该第一栅极介电层的侧壁形成第一栅极间隙壁；形成N型金属氧化物半导体装置，包括在该半导体基底上形成第二栅极介电层；在该第二栅极介电层上形成第二栅极电极；以及形成氮化多晶硅再氧化层，其具有垂直部分及水平部分，其中该垂直部分位于该第二栅极电极及该第二栅极介电层的侧壁，该水平部分位于该半导体基底上；以及在该第二栅极电极及该第二栅极介电层的侧壁形成第二栅极间隙壁，其中该第二栅极间隙壁位于该氮化多晶硅再氧化层的该水平部分上。
2. 如权利要求1所述的半导体结构的形成方法，其中该氮化多晶硅再氧 化层的形成步骤包括进行热氧化工艺，以在该第二栅极电极的侧壁及该半导体基底上形成氧 化层；以及进行氮化工艺，以将该氧化层转变为该氮化多晶硅再氧化层。
3. 如权利要求2所述的半导体结构的形成方法，其中进行该氮化工艺包 括等离子氮化法。
4. 如权利要求2所述的半导体结构的形成方法，其中进行该氮化工艺包 括热氮化法。
5. 如权利要求2所述的半导体结构的形成方法，其中进行该氮化工艺包 括注入氮至该氧化层中。
6. 如权利要求1所述的半导体结构的形成方法，其中该氮化多晶硅再氧 化层的形成步骤包括在含氧及氮的环境中同时氧化及氮化该第二栅极电极 的侧壁及该半导体基底的上部。
7. 如权利要求1所述的半导体结构的形成方法，其中该氮化多晶硅再氧 化层的形成步骤包括在P型金属氧化物半导体装置与N型金属氧化物半导体 装置中形成该氮化多晶硅再氧化层，以及去除P型金属氧化物半导体装置中 部分的该氮化多晶硅再氧化层。
8. —种半导体结构的形成方法，包括提供半导体基底，其包括P型金属氧化物半导体区及N型金属氧化物半导体区；在该半导体基底上形成栅极介电层； 在该栅极介电层上形成栅极电极层；图案化该栅极介电层及该栅极电极层，以在该P型金属氧化物半导体区 中形成第一栅极叠层，在该N型金属氧化物半导体区中形成第二栅极叠层；进行热氧化工艺，以在该第一栅极叠层的侧壁、该第二栅极叠层的侧壁 及该半导体基底上形成氧化层；进行氮化工艺以形成氮氧化硅层；注入n型掺杂质以在该P型金属氧化物半导体区形成第一轻掺杂源/漏极区；注入p型掺杂质以在该N型金属氧化物半导体区形成第二轻掺杂源/漏 极区；以及去除位于该P型金属氧化物半导体区中至少水平部分的该氮氧化硅层。
9. 如权利要求8项所述的半导体结构的形成方法，其中去除位于该P型 金属氧化物半导体区中至少水平部分的该氮氧化硅层的步骤在注入p型掺杂 质之后进行。
10. 如权利要求8项所述的半导体结构的形成方法，其中去除位于该P 型金属氧化物半导体区中至少水平部分的该氮氧化硅层的歩骤与注入p型掺 杂质的步骤使用相同的掩模。
11. 如权利要求8项所述的半导体结构的形成方法，其中去除位于该P 型金属氧化物半导体区中至少水平部分的该氮氧化硅层的步骤与注入p型惨 杂质的步骤使用不相同的掩模，其中在去除位于该P型金属氧化物半导体区 中至少水平部分的该氮氧化硅层的步骤之后，P型金属氧化物半导体区中垂 直部分的该氮氧化硅层会留下。
12. 如权利要求8项所述的半导体结构的形成方法，还包括在该第一栅 极叠层的侧壁形成第一栅极间隙壁，并且同时在N型金属氧化物半导体区中 水平部分的氮氧化硅层上形成第二栅极间隙壁。
13. 如权利要求8项所述的半导体结构的形成方法，其中该热氧化工艺 及该氮化工艺在含氧及氮的环境中同时进行。
全文摘要
本发明提供一种半导体结构的形成方法，包括提供半导体基底，其包括硅；形成P型金属氧化物半导体装置，包括在半导体基底上形成第一栅极介电层；在第一栅极介电层上形成第一栅极电极；以及在第一栅极电极及第一栅极介电层的侧壁形成第一栅极间隙壁；形成N型金属氧化物半导体装置，包括在半导体基底上形成第二栅极介电层；在第二栅极介电层上形成第二栅极电极；以及形成氮化多晶硅再氧化层，其具有垂直部分及水平部分，其中垂直部分位于第二栅极电极及第二栅极介电层的侧壁，水平部分位于半导体基底上；以及在第二栅极电极及第二栅极介电层的侧壁形成第二栅极间隙壁，其中第二栅极间隙壁位于氮化多晶硅再氧化层的水平部分上。
文档编号H01L27/092GK101179076SQ200710102168
公开日2008年5月14日 申请日期2007年4月29日 优先权日2006年11月6日
发明者李达元, 林孟竖, 陈世昌, 陈启群 申请人:台湾积体电路制造股份有限公司