专利名称：一种采用cmos工艺制作的差分硅光电探测器的制作方法
技术领域：
本发明涉及到硅基单片光电子集成技术，具体涉及到采用标准CMOS集成电路工艺制作的差分硅光电探测器。
背景技术：
在科学技术迅猛发展的现代社会中，大量的信息和数据交换需要一个
高速、宽带的通信系统。理论计算表明增加载波频率可以增加频带宽度从而扩大通信系统容量。当电信号在导体上传输时，导体的阻抗以及寄生电容会随着频率增加而增加使得电信号迅速衰减。即使采用高频损
耗较小的同轴电缆，在100MHz频率下其损耗也已达到了 5dB/Km。因此电缆只适合于短距离和低频下使用，而无法满足高速长距离通信需要。相反光具有极高的频率(几百THz)，因此可以提供宽带高速的传输系统。通常传输光信号的媒质都有一个对特定波长呈透明的窗口，光在透明窗口中传输的损耗极小。这些窗口位于可见光和近红外区域，相应的频率为150THz 800THz，是电信号传输频率的106倍！以高频光波为载体的光纤通信具有频带宽、损耗低、体积小、免电磁干扰、高可靠性等优点，使它成为现有的各种通信手段中最有发展前途的通信方式之一，成为人类迈入信息社会的基石。
在长距离超高速骨干网通信方面，虽然光通信取得了前所未有的成功。但是其光收发模块使用的均是价格昂贵的III-V族材料，例如GaAs和InP-InGaAs。这些III-V族材料光电子器件虽然价格昂贵，但是其光电特性非常好，可以轻易地达到40Gbit/s的调制和探测速率。对于通信骨干网，人们追求的是性能卓越的宽带通信系统，并且由于有多个用户分摊费用，价格通常不是制约因素。然而在短距离通信中，例如局域网中由于没有用户分摊费用，价格就成了制约因素。价格不菲的III-V族材料光电子器件限制了其在局域网中的广泛使用，人们只能望"光"兴叹。同时随着信息技术的不断进步，对于光信息存储、光数据传输等应用，需要有低成本的光电子接收模块。由此有必要研制价格低廉的光接收模
块以弥补这些ni-v族材料光电子器件的不足，使光通信进入到千家万户，
以延伸干线网超高速的"最后一公里"，实现光纤入户。
Si基探测器接收机刚好弥补了这一缺点，利用普通的硅基集成电路
生产技术，在对这些工艺几乎不作改动或者是仅仅作微小调整的基础上，
将Si基探测器和接收机单片集成在一起成为一个完整的光接收模块。由于集成电路工艺的成熟，特别是CMOS技术的推广使用使得通过集成电路工艺制造的光电子器件具有可批量生产价格低廉的优点。同时鉴于CM0S
工艺向深亚微米发展及其成熟度与获得生产线支持的容易度，已有可能
用先进的CMOS工艺来实现Gb/s速率的电路。CMOS具有集成度高、体积小、低工作电压、低功耗、低成本、高可靠性等优点为Si基单片集成接收机的研制注入了无限活力。本发明采用标准CMOS集成电路工艺制作的差分硅光电探测器，能够在标准CMOS集成电路工艺线上流片完成，实现光电探测器和接收机电路的同时制备，从而在同一片硅衬底上单片集成探测器和接收机电路，能广泛应用于局域网内光通信，具有实际意义。
发明内容
本发明的目的是提供一种采用标准CMOS工艺制作SML (Spatially-Modulated-Light，空间光调制)差分硅光电探测器，其具有制作工艺成熟、成本低、适于集成、易于大规模生产等优点。该探测器可与CMOS接收机电路实现单片集成。由该探测器构成的1X12阵列可应用于VSR (VeryShort Reach甚短距离传输)系统，以实现12路并行光信号的传输。
本发明的基本结构为由六个n+扩散及六个n井与p衬底形成的六个交错排列的探测器，n+扩散是为了减小接触电阻，轻掺杂的n井作为吸收层，轻掺杂是为了增大耗尽层宽度同时使寄生电容减小。六个叉指探测区域中的三个被金属层覆盖以阻挡入射光，这三个叉指用金属连在一起作为"第二探测器"，剩下的三个也用金属连在一起作为"第一探测器"。当入射光照射到探测器表面时，"第二探测器"的表面由于被金属层覆盖而使光不能透射，入射光只在"第一探测器"区域被吸收产生光生载流子，即载流子的分布被"第二探测器"表面覆盖金属"调制"了。设在tO时刻一束持续时间很短的脉冲光入射到探测器表面，这时"第一探测器"区域产生了许多光生载流子，而"第二探测器"区域并无载流子分布。这些光生载流子可以分为两部分， 一部分为在耗尽区内，另一部分在耗尽区外。耗尽区内产生的载流子耗尽区电场作用下快速漂移到"第一探测器"电极，而耗尽区外产生的载流子一部分向"第一探测器"区域扩散，另一部分则向"第二探测器"区域扩散。经过一小段时间后，
"第二探测器"区域也会有扩散进来的载流子，同时"第一探测器"区域的载流子由于扩散和漂移使载流子数目减少。随着扩散的继续，"第一探测器"区域的载流子逐渐减少，"第二探测器"区域载流子逐渐增加。两个区域的载流子或者由于复合而消失或者由于扩散到耗尽区边界而在耗尽区电场作用下向外电极漂移，从而分别被两个探测器探测到。
具体的，本发明提出一种采用CMOS集成电路工艺制作的差分硅光
电探测器，其包括一个衬底16;
第一、二、三、四、五、六个阱10，所述阱等间距地制作在所述衬
底上；
第一、二、三、四、五、六个扩散区11，所述六个扩散区分别制作在所述六个阱的正中央；
第七个扩散区15，所述第七个扩散区制作在所述六个扩散区和所述六个阱外面；
在所述第一个、第三个和第五个扩散区上制作接触孔14，通过第一层金属12将这三个扩散区连在一起；
在所述第二个、第四个和第六个扩散区上覆盖第一层金属，使这些扩散区不透光；
在所述第二个、第四个和第六个扩散区上制作接触孔，通过第二层金属13将这三个扩散区连在一起。进一步，所述衬底为p型硅衬底。进一步，所述六个阱为n型阱。进一步，所述六个扩散区为n+扩散区。进一步，所述第七个扩散区为P +扩散区。
进一步，所述P +扩散区作为探测器阳极将整个探测器包围，以保证良好的衬底接触。
进一步，将透光的第一个、第三个及第五个n+扩散区与p型衬底形成的pn结探测器连在一起形成第一探测器；将不透光的第二个、第四个及第六个n+扩散区与p型衬底形成的pn结探测器连在一起形成第二探测器。
进一步，第一探测器和第二探测器交错排列，有效的光电流信号为第一探测器电流信号减去第二探测器电流信号。
进一步，所述探测器在CMOS集成电路工艺线上流片完成，实现光电探测器和接收机电路的同时制备，从而在同一片硅衬底上单片集成探测器和接收机电路。
由以上分析可以得到，"第一探测器"收集到的载流子既含有漂移成分又含有扩散成分，"第二探测器"收集到的载流子只含有扩散成分。如果将"第一探测器"产生的光电流减去"第二探测器"产生的光电流，那么就能消除扩散成分所带来的不利影响，消除因扩散成分产生的响应电流的"拖尾"现象从而提高速度。本发明正是基于该现象，将"第一探测器"电流信号减去"第二探测器"电流信号作为差分探测器的有效光电流信号，从而提高探测器频率响应，使其满足高速光通信的需求。
图l为本发明顶视图；图2为本发明横向剖面图；图3为本发明光生载流子浓度示意图；图4为本发明光电流瞬态响应曲线。
具体实施例方式
由于本发明使用标准CMOS工艺，因此可以通过版图的形式交由芯片代工厂(Foundry)生产，其版图顶视图如图1所示。其特征在于，包括一个p型硅衬底16;
第一、二、三、四、五、六个n型阱10等间距交错制作在p型硅衬底16上；
第一、二、三、四、五、六个n+扩散区11制作在六个n型阱10的正中央；
一个P+扩散区15，该P+扩散区15制作在n+扩散区11和n型阱IO外面；
在第一个、第三个和第五个n +扩散区11上制作接触孔14，通过第一层金属12将这三个n+扩散区ll连在一起；
在第二个、第四个和第六个n+扩散区11上覆盖第一层金属12，使这些扩散区不透光；
在第二个、第四个和第六个n+扩散区11上制作接触孔14，通过第二层金属13将这三个n+扩散区11连在一起。
P +扩散区15作为探测器阳极将整个探测器包围，以保证良好的衬底接触。
n型阱10及n+扩散区11和衬底16的PN结构成光电二极管。将透光的第一个、第三个及第五个n+扩散区与p型衬底形成的pn结探测器连在一起形成"第一探测器"；将不透光的第二个、第四个及第六个n+扩散区与p型衬底形成的pn结探测器连在一起形成"第二探测器"。
"第一探测器"的响应速度较快，而"第二探测器"响应速度较慢。"第一探测器"和"第二探测器"交错排列，有效的光电流信号为"第一探测器"电流信号减去"第二探测器"电流信号。
图2为本发明横向剖面图，由n型阱20及n+扩散区21和衬底24构成的探测器交错排列，P+扩散区22将整个探测器包围，第二层金属23将"第二探测器"覆盖使其不透光。当入射光照射到探测器表面时，
"第二探测器"的表面由于被金属层覆盖而使光不能透射，入射光只在
"第一探测器"区域被吸收产生光生载流子。
图3为本发明光生载流子浓度示意图。设在t=t0时刻一束持续时间很短的脉冲光入射到探测器表面，这时"第一探测器"区域产生了许多光生载流子，而"第二探测器"区域并无载流子分布，即载流子的分布被"第二探测器"表面覆盖金属"调制"了。这些光生载流子可以分为两部分， 一部分为在耗尽区内，另一部分在耗尽区外。耗尽区内产生的载流子耗尽区电场作用下快速漂移到"第一探测器"电极，而耗尽区外产生的载流子一部分向"第一探测器"区域扩散，另一部分则向"第二探测器"区域扩散。经过一小段时间后在t=tl时刻，"第二探测器"区域也会有扩散进来的载流子，同时"第一探测器"区域的载流子由于扩散和漂移使载流子数目减少。随着扩散的继续，"第一探测器"区域的载流子逐渐减少，"第二探测器"区域载流子逐渐增加。在t=t3时刻两个区域的载流子数目接近相同，由于"第一探测器"和"第二探测器"
两个区域的载流子分布相同故这时候载流子己经不再受调制了，定义At-t3-10为载流子调制时间。此后两个区域的载流子或者由于复合而消失或
者由于扩散到耗尽区边界而在耗尽区电场作用下向外电极漂移，从而分
别被两个探测器探测到。因此在t44时刻两个区域的载流子数目都较小。
通过以上对载流子分布的分析，我们可以发现"第一探测器"收集到的载流子既含有漂移成分又含有扩散成分，"第二探测器"收集到的载流子只含有扩散成分。如果我们将"第一探测器"产生的光电流减去"第二探测器"产生的光电流，那么就能消除扩散成分所带来的不利影响，消除因扩散成分产生的响应电流的"拖尾"现象从而提高速度。这
样相减的前提是由于探测器的pn区很厚(12pm)，载流子的调制时间远远小于载流子从产生到消失时间，也即只有入射光照射后很短一段时间内载流子分布才是被调制的，在载流子消失以前这些载流子早已经在"第一探测器"和"第二探测器"两个区域浓度梯度分布均匀了。从t3时刻到载流子消失这段长时间里，两个区域的载流子运动过程是类似的，都需要通过漫长的扩散才能到达外电极产生光电流。因此我们将两个探测器电流相减得到的有效探测电流消除了在t3时刻以后漫长的载流子扩散时间对探测器速度造成的影响。
图4为本发明光电流瞬态响应曲线图，入射光为2GHz的正弦波。由图可知在2GHz的正弦入射光下，"第一探测器"和"第二探测器"两个探测器的光电流信号失真都很严重，无法正确响应入射光场变化。但是它们相减之后的有效光电流信号却能快速响应入射光，失真很小。进一步验证了差分探测器响应速度快的优点。
实现将两探测器光电流信号相减的功能是通过跨阻放大器及差分放
大器来完成的。由于本发明采用CMOS标准集成电路工艺制作而成，因 此在制作探测器的同时极为容易实现后续的跨阻放大器及差分放大器， 从而提取有效的光电流信号，满足高速光通信需要。
这种差分硅光电探测器完全用CMOS工艺制作而成，不需更改 CMOS工艺中的任何工序和材料，可以在生产厂商(Foundry)的工艺 流水线上与CMOS集成电路一同制造，同时实现微电子器件和光电子器 件，真正实现了光电子与微电子的集成。硅基光电探测器与接收电路的 单片集成不仅具有光电转换和放大功能，而且由于硅集成电路己经成 熟，可以方便地引入电子的逻辑处理、存储和智能控制功能。且由于光 电集成电路消除了封装、引线和连线等寄生参量的影响，可以实现极高 的速率，同时还具有体积小、成品率高和可靠性好等优点。
至此已经结合优选实施例对本发明进行了描述。应该理解，本领域技 术人员在不脱离本发明的精神和范围的情况下，可以进行各种其它的改 变、替换和添加。因此，本发明的范围不局限于上述特定实施例，而应 由所附权利要求所限定。
权利要求
1. 一种采用CMOS集成电路工艺制作的差分硅光电探测器，其特征在于，包括一个衬底(16)；第一、二、三、四、五、六个阱(10)，所述阱等间距地制作在所述衬底上；第一、二、三、四、五、六个扩散区(11)，所述六个扩散区分别制作在所述六个阱的正中央；第七个扩散区(15)，所述第七个扩散区制作在所述六个扩散区和所述六个阱外面；在所述第一个、第三个和第五个扩散区上制作接触孔(14)，通过第一层金属(12)将这三个扩散区连在一起；在所述第二个、第四个和第六个扩散区上覆盖第一层金属，使这些扩散区不透光；在所述第二个、第四个和第六个扩散区上制作接触孔，通过第二层金属(13)将这三个扩散区连在一起。
2. 根据权利要求1所述的探测器，其特征在于，所述衬底为p型 硅衬底。
3. 根据权利要求1或2所述的探测器，其特征在于，所述六个阱 为n型阱。
4. 根据权利要求1或2所述的探测器，其特征在于，所述六个扩 散区为n+扩散区。
5. 根据权利要求1或2所述的探测器，其特征在于，所述第七个 扩散区为P+扩散区。
6. 根据权利要求5所述的探测器，其特征在于，所述P+扩散区作 为探测器阳极将整个探测器包围，以保证良好的衬底接触。
7. 根据权利要求4所述的探测器，其特征在于，将透光的第一个、 第三个及第五个n+扩散区与p型衬底形成的pn结探测器连在一起形成 第一探测器；将不透光的第二个、第四个及第六个n+扩散区与p型衬底形成的pn结探测器连在一起形成第二探测器。
8. 根据权利要求7所述的探测器，其特征在于，第一探测器和第 二探测器交错排列，有效的光电流信号为第一探测器电流信号减去第二 探测器电流信号。
9. 根据权利要求1所述的探测器，其特征在于，所述探测器在CMOS 集成电路工艺线上流片完成，实现光电探测器和接收机电路的同时制 备，从而在同一片硅衬底上单片集成探测器和接收机电路。
全文摘要
本发明提出一种采用CMOS集成电路工艺制作的差分硅光电探测器，包括一个衬底(16)；第一、二、三、四、五、六个阱(10)，所述阱等间距地制作在所述衬底上；第一、二、三、四、五、六个扩散区(11)，所述六个扩散区分别制作在所述六个阱的正中央；第七个扩散区(15)，所述第七个扩散区制作在所述六个扩散区和所述六个阱外面；在所述第一个、第三个和第五个扩散区上制作接触孔(14)，通过第一层金属(12)将这三个扩散区连在一起；在所述第二个、第四个和第六个扩散区上覆盖第一层金属，使这些扩散区不透光；在所述第二个、第四个和第六个扩散区上制作接触孔，通过第二层金属(13)将这三个扩散区连在一起。
文档编号H01L27/144GK101465358SQ20071017989
公开日2009年6月24日 申请日期2007年12月19日 优先权日2007年12月19日
发明者旭 张, 陈弘达, 黄北举 申请人:中国科学院半导体研究所