直通硅晶穿孔及其制作工艺的制作方法
【专利摘要】本发明公开一种直通硅晶穿孔及其制作工艺，该直通硅晶穿孔包含一基底以及一导电插塞。基底具有一孔洞，位于一面中。导电插塞设置于孔洞中，且导电插塞具有一上半部突出于此面，其中上半部具有一顶部以及一底部，且顶部较底部细。另外，本发明又提供一种形成前述直通硅晶穿孔的制作工艺。首先，提供一基底，具有一面。接着，自基底的此面形成一孔洞。接续，形成一第一导电材料覆盖孔洞以及面。续之，形成一图案化光致抗蚀剂覆盖面并暴露出孔洞。继之，形成一第二导电材料于暴露出的第一导电材料上。而后，移除图案化光致抗蚀剂。其后，移除位于面上的第一导电材料以形成一导电插塞于孔洞中。
【专利说明】
直通硅晶穿孔及其制作工艺
【技术领域】
[0001]本发明涉及一种直通硅晶穿孔及其制作工艺，且特别是涉及一种在形成一光致抗蚀剂之前先形成一导电填充材料于一孔洞中的直通硅晶穿孔及其制作工艺。
【背景技术】
[0002]直通硅晶穿孔技术主要在于解决芯片间互连的问题，属于一种新的三度空间立体封装技术。当红的直通硅晶穿孔技术通过三度空间的堆叠、经由硅穿孔创造出更符合轻、薄、短、小的市场需求产品，提供微机电系统(MEMS)、光电及电子元件等晶片级封装所需的封装制作工艺技术。
[0003]详细而言，直通硅晶穿孔技术在晶片上以蚀刻或激光的方式钻孔，再将导电材料如铜、多晶硅、钨等填入导孔(Via)形成导电的通道(即连接内、外部的接合线路)。最后将晶片或管芯(die)薄化再加以堆叠、结合(bonding)，而成为三度空间的堆叠集成电路(3D1C)。如此一来,就可以取代打线连结(wire bonding)方式。改以蚀刻的方式钻孔(Via)并形成导通电极，不仅可以省去打线空间，也可以缩小了电路板的使用面积与封装件的体积。因为采用直通硅晶穿孔技术的构装内部接合距离，即为薄化后的晶片或管芯的厚度，相较于采取打线连结的传统堆叠封装，三度空间堆叠集成电路的内部连接路径更短，相对可使芯片间的传输电阻更小、速度更快、杂讯更小、效能更佳。尤其在中央处理器(CPU)与快取记忆体，以及记忆卡应用中的数据传输上，更能突显直通硅晶穿孔技术的短距离内部接合路径所带来的效能优势。此外，三度空间堆叠集成电路封装后的尺寸等同于管芯尺寸。在强调多功能、小尺寸的可携式电子产品领域，三度空间堆叠集成电路的小型化特性更是市场导入的首要因素。
[0004]然而，随着半导体元件的尺寸微缩，此些半导体元件中的直通硅晶穿孔则会因具有高深宽比，而在现今的半导体制作工艺中难以形成。
【发明内容】
[0005]本发明的目的在于提出一种直通硅晶穿孔及其制作工艺，其在形成一光致抗蚀剂之前，先填充一导电材料于一孔洞中，以形成此直通硅晶穿孔的一部分，因而可减少后续光致抗蚀剂填入此孔洞的深度。
[0006]为达上述目的，本发明提供一种直通硅晶穿孔，包含一基底以及一导电插塞。基底具有一孔洞，位于一面中。导电插塞设置于孔洞中，且导电插塞具有一上半部突出于此面，其中上半部具有一顶部以及一底部,且顶部较底部细。
[0007]本发明提供一种直通硅晶穿孔制作工艺，包含下述步骤。首先，提供一基底，具有一面。接着，自基底的此面，形成一孔洞。接续，形成一第一导电材料覆盖孔洞以及此面。续之，形成一图案化光致抗蚀剂覆盖面并暴露孔洞。继之，形成一第二导电材料于暴露出的第一导电材料上。而后，移除图案化光致抗蚀剂。其后，移除位于面上的第一导电材料以形成一导电插塞于孔洞中。
[0008]基于上述，本发明提出一种直通硅晶穿孔及其制作工艺，其在形成一图案化光致抗蚀剂之前，先填充一第一导电材料于一基底的一孔洞中。因此，可减少光致抗蚀剂填入孔洞的深度，以使光致抗蚀剂易于移除。再者，在形成图案化光致抗蚀剂之后，填入一第二导电材料于孔洞中的第一导电材料上，然后移除图案化光致抗蚀剂，接着再移除位于孔洞外的第一导电材料以形成一导电插塞。由于位于孔洞外的第一导电材料以例如蚀刻的方法移除，因而导电插塞突出于基底的一上半部，会具有一顶部较一底部细。
【专利附图】
【附图说明】
[0009]图1是绘示本发明一实施例的直通硅晶穿孔制作工艺的剖面示意图；
[0010]图2-图4是绘示本发明一第一实施例的直通硅晶穿孔制作工艺的剖面示意图；
[0011]图5-图10是绘示本发明一第二实施例的直通硅晶穿孔制作工艺的剖面示意图；
[0012]图11是绘示本发明一实施例的直通硅晶穿孔制作工艺的剖面示意图；
[0013]图12是绘示本发明一实施例的直通硅晶穿孔制作工艺的剖面示意图。
[0014]主要元件符号说明
[0015]100、200:直通硅晶穿孔
[0016]110、310、410:基底
[0017]120、120’、220、220’:阻障层
[0018]130、130，、230、230’:晶种层
[0019]140:主导电材料
[0020]150、250:导电垫
[0021]242:第一导电材料
[0022]242a:孔洞部分
[0023]242b:表面部分
[0024]246:第二导电材料
[0025]320、420:层间介电层
[0026]340、440:多层的内连线结构
[0027]C1、C2:导电插塞
[0028]Kl、K2:图案化光致抗蚀剂
[0029]M:M0S 晶体管
[0030]S1:面
[0031]S2:正面
[0032]S3:背面
[0033]Tl:上半部
[0034]Tll:顶部
[0035]T12:底部
[0036]T2:下半部
[0037]V、V1、V2:孔洞
【具体实施方式】
[0038]图1是绘示本发明一实施例的直通硅晶穿孔制作工艺的剖面示意图。如图1所示，提供一基底110，具有一孔洞V。在本实施例中，孔洞V形成于基底110的一面SI，其中面SI可为一主动面相对的另一面，或者与主动面相同的一面，但本发明不以此为限。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一娃覆绝缘(silicon-on-1nsulator, SOI)基底等半导体基底。孔洞V可例如以蚀刻形成，但本发明不以此为限。孔洞V具有一高深宽比，用以形成一直通硅晶穿孔结构。一般而言，孔洞V的深宽比介于3.5?10，而其临界尺寸(criticaldimens1n,⑶)小于18微米(micrometer, μ m),但本发明不以此为限。
[0039]以下提出二实施例，接续图1的步骤，以形成直通硅晶穿孔。
[0040]图2-图4是绘示本发明一第一实施例的直通硅晶穿孔制作工艺的剖面示意图。如图2所示，先选择性地形成一衬垫层(未绘示)顺应地覆盖基底110。衬垫层(未绘示)例如是一氧化层，用以将基底110电性绝缘，但本发明不以此材料为限。然后，形成一阻障层120于衬垫层上。阻障层120可包含一氮化钛层或一氮化钽层等所组成的单层或多层的结构，但本发明不以此为限。
[0041]之后，选择性形成一晶种层130于阻障层120上。晶种层130可以物理气相沉积(physical vapor deposit1n, PVD)制作工艺形成,提供后续形成于其上的主导电材料附着之用，但本发明不以此为限。形成一图案化光致抗蚀剂Kl覆盖面SI但暴露孔洞V。详细而言，可先形成一光致抗蚀剂(未绘示)全面覆盖面SI并至少填充一部分的孔洞V。然后，图案化光致抗蚀剂以覆盖面SI但暴露出孔洞V。
[0042]如图3所示，填入一主导电材料140于暴露出的孔洞V并形成于部分的晶种层130上。主导电材料140可例如由铜(copper, Cu)所组成，且可例如由电镀方法形成，但本发明不以此为限。接着，形成一导电垫150于主导电材料140上。导电垫150可例如为镍、锡或金，且其例如由加压的方法形成，但本发明不以此为限。
[0043]之后，移除图案化光致抗蚀剂K1，且一并移除位于图案化光致抗蚀剂Kl正下方所暴露出的部分的晶种层130以及阻障层120，因而形成阻障层120’以及晶种层130’，如图4所示。图案化光致抗蚀剂K1、晶种层130以及阻障层120可例如以同一制作工艺移除，或者以多个例如蚀刻制作工艺等制作工艺依序移除之。因此，可形成多个导电插塞Cl于孔洞V中，导电插塞Cl可包含阻障层120’、晶种层130’以及主导电材料140。
[0044]承上，一直通硅晶穿孔100则形成于基底110的孔洞V中，其中直通硅晶穿孔100包含导电插塞Cl以及导电垫150。然而，由于用以形成直通硅晶穿孔100的孔洞V具有介于3.5?10的深宽比以及小于18微米的临界尺寸，因而导致在形成图案化光致抗蚀剂Kl时面临严重的问题。因为当全面形成光致抗蚀剂时，光致抗蚀剂也会填入孔洞V中，而当欲将光致抗蚀剂图案化形成图案化光致抗蚀剂Kl时，位于孔洞V中的光致抗蚀剂则因孔洞V的高深宽比所产生的毛细现象而面临难以移除的问题。
[0045]因此，以下提出一第二实施例，用以形成一改良的直通硅晶穿孔，而解决上述问题。图5-图10是绘示本发明一第二实施例的直通硅晶穿孔制作工艺的剖面示意图。
[0046]在进行图1的步骤后，请参阅图5，先选择性地形成一衬垫层(未绘示)顺应地覆盖基底110。衬垫层例如是一氧化层，用以将基底110电性绝缘，但本发明不以此材料为限。依序形成一阻障层220以及一晶种层230覆盖孔洞V以及面SI。阻障层220可包含一氮化钛层或一氮化钽层等所组成的单层或多层的结构；晶种层230可以物理气相沉积(physicalvapor deposit1n, PVD)制作工艺形成，以提供后续形成于其上的导电材料附着之用，但本发明不以此为限。
[0047]如图6所不,形成一第一导电材料242覆盖孔洞V以及面SI,如此第一导电材料242包含一孔洞部分242a位于孔洞V中以及一表面部分242b位于面SI上。第一导电材料242可例如为铜，且其例如以电镀形成，但本发明不以此为限。较佳者，第一导电材料242形成至剩下的孔洞V的深宽比小于3。更佳者，第一导电材料242形成至剩下的孔洞V的深宽比为2.5。如此一来，当剩下的孔洞的深宽比小于3时，则能易于移除后续填入孔洞V的光致抗蚀剂。
[0048]如图7所示，形成一图案化光致抗蚀剂K2覆盖面SI但暴露出孔洞V。详细而言，可先形成一光致抗蚀剂(未绘示)全面覆盖面Si并且填入至少部分的孔洞V中。然后，图案化光致抗蚀剂以覆盖面SI但暴露出孔洞V。其后，选择性进行一氧处理制作工艺，以在形成图案化光致抗蚀剂K2之后，进一步移除残留于孔洞V中的光致抗蚀剂。由于已先将第一导电材料242的孔洞部分242a填入孔洞V至孔洞V的深宽比小于3，因而在图案化光致抗蚀剂时，可完全移除位于孔洞V中的光致抗蚀剂。
[0049]如图8所不,形成一第二导电材料246于第一导电材料242所暴露出的孔洞部分242a。第二导电材料246可例如为铜，且其可例如以电镀形成，但本发明不以此为限。然后，形成一导电垫250于第二导电材料246上。导电垫250可例如为镍、锡或金,且其例如由加压的方法形成，但本发明不以此为限。
[0050]移除图案化光致抗蚀剂K2，并暴露出第一导电材料242的表面部分242b，如图9所示。接着，进行一蚀刻制作工艺以移除第一导电材料242的表面部分242b，如图10所示。在本实施例中，以导电垫250为一掩模进行蚀刻制作工艺以移除表面部分242b。此时，阻障层220以及晶种层230位于面SI上的部分或者位于表面部分242b正下方的部分则一并移除，因而形成一阻障层220’以及一晶种层230’。表面部分242b、部分的阻障层220以及晶种层230可以同一制作工艺移除或者多个制作工艺依序移除之。如此一来，则形成导电插塞C2位于孔洞V中，其中导电插塞C2可包含阻障层220’、晶种层230’、第一导电材料242以及第二导电材料246。导电插塞C2可例如由铜所组成，但本发明不以此为限。如此一来，一直通硅晶穿孔200则形成于基底110的孔洞V中，且直通硅晶穿孔200可包含多个导电插塞C2以及导电垫250。
[0051]各导电插塞C2具有一上半部Tl以及一下半部T2，其中上半部Tl突出面SI，而下半部T2则位于上半部Tl的下方。在此强调，当第一导电材料242的表面部分242b以导电垫250为掩模移除时，高于第一导电材料242的表面部分242b的上半部Tl的一顶部Tll则会被蚀刻，但与第一导电材料242的表面部分242b等高的上半部Tl的一底部T12则因被表面部分242b遮蔽而不会被蚀刻。是以，顶部Tll会较底部T12细。当以导电垫250为掩模进行蚀刻时，顶部Tll则会较导电垫250细。较佳者，导电垫250与底部T12具有相同直径，因此(特别是当各导电插塞C2的距离接近时)可避免导电插塞C2互相接触而短路，以更容易控制以直通硅晶穿孔200所形成的半导体元件的布局。更甚者，底部T12与下半部T2具有相同直径，以形成一具有优良导电性的精密的直通硅晶穿孔200。
[0052]直通硅晶穿孔200分别具有六导电插塞C2位于六孔洞V中。然而，导电插塞C2的个数非限于此，其可例如小于或大于六个。换言之，直通硅晶穿孔200可例如仅有一个导电插塞C2，且本发明的直通硅晶穿孔结构200及其制作工艺可应用于各种直通硅晶穿孔制作工艺中，例如一后钻孔(via last)制作工艺等。以下将例举出二种本发明的直通硅晶穿孔结构200及其制作工艺可应用的各种直通硅晶穿孔制作工艺，但本发明的应用范围非限于此。
[0053]如图11所示，在金属内连线后的后钻孔制作工艺步骤，即先将一 MOS晶体管M形成于基底310上(如左图所示)，并形成一层间介电层320以及一多层的内连线结构340;然后，再由基底310的一正面S2形成一孔洞Vl于多层的内连线结构340、层间介电层320以及基底310中，并形成一直通娃晶穿孔200 (如右图所不)。
[0054]如图12所示，在金氧半导体后及在金属内连线前的后钻孔制作工艺步骤，亦即先完成一 MOS晶体管M等欲形成于基底410的半导体结构的制作(如左图所示)；然后形成所需的一层间介电层420、一多层的内连线结构440，接着薄化基底410，并由基底410的一背面S3，形成一孔洞V2穿过基底410及层间介电层420，并形成一直通硅晶穿孔200使与多层的内连线结构440等金属相连接(如右图所示)。
[0055]综上所述，本发明提出一种直通硅晶穿孔及其制作工艺，其在覆盖并图案化而形成一图案化光致抗蚀剂之前，先填充一第一导电材料于一基底的一孔洞中。因此，可减少光致抗蚀剂填入孔洞的深度，以使光致抗蚀剂在图案化时易于移除。较佳者，在形成第一导电材料之后所剩下的孔洞的深宽比小于3。
[0056]再者，形成图案化光致抗蚀剂之后，填入一第二导电材料于孔洞中的第一导电材料上，形成一导电垫于第二导电材料上，接着移除图案化光致抗蚀剂并再移除位于孔洞外的第一导电材料以形成导电插塞。由于位于孔洞外的第一导电材料以例如蚀刻的方法移除，因而导电插塞突出于基底的一上半部，其具有一顶部较一底部细。较佳者，以导电垫为一掩模蚀刻第一导电材料，因而顶部也较导电垫细。更佳者，导电垫与底部具有相同直径，因此(特别是当邻近的导电插塞彼此距离接近时，)可避免此些导电插塞彼此接触而短路。更甚者，底部与位于孔洞中的各导电插塞的一下半部具有相同直径，如此可形成具有优良导电性的一精密的直通硅晶穿孔。
[0057]以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种直通娃晶穿孔，包含: 基底，具有一孔洞，位于一面中； 导电插塞，设置于该孔洞中，且该导电插塞具有一上半部，突出于该面，其中该上半部具有一顶部以及一底部，且该顶部较该底部细。
2.如权利要求1所述的直通硅晶穿孔，其中该导电插塞包含铜。
3.如权利要求1所述的直通硅晶穿孔，其中该直通硅晶穿孔还包含一导电垫，位于该导电插塞上。
4.如权利要求3所述的直通硅晶穿孔，其中该导电垫包含镍、锡或金。
5.如权利要求3所述的直通硅晶穿孔，其中该顶部较该导电垫细.
6.如权利要求3所述的直通硅晶穿孔，其中该导电垫与该底部具有相同直径。
7.如权利要求1所述的直通硅晶穿孔，其中该底部与该孔洞中的该导电插塞的一下半部具有相同直径。
8.如权利要求1所述的直通硅晶穿孔，其中该孔洞的深宽比介于3.5?10。
9.如权利要求1所述的直通硅晶穿孔，其中该孔洞的临界尺寸(criticaldimens1n, CD)小于 18 微米(micrometer, μ m).
10.一种直通硅晶穿孔制作工艺，包含: 提供一基底，其具有一面； 自该基底的该面，形成一孔洞； 形成一第一导电材料覆盖该孔洞以及该面； 形成一图案化光致抗蚀剂覆盖该面并暴露该孔洞； 形成一第二导电材料于暴露出的该第一导电材料上； 移除该图案化光致抗蚀剂；以及 移除位于该面上的该第一导电材料以形成一导电插塞于该孔洞中。
11.如权利要求10所述的直通硅晶穿孔制作工艺，其中该导电插塞具有一上半部突出于该面，该上半部具有一顶部以及一底部，且该顶部较该底部细。
12.如权利要求10所述的直通硅晶穿孔制作工艺，其中该孔洞的深宽比介于3.5?10。
13.如权利要求10所述的直通硅晶穿孔制作工艺，其中该孔洞的临界尺寸(criticaldimens1n, CD)小于 18 微米(micrometer, μ m).
14.如权利要求10所述的直通硅晶穿孔制作工艺，在形成该第一导电材料之前，还包含: 依序形成一阻障层以及一晶种层覆盖该孔洞以及该面。
15.如权利要求10所述的直通硅晶穿孔制作工艺，其中该第一导电材料以及第二导电材料以电镀形成。
16.如权利要求12所述的直通硅晶穿孔制作工艺，其中该第一导电材料形成至剩下的该孔洞的深宽比小于3。
17.如权利要求16所述的直通硅晶穿孔制作工艺，其中该第一导电材料形成至剩下的该孔洞的深宽比为2.5。
18.如权利要求10所述的直通硅晶穿孔制作工艺，在移除该第一导电材料之前，还包 含: 形成一导电垫于该第二导电材料上。
19.如权利要求18所述的直通硅晶穿孔制作工艺，其中移除该第一导电材以该导电垫作为一掩模。
20.如权利要求10所述的直通硅晶穿孔制作工艺，在形成该图案化光致抗蚀剂之后，还包含: 进行一氧处理制作工艺。
【文档编号】H01L23/535GK104183571SQ201310201230
【公开日】2014年12月3日 申请日期:2013年5月27日 优先权日:2013年5月27日
【发明者】郭建利, 陈春宏, 林明哲, 林永昌 申请人:联华电子股份有限公司