专利名称：薄膜晶体管的制作方法
技术领域：
本发明是有关于一种半导体组件，且特别是有关于一种薄膜晶体管。背景技术：
近年来，随着光电技术与半导体制造技术的日益成熟，平面显示器便 蓬勃发展起来，其中液晶显示器基于其低电压操作、无辐射线散射、重量轻 以及体积小等优点，更逐渐取代传统的阴极射线管显示器而成为近年来显示 器产品的主流。
一般而言，液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon thin film transistor)液晶显示器及低温多晶硅薄膜晶体管(low temperature poly—silicon thin film transistor)液晶显不器等两禾中。 低温多晶硅薄膜晶体管相较于非晶硅薄膜晶体管而言，具有较高的电子迁移 率(约比非晶硅薄膜晶体管高2至3个数量级)，因此多晶硅薄膜晶体管除 了应用于显示区作为画素开关之外，更可应用于周边电路区，作为驱动液晶 显示器的电路。
在实际操作上，作为显示区中的画素开关与作为驱动电路所需的薄膜晶 体管特性不同。 一般而言，作为画素开关的薄膜晶体管对于电性的均匀度要 求较高，而作为驱动电路的薄膜晶体管则较需要具有高载子迁移率 (mobility)与高可靠度(reliability)的特性。
请参考图1，其为一种现有薄膜晶体管的剖面示意图。如图1所示， 薄膜晶体管IOO配置于基板101上，且薄膜晶体管IOO包括图案化多晶硅层 110以及二栅极130。缓冲层(buffer layer) 102配置于基板101上，而缓冲层102配置于基板101以及图案化多晶硅层110之间。图案化多晶硅层110 中通过掺杂(doping)制程而形成有源极区112、漏极区114、重掺杂区118H、 四个轻掺杂区118L、以及分别位于二栅极130下方的二信道区116，其中信 道区116位于源极区112与漏极区114之间。重掺杂区118H位于二信道区 116之间，且重掺杂区118H与二信道区116之间分别配置一轻掺杂区118L。 请继续参考图1，栅极介电层120覆盖图案化多晶硅层110与缓冲层 102，而栅极130配置于信道区116上方的栅极介电层120上。保护层140 覆盖栅极130与栅极介电层120,且保护层140与栅极介电层120具有一暴 露出源极区以及漏极区的开口 H。另外，源极152以及漏极154配置于保护 层140上，且源极152与漏极154分别通过开口 H而与源极区112以及漏极 区114电性连接。
此外，当上述薄膜晶体管100应用于显示区中作为画素开关时，由于 轻掺杂区的掺杂浓度较低、电阻较高，因此当开关薄膜晶体管开启时，使得 薄膜晶体管的开启电流(On current)受到抑制，进而影响薄膜晶体管的电性 表现。
发明内容
本发明提供一种薄膜晶体管，其可以增加组件的可靠度以及开启电流。 本发明提出一种薄膜晶体管，其包括基板、图案化多晶硅层、栅极介 电层以及多个栅极。图案化多晶硅层配置在缓冲层上，图案化多晶硅层具有 多个信道区、至少一重掺杂区(heavily doped region) 、 二轻掺杂区(lightly doped region)、 一源极区与一漏极区，其中重惨杂区连接于二相邻的信道 区之间，源极区通过其中的一轻掺杂区与一最外侧的信道区连接，且漏极区 通过另一轻掺杂区与另一最外侧的信道区连接。栅极介电层覆盖图案化多晶 硅层。多个栅极配置在栅极介电层上，其中这些栅极彼此电性连接，且各栅 极位于其中一信道区与部分重掺杂区上方。
在本发明的一实施例中，上述信道区的数量为N个，而重掺杂区的数量则为(N-1)个，其中N为大于或等于2的整数。
在本发明的一实施例中，薄膜晶体管另包括缓冲层，其中缓冲层配置 在基板上，且图案化多晶硅层配置在缓冲层上。
在本发明的一实施例中，薄膜晶体管另包括保护层，其中保护层覆盖 在栅极介电层与栅极上。此时，在本发明的一实施例中，上述薄膜晶体管另 包括源极与漏极，源极配置在保护层上，漏极配置在保护层上，其中保护层 具有源极接触开口与漏极接触开口 ，源极通过源极接触开口与源极区电性连 接，且漏极通过漏极接触开口与漏极区电性连接。
在本发明的一实施例中，上述源极区、轻掺杂区、信道区、重掺杂区 与漏极区沿着一直线轨迹排列；各栅极的延伸方向可为彼此平行。
在本发明的一实施例中，上述源极区、轻掺杂区、信道区、重掺杂区
与漏极区沿着一L形轨迹排列；各栅极的延伸方向可为彼此垂直。
本发明另提出一种薄膜晶体管，其包括基板、图案化多晶硅层以及多 个栅极。图案化多晶硅层配置在基板上，且图案化多晶硅层具有一源极区、 单一个第一轻掺杂区、多个信道区、多个重掺杂区、单一个第二轻掺杂区、 与一漏极区，其中重掺杂区与信道区彼此交替排列，多个栅极配置在栅极氧 化层上，且各别对应于信道区设置。其中源极区通过第一轻掺杂区与一最外 侧的信道区连接，且漏极区则通过第二轻掺杂区与另一最外侧的信道区连 接。
在本发明的一实施例中，上述栅极与重掺杂区部分重叠。 在本发明的一实施例中，上述栅极彼此电性连接。 在本发明的一实施例中，上述薄膜晶体管另包括一源极与一漏极，源 极与源极区电性连接，且漏极与漏极区电性连接。
在本发明的一实施例中，上述源极区、第一轻掺杂区、重掺杂区、第
二轻掺杂区或漏极区中，掺杂有N型掺质(dopant)或P型掺质。
在本发明的一实施例中，上述源极区、重掺杂区或漏极区的掺杂浓度 范围为2. 0X 10"atom/cm3至2. 0X 102'atom/cm3。在本发明的一实施例中，上述第一轻掺杂区或第二轻掺杂区的掺杂浓
度小于2. 0X1018atom/cm3。
在本发明的一实施例中，上述第一轻掺杂区或第二轻掺杂区的掺杂浓 度，与源极区、重掺杂区或漏极区的掺杂浓度，两浓度相差一至三个数量级。
在本发明的一实施例中，上述栅极不与源极区、第一轻掺杂区、第二 轻掺杂区或漏极区重叠。
在本发明的一实施例中，上述源极区、重掺杂区与漏极区的掺杂浓度 彼此相当。
在本发明的一实施例中，上述第一轻掺杂区与第二轻掺杂区的掺杂浓 度彼此相当。
基于上述，由于本发明的薄膜晶体管中二信道区之间的区域不设置轻 掺杂区，并且各栅极与重掺杂区在基板的投影方向上有重叠。因此，本发明 的薄膜晶体管具有较佳的电性可靠度、并且可以提升薄膜晶体管的开启电流 以及降低薄膜晶体管的漏电流。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举 多个实施例，并配合所附图式，作详细说明如下。
图1为一种现有薄膜晶体管的剖面示意图。
图2A为本发明的一薄膜晶体管的实施例的上视图。
图2B为图2A沿AA剖面线的薄膜晶体管的剖面示意图。
图3为本发明的一薄膜晶体管的实施例的示意图。
图4为本发明的一薄膜晶体管的实施例示意图。
图5A为本发明的一薄膜晶体管的实施例相较于现有薄膜晶体管的电 性表现比较图。
图5B为本发明的一薄膜晶体管的实施例相较于现有薄膜晶体管的可 靠度表现比较图。
具体实施方式
图2A为本发明的一薄膜晶体管的实施例，而图2B为图2A沿A-A剖面 线的薄膜晶体管的剖面示意图。请同时参照图2A与图2B，薄膜晶体管200 主要是由基板210、图案化多晶硅层220、栅极介电层230以及多个栅极240 所构成。图案化多晶硅层220、栅极介电层230与栅极240皆配置于基板210 上。如图2A与图2B所示，图案化多晶硅层220具有多个信道区220C、至少 一重掺杂区220H、 二轻惨杂区220L、 一源极区220S与一漏极区220D，其中 重掺杂区220H连接于二相邻的信道区220C之间，源极区220S通过其中一 轻掺杂区220L与一最外侧的信道区220C连接，例如图中的第一轻掺杂区 220Ll，且漏极区220D通过另一轻掺杂区220L与另一最外侧的信道区220C 连接，例如图中的第二轻掺杂区220L2。各栅极240位于其中一信道区220C 与部分重掺杂区220H上方，其中栅极240与重掺杂区220H之间为部分重叠。 在本实施例中，栅极240配置于信道区220C上方，因而构成一种顶栅极型 态的薄膜晶体管200，在其它实施例中，栅极240也可以对应地配置于信道 区220C下方，而构成一种底栅极型态的薄膜晶体管200，本发明并不以此为 限。
值得注意的是，不同于现有的薄膜晶体管，在本发明的薄膜晶体管200 中，由于重掺杂区220H与信道区220C之间不具有轻掺杂区220L，并且栅极 240自信道区220C上方，延伸至部分重掺杂区220H上方。因此，当薄膜晶 体管200处于开启状态时，有助于提升开启电流(Ion current),当薄膜晶 体管200处于关闭状态时，则可以降低漏电流，增加薄膜晶体管200的可靠 度。
当然，本发明并不限定栅极240、信道区220C以及重掺杂区220H的 数量。举例而言，由于重掺杂区220H配置于两相邻信道区220C之间，因此 信道区220C的数目为N个时，重掺杂区220H的数目则为(N-1)个，且N > 2; 换言的，薄膜晶体管200中的信道区220C的数目至少为两个。更详细而言，请参照图2A与图2B，在本实施例中，薄膜晶体管200属于双栅极(dual gate) 结构，重掺杂区220H与源极区220S之间以及重掺杂区220H与漏极区220D 之间的轻掺杂区220L数量分别为单一，例如图中的单一第一轻掺杂区 220L1以及单一第二轻掺杂区220L2。如图2A与图2B所示，轻掺杂区220L、 信道区220C、重掺杂区220H与漏极区220D沿着一直线轨迹排列。换言的， 各栅极240的延伸方向E可为彼此平行，但本发明并不以此为限，端视产品 需求以及制程条件而定。
具体而言，定义源极区220S、漏极区220D、信道区220C、重掺杂区 220H以及轻掺杂区220L时，可采用离子掺杂制程；更详细地说，可以不同 浓度的掺质(dopants)对图案化多晶硅层220进行掺杂，定义出源极区220S、 漏极区220D、信道区220C、重掺杂区220H以及轻掺杂区220L。在本实施例 中，源极区220S、第一轻掺杂区220Ll、重掺杂区220H、第二轻掺杂区220L2 或漏极区220D中的掺质(dopant)可为N型或P型，其中源极区220S、重掺 杂区220H或漏极区220D的较佳掺杂浓度范围为2. 0X 1019atom/cm3至 2.0X1021atom/Cm3，而第一轻掺杂区220L1或第二轻掺杂区220L2的较佳掺 杂浓度小于2.0X10'8atom/cm3。在本实施例中，源极区220S、重掺杂区220H 与漏极区220D的掺杂浓度彼此相当，第一轻掺杂区220L1与第二轻掺杂区 220L2的掺杂浓度彼此相当，但本发明并不以此为限。此外，令第一轻掺杂 区220L1或第二轻掺杂区220L2的掺杂浓度为第一浓度，而令源极区220S、 重掺杂区220H或漏极区220D的掺杂浓度为第二浓度，在本实施例中第一浓 度与第二浓度可相差一至三个数量级，但本发明并不以此为限，端视产品需 求以及制程条件而定。
此外，多个栅极240之间彼此电性连接。详言的，在一些应用中，多 个栅极240通常通过扫描线250而电性连接至栅极信号源260，此栅极信号 源260可依时序控制，即依序选择供给栅极240 —开启电压位准Vgh或关闭 电压位准Vgl，用以控制薄膜晶体管200的开启或关闭状态。栅极240可通 过溅镀(sputtering)、蒸镀(evaporation)或是其它薄膜沉积技术所形成，且栅极240的材质可为铝(A1)、钼(Mo)、钛(Ti)、钕(Nd)、上述金属的氮化 物，例如氮化钼(MoN)或氮化钛(TiN)、上述金属的叠层、上述金属的合金 或是其它导电材料。此外，栅极介电层230可通过化学气相沉积法(chemical vapor d印osition， CVD)或其它合适的薄膜沉积技术形成，而栅极介电层 230的材质可为氧化硅、氮化硅或氮氧化硅等介电材料。
请参照图2B，在实际应用层面上，薄膜晶体管200另可于图案化多晶 硅层220以及基板210之间配置缓冲层212，用以增加基板210与图案化多 晶硅层220间的附着性，并可避免基板210中的金属离子(例如钠离子)因扩 散至图案化多晶硅层220而影响图案化多晶硅层220的电性表现。此外，在 本实施例中，薄膜晶体管200另包括一覆盖栅极介电层230与栅极240的保 护层270，通过保护层270的保护，可避免薄膜晶体管200因受到水气的侵 入而影响组件特性，其中保护层270的材质可以是氮化硅、氧化硅或是有机 材料。此外，于保护层270上可以配置源极280S以及漏极280D，其中保护 层270具有源极接触开口 270S与漏极接触开口 270D，源极280S通过源极接 触开口 270S与源极区220S电性连接，且漏极280D则通过漏极接触开口 270D 与漏极区220D电性连接。
如图2A与图2B所示，在本实施例中，栅极240可不与源极区220S、 第一轻掺杂区220Ll、第二轻掺杂区220L2或漏极区220D重叠，亦即栅极 240的边缘分别与轻掺杂区220L的边缘切齐，但本发明并不以此为限。如此， 邻近源极区220S或漏极区220D的轻掺杂区220L可以保持抑制短信道效应 的功能。另一方面，由于栅极240延伸至部分重掺杂区220H上方，因而可 提升栅极控制能力。因此，当本发明的薄膜晶体管应用为类似位移缓存器的 驱动薄膜晶体管时，可以提高薄膜晶体管200在长时间运作后或是信赖性测 试后的可靠度。
图3为本发明的一薄膜晶体管的实施例的示意图。请参照图3，实务 上基于布局空间、开口率或其它设计考量，薄膜晶体管300中的源极区220S、 轻掺杂区220L、信道区220C、重掺杂区220H与漏极区220D也可以沿着一 L形轨迹排列，其中各栅极240的延伸方向E可为彼此垂直。如图3所示，由 于轻掺杂区220L仅位于源极区220S与信道区220C1之间，以及位于漏极区 220D与信道区220C2之间，可用以降低邻近源极区220S或漏极区220D较高 的横向电场，而位于重掺杂区220H与信道区220C之间并无设置轻掺杂区 220L，因此，薄膜晶体管300在开启状态时，可具有较高的开启电流。
值得一提的是，前述实施例中的栅极240的数目是以两个举例说明， 但本发明并不以此为限。栅极240的数目还可以进一步依据薄膜晶体管的电 性需求而设计为三个或更多。举例而言，图4为本发明的一薄膜晶体管的实 施例示意图。请参照图4，承上述，在本实施例中，N=3，换言的，薄膜晶体 管400中的栅极240以及信道区220C数目分别为三个，重掺杂区220H为二 个，而轻掺杂区220L仍然保持两个，如图4中紧邻源极区220S的第一轻掺 杂区220L1以及紧邻漏极区220D的第二轻掺杂区220L2，并且栅极240与轻 掺杂区220L在投影方向上可不重叠，但栅极240与重掺杂区220H在投影方 向上需部分重叠。
亦即，不同于现有的薄膜晶体管，在本发明的薄膜晶体管200中，由 于重掺杂区220H与信道区220C之间、重掺杂区220H彼此之间、以及信道 区220C彼此之间均不具有轻掺杂区220L，并且栅极240自信道区220C上方， 延伸至部分重掺杂区220H上方。如此，薄膜晶体管400不但可以使得漏电 流降低，并且可以增加薄膜晶体管400的开启电流。以下一些列举实测数据
辅助说明薄膜晶体管的电性表现。
图5A为本发明一薄膜晶体管的实施例的电流-电压图。请参考图5A， 其绘示现有薄膜晶体管TFT 100与上述薄膜晶体管TFT 200的转换特性曲线 比较图。由图5A可知，本发明的薄膜晶体管TFT 200相较于现有的薄膜晶 体管TFT 100，具有较低的漏电流(leakage current)以及较高的开启电流(On current)。
图5B为本发明一薄膜晶体管的实施例的可靠度表现图。请参照图5B， 其绘示一种现有薄膜晶体管TFT 100与上述薄膜晶体管TFT 200在经信赖性测试后的电流衰退比较图。由图5B中可知，本发明的薄膜晶体管TFT 200 在经过信赖性测试后，亦或是长时间运作后，相较于现有的薄膜晶体管TFT 100，开启电流较为稳定而不易衰退，因此本发明的薄膜晶体管TFT 200具 有较高的组件特性可靠度。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任 何具有本发明所属技术领域的通常知识者，在不脱离本发明的精神和范围 内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利 范围所界定者为准。
权利要求
1.一种薄膜晶体管，包括一基板；一图案化多晶硅层，配置在该基板上，该图案化多晶硅层具有多个信道区、至少一重掺杂区、二轻掺杂区、一源极区与一漏极区，其中该重掺杂区连接于二相邻的信道区之间，该源极区通过其中一轻掺杂区与一最外侧的信道区连接，且该漏极区通过另一轻掺杂区与另一最外侧的信道区连接；一栅极介电层，覆盖该图案化多晶硅层；以及多个栅极，配置在该栅极介电层上，其中该些栅极彼此电性连接，各该栅极位于其中一信道区与部分重掺杂区上方。
2. 根据权利要求1所述的薄膜晶体管，其特征在于，该信道区的数量 为N个，该重掺杂区的数量为(N-l)个，N为大于或等于2的整数。
3. 根据权利要求l所述的薄膜晶体管，其特征在于，另包括一缓冲层， 其中该缓冲层配置在该基板上，且该图案化多晶硅层配置在该缓冲层上。
4. 根据权利要求l所述的薄膜晶体管，其特征在于，另包括一保护层，覆盖在该栅极介电层与该些栅极上。
5. 根据权利要求4所述的薄膜晶体管，其特征在于，另包括一源极，配置在该保护层上；以及一漏极，配置在该保护层上，其中该保护层具有一源极接触开口与一 漏极接触开口，该源极通过该源极接触开口与该源极区电性连接，且该漏极 通过该漏极接触开口与该漏极区电性连接。
6. 根据权利要求1所述的薄膜晶体管，其特征在于，其中该源极区、 该些轻掺杂区、该些信道区、该重掺杂区与该漏极区沿着一直线轨迹排列。
7. 根据权利要求1所述的薄膜晶体管，其特征在于，各该栅极的延伸 方向彼此平行。
8. 根据权利要求1所述的薄膜晶体管，其特征在于，该源极区、该些 轻掺杂区、该些信道区、该重掺杂区与该漏极区沿着一L形轨迹排列。
9. 根据权利要求1所述的薄膜晶体管，其特征在于，各该栅极的延伸方向彼此垂直。
10. —种薄膜晶体管，包括 一基板；一图案化多晶硅层，配置在该基板上，具有一源极区、单一个第一轻 掺杂区、多个信道区、多个重掺杂区、单一个第二轻掺杂区、与一漏极区， 其中该些重掺杂区与该些信道区彼此交替排列；以及多个栅极，配置在该基板上，且各别对应于该些信道区设置，其中该源极区 通过该第一轻掺杂区与一最外侧的信道区连接，该漏极区则通过该第二轻掺 杂区与另一最外侧的信道区连接。
11. 根据权利要求IO所述的薄膜晶体管，其特征在于，该些栅极与该 些重掺杂区部分重叠。
12. 根据权利要求IO所述的薄膜晶体管，其特征在于，该些栅极彼此电性连接。
13. 根据权利要求IO所述的薄膜晶体管，另包括一源极与一漏极，该源极与该源极区电性连接，且该漏极与该漏极区电性连接。
14. 根据权利要求IO所述的薄膜晶体管，其特征在于，在该源极区、 该第一轻掺杂区、该重掺杂区、该第二轻掺杂区或该漏极区中，掺杂有N型 掺质或P型掺质。
15. 根据权利要求IO所述的薄膜晶体管，其特征在于，该源极区、该 重掺杂区或该漏极区的掺杂浓度范围为2. OX 1019atom/Cm3至 2. OX 1021atom/cm3。
16. 根据权利要求IO所述的薄膜晶体管，其特征在于，该第一轻掺杂 区或该第二轻掺杂区的掺杂浓度小于2.0X1018atom/Cm3。
17. 根据权利要求IO所述的薄膜晶体管，其特征在于，该第一轻掺杂区或该第二轻掺杂区的掺杂浓度，与该源极区、该重掺杂区或该漏极区的掺 杂浓度，两浓度相差一至三个数量级。
18. 根据权利要求IO所述的薄膜晶体管，其特征在于，该些栅极不与 该源极区、该第一轻掺杂区、该第二轻掺杂区或该漏极区重叠。
19. 根据权利要求IO所述的薄膜晶体管，其特征在于，该源极区、该 重掺杂区与该漏极区的掺杂浓度彼此相当。
20.根据权利要求IO所述的薄膜晶体管，其特征在于，该第一轻掺杂区 与该第二轻掺杂区的掺杂浓度彼此相当。
全文摘要
一种薄膜晶体管，其包括基板、缓冲层、图案化多晶硅层、栅极介电层以及多个栅极。图案化多晶硅层配置在缓冲层与基板上，图案化多晶硅层具有多个信道区、至少一重掺杂区、二轻掺杂区、一源极区与一漏极区，其中重掺杂区连接于二相邻的信道区之间，源极区通过其中一轻掺杂区与一最外侧的信道区连接，且漏极区通过另一轻掺杂区与另一最外侧的信道区连接。栅极介电层覆盖图案化多晶硅层。多个栅极配置在栅极介电层上，其中这些栅极彼此电性连接，且各栅极位于其中一信道区与部分重掺杂区上方。
文档编号H01L29/66GK101304047SQ20081012832
公开日2008年11月12日 申请日期2008年7月7日 优先权日2008年7月7日
发明者徐源竣, 林昆志, 石靖节 申请人:友达光电股份有限公司