专利名称：：探测组件及其制造方法
技术领域：
：本发明涉及一种探测组件(probeassembly)，尤其涉及一种探测卡(probecard)的探测组件及其制造方法。
背景技术：
：为检查小型半导体装置(例如，晶圆中的半导体晶片)的电特性，使用探测卡作为测试机(tester)与测试目标(即半导体装置)之间的连接媒体。众所周知，此半导体装置具有向外暴露的输入/输出端子〔也称为接触焊垫(contactpad)〕，且探测卡具有探测接脚(probepin)，所述探测接脚与输入/输出端子形成机械接触，并且也为电信号提供路径。即，当经由与输入/输出端子接触的探测接脚自测试机接收到预定信号时，半导体装置根据所接收到的信号来操作，并经由探测接脚将结果输出至测试机。大体而言，为进行快速且有效的测试，藉由同时与装置的若干端子接触的若干探测接脚来执行此测试过程。顺便一提，装置的尺寸变得愈来愈小，且端子数目变得愈来愈多。因此，焊垫间距(padpitch)，也即相邻端子之间的距离，也变得愈来愈小。基于此原因，探测卡需要大量以对应于焊垫间距的精细间距布置的探测接脚。然而，由于探测接脚的间距逐渐减小，因此极难在无电干扰及机械干扰的情况下在相邻接脚之间布置探测接脚。另外，以高度共面性精确设置接脚是重要的，但实际上是困难的。探测接脚的精细间距布置的熟知现有解决方案为使用微机电系统(microelectro-mechanicalsystem,MEMS)技术。然而，此技术本质上使用导致复杂性及高成本的半导体制程。因此，针对探测组件需要另一种使用较简单且成本降低的制程的解决方案。另一方面，现有探测组件具有如下问题由于晶圆与探测组件之间的热膨胀差异而导致的探测接脚接触故障。大体而言，使用热测试(hottest)及冷测试(coldtest)来在极端条件下测试晶圆中的半导体装置。尽管在半导体制造商之间在此等测试条件中存在微小差异，但晶圆的温度在热测试中通常增加至12(TC，且在冷测试中通常降低至-4(TC。探测接脚接触故障常在执行此等测试时发生。参看图1，由于晶圆W及探测组件100通常在热膨胀系数(coefficientofthermale邓ansion)方面存在差异，因此探测接脚10在热测试或冷测试期间可能偏离晶圆W上的接触焊垫P，即，偏离半导体装置的输入/输出端子。随着探测组件100尺寸的增加，此问题在探测组件100的边缘附近可能更为严重。与现有探测组件相关联的另一问题在图2中例示性地说明。参看图2，当探测接脚10与晶圆W上的接触焊垫P接触时，晶圆W的表面及探测接脚10可能由于机械冲击而损坏。当调节晶圆W的接触焊垫P与探测接脚10之间的接触距离的装备错误地操作，使得其移动距离大于接脚10的接触尖端高度时，产生上述问题。在此情况下，探测接脚10的根部以及晶圆W的表面可能被显著损坏，从而引起探测接脚10的弹性及位置对准方面的严重问题。5另外，现有探测组件具有各种问题。举例而言，问题组件制造时间随着探测接脚数目增加而增加，且要求电子装置与探测接脚一起简单地形成于探测组件中。
发明内容技术问题本发明的一目标为提供一种探测组件及其制造方法，所述制造方法能够在电路板上以较小间距形成探测接脚，同时防止相邻探测接脚之间的机械及电干扰。本发明的另一目标为提供一种探测组件及其制造方法，所述制造方法能够以降低的制造成本制造探测组件。本发明的又一目标为提供一种探测组件及其制造方法，所述制造方法能够在电路板的较小区域中以几十微米的较小间距布置大量探测接脚，同时改良对准精度及共面性。本发明的又一目标为提供一种与半导体晶圆具有相同热膨胀系数的探测组件及其制造方法。本发明的一不同目标为提供一种探测组件及其制造方法，所述制造方法能够防止探测接脚及晶圆由于相关装备在探测接脚与晶圆的接触焊垫接触时的错误操作而受到机械损坏。本发明的另一不同目标为提供一种探测组件及其制造方法，所述制造方法能够改良处理效率以显著减少制造时间。本发明的又一不同目标为提供一种探测组件及其制造方法，所述制造方法能够简单地形成电子装置以及探测接脚。技术解决方案根据本发明的一种方式，提供一种探测组件，其包括电路板(circuitboard)、导电粘接剂(conductiveadhesive)以及探测接脚。电路板电连接至电路图案(circuitpattern)，且上面形成有以较小间距布置的焊垫。导电粘接剂形成于所述焊垫上。探测接脚电连接至焊垫，且所述探测接脚中的每一个均具有可连接根部(connectableroot)、横向伸长梁(laterallyelongatedbeam)以及接触尖端(contacttip)。可连接根部垂直插入所述导电粘接剂并机械固定。横向伸长梁与所述可连接根部成直角而弯曲，且与所述电路板的表面平行并相距一定距离而沿长度方向延伸。接触尖端自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对。所述探测组件可还包括基底层(baselayer)。所述基底层与所述探测接脚的横向伸长梁相距一定距离而形成于所述电路板的表面上。所述基底层具有分别对应于所述焊垫而形成且以所述导电粘接剂填充的第一插入孔(firstinsertionhole)。根据本发明的另一种方式，提供一种用于测试形成于晶圆上的半导体装置的探测组件，其包括电路板、基底层、导电粘接剂以及探测接脚。电路板电连接至电路图案，且上面形成有以较小间距布置的焊垫。基底层形成于所述电路板的表面上，并具有分别对应于所述焊垫而形成的第一插入孔。导电粘接剂形成于所述第一插入孔中。探测接脚电连接至所述焊垫。所述探测接脚中的每一个均具有可连接根部、横向伸长梁以及接触尖端。可连接根部垂直插入对应的第一插入孔中，并由所述导电粘接剂机械固定。横向伸长梁与所述可连接根部成直角而弯曲，且与所述电路板的表面平行并相距一定距离而沿长度方向延伸。接6触尖端自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对。所述基底层与所述晶圆由相同半导体材料形成。根据本发明的又一种方式，提供一种用于测试形成于晶圆上的半导体装置的探测组件，其包括电路板、基底层、第一导电粘接剂、第二导电粘接剂以及探测接脚。电路板电连接至电路图案，且上面形成有以较小间距布置的焊垫。基底层形成于所述电路板的表面上，并具有第一插入孔、第二插入孔以及再分配线(redistributionline)。第二插入孔分别对应于所述焊垫而形成，第一插入孔在与所述第二插入孔的位置不同的位置处单独形成，且再分配线连接所述第一插入孔与所述第二插入孔。第一导电粘接剂及第二导电粘接剂分别形成于所述第一插入孔中及所述第二插入孔中。探测接脚经由所述再分配线电连接至所述焊垫。所述探测接脚中的每一个均具有可连接根部、横向伸长梁以及接触尖端。可连接根部垂直插入对应的第一插入孔中，并由所述第一导电粘接剂机械固定，横向伸长梁与所述可连接根部成直角而弯曲，且与所述电路板的表面平行并相距一定距离而沿长度方向延伸，且接触尖端自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对。所述基底层可与所述晶圆由相同半导体材料形成。所述探测组件可还包括电镀层(platinglayer)，所述电镀层形成于所述基底层的所述第一插入孔的侧壁上，以便改良所述基底层与所述导电粘接剂之间的粘接强度(adhesivestrength)。所述探测组件可还包括支撑剂(supportingagent)，所述支撑剂另外形成于所述导电粘接剂上，以包围所述探测接脚的所述可连接根部。所述探测组件可还包括阻尼物(damper)，所述阻尼物提供于所述基底层的表面上，且所述阻尼物的高度高于所述横向伸长梁的高度且低于所述接触尖端的高度。所述基底层可还包括第三插入孔。在此情况下，所述探测组件可还包括电子装置，所述电子装置插入所述第三插入孔中并由所述导电粘接剂固定。所述电路板可为区块型电路板(blocktypecircuitboard)，具有形成于其上表面及侧面上的电路图案。根据本发明的又一种方式，提供一种制造探测组件的方法，其包括以下步骤准备电路板，其电连接至电路图案，且上面形成有以较小间距布置的焊垫；形成基底层，其具有分别对应于所述电路板的表面上的所述焊垫而形成的第一插入孔；以导电粘接剂填充所述第一插入孔；以及以使得探测接脚插入所述第一插入孔中并由所述导电粘接剂机械固定的方式来布置所述探测接脚，所述探测接脚中的每一个均具有可连接根部及接触尖端，所述可连接根部及接触尖端分别在相反方向上与横向伸长梁的两端成直角而弯曲。根据本发明的又一种方式，提供一种制造探测组件的方法，其包括以下步骤准备电路板，其电连接至电路图案，并上面形成有以较小间距布置的焊垫；形成基底层，其具有分别对应于所述焊垫而形成的第二插入孔，在与所述第二插入孔的位置不同的位置处单独形成的第一插入孔，以及连接所述电路板的表面上的所述第一插入孔与所述第二插入孔的再分配线；以导电粘接剂填充所述第一插入孔；以及以使得探测接脚插入所述第一插入孔中并由所述导电粘接剂机械固定的方式来布置所述探测接脚，所述探测接脚中的每一个均具有可连接根部及接触尖端，所述可连接根部及接触尖端分别在相反方向上与横向伸长梁的两端成直角而弯曲。所述方法可还包括以下步骤形成第一对准遮罩层(firstaligningmask)，其具有在所述基底层上的平坦表面(flatsurface)，使得所述第一插入孔向外暴露；以及形成第二对准遮罩层，其具有在所述第一对准遮罩层上的对准孔，使得在将所述导电粘接剂填入所述第一插入孔中的步骤之前，所述平坦表面向外暴露。在此情况下，所述探测接脚经布置以使得所述横向伸长梁经由所述平坦表面而垂直对准，且所述接触尖端经由所述对准孔而水平对准。所述方法可还包括以下步骤形成对准遮罩(aligningmask)，其具有在所述基底层上的对准凹座(aligningrecess)，以在布置所述探测接脚的步骤之后经由所述对准凹座来使所述接触尖端对准。所述方法可还包括以下步骤准备接脚阵列框(pinarrayframe)，其由具有多个插入孔(insertionhole)的下部框(lowerframe)及具有多个插入孔的上部框(u卯erframe)组成；以及以使得所述探测接脚的接触尖端插入所述下部框的所述多个插入孔，且所述探测接脚的可连接根部插入所述上部框的所述多个插入孔的方式，将多个探测接脚插入所述接脚阵列框。此处，在所述探测接脚插入所述接脚阵列框之后，布置所述探测接脚。有益效果根据本发明，基底层的插入孔分别对应于电路板的焊垫而形成，且探测接脚经由填充于插入孔中的导电粘接剂而牢固固定。藉由使用插入孔，探测接脚可容易地以较小间距布置且分别可靠地设置，而不会机械及电干扰相邻接脚，因为相邻插入孔提供彼此完全分离的空间。此外，插入孔的面积充分大于插入其中的探测接脚，且因此导电粘接剂可完全填充插入孔，并完全包围探测接脚以牢固支撑探测接脚。另外，使用插入孔制造探测组件的方法可容易地以降低的制造成本制造探测组件。而且，在制造探测组件的过程期间，探测接脚可经由第一对准遮罩层的平坦表面而垂直对准，以确保良好的共面性。此外，探测接脚可经由第二对准遮罩层或对准遮罩的对准孔或对准凹座而在水平方向上精确对准。另外，探测接脚插入并固定于其中的基底层与待测试的晶圆由相同的半导体材料形成，使得基底层与晶圆具有相同的热膨胀系数。因此，有可能解决探测接脚在热测试或冷测试期间，由于晶圆与探测组件之间的热膨胀系数差异而偏离晶圆上的接触焊垫的现有问题。此外，本发明的探测组件具有形成于基底层的表面上的阻尼物，其高度高于探测接脚的横向伸长梁的高度且低于接触尖端的高度，以防止相邻探测接脚之间的接触距离由于调节所述接触距离的装备的错误操作而减小以致机械损坏探测接脚及晶圆的现有问题。此外，根据本发明的制造探测组件的方法使用里面临时插入有大量探测接脚的接脚阵列框来独立于整个制造过程而执行探测接脚插入过程。此情形改良制程效率以显著减少制造探测组件所需的时间，以及当探测组件为按订单制造时，将探测组件传递至相关订购人所需的时间。另外，本发明的探测组件提供空间，在所述空间中电子装置以及探测接脚穿过基底层的插入孔而形成，且因此所述电子装置可容易并牢固地形成。图1为说明现有探测组件的问题的示意图。图2为说明现有探测组件的另一问题的示意图。图3为显示根据本发明第一实施例的探测组件的横截面图。图4为显示根据本发明第二实施例的探测组件的横截面图。图5为显示根据本发明第三实施例的探测组件的横截面图。图6为显示根据本发明第四实施例的探测组件的横截面图。图7及图8为显示根据本发明第五实施例的探测组件的横截面图。图9为显示根据本发明第六实施例的探测组件的横截面图。图10及图11为显示根据本发明第七实施例的探测组件的横截面图。图12为显示根据本发明第八实施例的探测组件的横截面图。图13及图14为显示根据本发明第九实施例的探测组件的透视图。图15及图16为显示根据本发明第十实施例的探测组件的透视图。图17至图36为显示根据本发明第十一实施例的制造探测组件的方法的图，其中图17及图18为显示电路板的平面图及横截面图；图19及图20为显示基底层形成于图17及图18所示的电路板上的结构的平面图及横截面图；图21为显示形成基底层的例示性步骤的透视图；图22至图27为显示形成基底层的另一例示性步骤的横截面图；图28至图32为显示布置及插入探测接脚的例示性步骤的横截面图、透视图及平面图；图33及图34为显示布置探测接脚的另一例示性步骤的透视图及横截面图；以及图35及图36为显示布置探测接脚的又一例示性步骤的透视图及横截面图。图37至图50为显示根据本发明第十二实施例的制造探测组件的方法的图，其中图37及图38为显示在接脚阵列框中布置探测接脚的步骤的透视图。图39至图42为显示形成基底层的步骤的平面图及横截面图。图43至图45为显示使用接脚阵列框来插入探测接脚的例示性步骤的横截面图。图46为显示使用接脚阵列框来插入探测接脚的另一例示性步骤的横截面图。图47及图48为显示插入探测接脚的又一例示性步骤的横截面图。图49及图50为显示插入探测接脚的又一例示性步骤的横截面图。图51为显示接合电路板与基底层的例示性步骤的横截面图。图52至图57为显示根据本发明第十三实施例的制造探测组件的方法的横截面图。图58至图61为显示根据本发明第十四实施例的制造探测组件的方法的横截面图。具体实施例方式现将在下文中参考以下实施例更完全地描述本发明。然而，本发明可以许多不同形式来体现，且不应被解释为局限于本文所陈述的实施例。确切而言，提供所揭示的实施例9是为了使本揭示案详尽且完全，且向本领域技术人员完全传达本发明的范畴。不详细描述或说明熟知结构及制程，以避免混淆本发明的本质。诸图未按比例绘制。确切而言，为说明的简明性及清楚性，某些元件的尺寸相对于其他元件而夸示。相同参考标号用于各图的相同及对应部分。m—輔你i(棚会隨图3为显示根据本发明第一实施例的探测组件的横截面图。参看图3，探测组件100由探测接脚10、电路板20、基底层30以及导电粘接剂40组成。电路板20为印刷电路板(PCB)或陶瓷基板，其里面形成有电路图案22及上面形成有多个焊垫24。单层或多层电路图案22经由通路电连接至焊垫24。电路板20的上表面覆盖有绝缘保护层(未示出)。焊垫24在电路板20的未覆盖有保护层的整个上表面上以几十微米的较小间距布置。大体而言，电路板20与探测卡的介面板(未示出)组合，并经由介面板电连接至测试机(未示出)。基底层30形成于电路板20的上表面上。基底层30具有多个插入孔32，每一插入孔32对应于电路板20上的每一焊垫24。基底层30由耐热且不产生充当对测试目标(也即，电子装置)的污染源的微粒的材料制成。举例而言，基底层30可由陶瓷、FR4、聚酰亚胺、绝缘有机材料、环氧树脂等制成。在一些情况下，光阻(photoresist,PR)或干薄膜(dryfilm)可用于基底层30。若存在由于晶圆与探测组件之间的热膨胀系数差异而发生探测接脚的接触故障的可能性，则需要基底层30与半导体晶圆使用相同的材料，例如硅。具有导电性及粘接特性的导电粘接剂40提供于插入孔32中。举例而言，导电粘接剂40为金属±真充液体粘接剂(metal-filledliquidadhesive)、焊料膏(solderpaste)或等效物。镍(Ni)、金(Au)、银(Ag)、铜(Cu)等可用于金属填料，且锡(Sn)、锌(Zn)、铟(In)、镍(Ni)、金(Au)、银(Ag)等可用于焊料膏。探测接脚10以悬臂形状形成，且由钨(W)或任何其他导电材料制成。探测接脚10由可连接根部12、横向伸长梁14以及接触尖端16组成。可连接根部12垂直插入基底层30的插入孔32中，藉由导电粘接剂40而机械固定于插入孔32中并电连接至焊垫24。横向伸长梁14与可连接根部12成直角而弯曲，并与基底层30平行且相距一定距离而沿长度方向延伸。接触尖端16自横向伸长梁14的一端向上延伸，与可接触根部12相对。接触尖端16为与目标装置的对应端子接触的部分。在本实施例的探测组件100中，具有插入孔32的基底层30形成于具有焊垫24的电路板20上，且探测接脚10经由导电粘接剂40固定地定位于插入孔32中。插入孔32根据焊垫24的位置而以较小间距形成，因此可藉由使用插入孔32来容易且靠近地设置探测接脚10。另外，由于任何两个相邻插入孔32均在其间提供完全分离的空间，因此可以可靠地设置相应探测接脚IO，而不会干扰相邻接脚10。类似地，相邻插入孔32允许其中的导电粘接剂40充分分离。此外，由于插入孔32的尺寸足以接纳探测接脚10，因此导电粘接剂40可完全封闭插入孔32中的探测接脚IO，并因此固定地支撑探测接脚10。上文所描述的探测组件具有基本结构，所述基本结构可以大量形式改变或改良。在下文中，描述根据本发明的探测组件的各种实施例。第二实施例(探测组件)图4所示的探测组件100a为电镀层50形成于基底层30的插入孔32的侧壁上的情况。插入孔32中的电镀层50可增强基底层30与导电粘接剂40之间的粘接强度。出于此原因，电镀层50可使用与导电粘接剂40具有良好黏接特性的材料，例如金。m翻(棚会隨图5所示的探测组件100b为除导电粘接剂40外也使用支撑剂60的情况。在测试期间，探测接脚10经历与目标装置的端子的重复机械接触。因此，由于疲劳应力(fatiguestress)，某些探测接脚10可能偏离原始位置、下落或变形。为防止这些不合意结果，探测接脚IO应稳固地支撑于基底层30的插入孔32中。当然，如之前所论述，完全封闭插入孔32中的探测接脚10的导电粘接剂40可充分支撑探测接脚10。然而，为使对探测接脚10的支撑强度增至最大，可另外使用支撑剂60。支撑剂60形成于导电粘接剂40上，并封闭探测接脚10的可连接根部12，因此提供额外支撑强度。由于支撑剂60在插入孔32外，因此要求支撑剂60使用非导电材料，例如环氧树脂。m隨翻(棚会隨图6所示的探测组件100c为上文所论述的基底层(图3中的30)自最终结构移除且不包含于最终结构中的情况。如将再次描述，探测组件可能常需要对准遮罩层，用于在制造过程期间使探测接脚IO对准，且在对准之后移除此对准遮罩层。若基底层与对准层由相同材料制成，则基底层可与对准层一起移除，且不包含于探测组件的最终结构中。在此情况下，可另外且合意地使用支撑剂60，同时其完全覆盖导电粘接剂40。第五实施例(探测组件)图7及图8分别显示的探测组件100d及100e的特征在于提供于基底层30上的阻尼物65。图7所示的阻尼物65形成于除探测接脚10以外的任何位置处，且图8所示的阻尼物65经形成以覆盖插入孔32处的探测接脚10的可连接根部12。当探测接脚10与晶圆的接触焊垫(图2中的P)接触时，阻尼物65保护探测接脚IO及晶圆(图2中的W)的表面不会由于相关装备的错误操作所导致的机械冲击而受到损坏。因此阻尼物65的高度应高于横向伸长梁14的高度14a。另一方面，阻尼物65应允许探测接脚10的正常接触移动而不受干扰，因此阻尼物65的高度应低于接触尖端16的高度16a。阻尼物65可较佳由弹性且不产生微粒的非导电材料(例如环氧树脂)制成。图8所示的阻尼物65覆盖探测接脚10的可连接根部12，且充当可连接根部12的支撑剂(图5及图6中的60)。第六实施例(探测组件)图9所示的探测组件100f为基底层30经由非导电粘接剂70接合至电路板20的情况，其中非导电粘接剂70插入在电路板20与基底层30之间。如上所述，可使用各种材料来形成基底层30。形成基底层30的方法可取决于用于形成基底层30的材料。当以薄片或薄膜形状形成的基底层30接合至电路板20时，可能需要非导电粘接剂70。第七实施例(探测组件)图10及图11分别显示的探测组件100g及100h的特征在于形成于基底层30中的第一插入孔32及第二插入孔34以及用于电连接插入孔32及34的再分配线80。具体而言，探测接脚10的可连接根部12所插入的第一插入孔32及对应于电路板20的焊垫24的第二插入孔34形成于彼此分离的不同位置处。不需要第一插入孔32完全穿透基底层30，因为仅要求第一插入孔32具有可接纳可连接根部12的深度，而第二插入孔34穿透基底层30，因为其应与设置于基底层30底部处的焊垫24连接。再分配线80形成于两个插入孔32及34的内壁上以及基底层30的设置于两个插入孔32与34之间的表面的部分上。再分配线80可使用熟知沉积制程(例如，溅镀或溅镀之后电镀)由非导电材料(例如，金属)形成，因为再分配线80提供两个插入孔32与34之间的电路径。导电粘接剂40(下文称为第一导电粘接剂)形成于第一插入孔32中，且导电粘接剂42(下文称为第二导电粘接剂)形成于第二插入孔34中。第二导电粘接剂42允许再分配线80与焊垫24之间的机械接触及电连接。如图11所示，可在再分配线80上另外形成电镀层82。电镀层82改良再分配线80的导电性，并对插入第一插入孔32的可连接根部12提供额外支撑强度。m八輔你i(棚会隨图12所示的探测组件100i为除探测接脚10以外也形成电子装置90的情况。使用表面安装技术(surfacemounttechnology,SMT)将电子装置90(例如电容器、暂存器、冷凝器、晶体管、继电器、集成电路等)安装于电路板20上，或经由半导体制程直接形成于基底层30中。在前一种情况下，电子装置90可以如下方式容易地形成电子装置90插入基底层30的第三插入孔36中，并以导电粘接剂40固定。基底层30的插入孔32及36允许例如探测接脚10及电子装置90的电子及机械结构接合至电路板20或安装于电路板20上。在后一种情况下，当基底层30与晶圆由相同材料形成时，可使用半导体制造过程技术容易地在基底层30中形成电子装置90。此外，当探测组件具有如上文在第八实施例中所描述的再分配线(图10中的80)时，形成电子装置90的制程可结合形成再分配线的制程而执行。第9实施例(探测组件)探测组件的电路板可具有各种形状。图13展示区块型电路板20。虽然上述实施例中的电路板为矩形形状或类似于晶圆的圆形形状且里面形成有电路图案，但区块型电路板20为长区块形状，且具有形成于其侧面及上表面上的电路图案26。设置于区块型电路板20的上表面上的电路图案26对应于上述电路板的焊垫。区块型电路板20具有分别形成于其两端处的螺钉组合孔(screwcombininghole)28。区块型电路板20可由陶瓷、FR4、聚合物以及由于较小的热膨胀及足够程度的硬度而不会弯曲的各种材料制成。电路图案26可经由例如溅镀或电镀的沉积制程而形成。图14所示的探测组件100J使用区块型电路板20。基底层30包含对应于电路图案26的插入孔32，且附接至区块型电路板20的上表面。导电粘接剂(未示出)填充在插入孔32中，且探测接脚10分别插入至插入孔32中，并由导电粘接剂固定。此探测组件100j经由螺钉组合孔28安装于探测卡的介面板上。此处，多个探测组件100j可并排相邻安装。第十实施例(探测组件)12图15及图16分别显示的探测组件100k及1001也使用不同形状的电路板20。这些电路板20类似于第九实施例的区块型电路板而由陶瓷、FR4、聚合物等制成。电路图案26并非形成于电路板20中，而是形成于电路板20的上表面及侧面上。电路图案26可经由沉积制程形成，接合至单独制造的可挠性印刷电路板(flexibleprintedcircuitboard,FPCB)，或以在电路板20的表面上形成凹槽并接着在凹槽中埋入导线的方式形成。参看图15，电路板20的电路图案26经由第二导电粘接剂42电连接至第二插入孔34。参看图16，电路板20的电路图案26的顶部垂直插入第二插入孔34中，因此电路图案26电连接至第二插入孔34。已描述根据本发明各种实施例的探测组件。现将阐释根据本发明的制造探测组件的方法。自以下阐释内容将明了探测组件的结构。針一棚列(先l,测隱隨去)图17至图36为显示根据本发明第十一实施例的制造探测组件的方法的图。根据此实施例的制造探测组件的方法的要点在于使用里面形成有插入孔的基底层，以便在电路板中埋入多个探测接脚，并使用对准遮罩层，以便使探测接脚精确对准，并确保高度共面性。根据此实施例的制造探测组件的方法的制程步骤可部分地改变，也对此情形进行阐释。图17及图18为平面图及沿图17的线X-X截取的横截面图，其显示充当探测组件的基底的电路板20。如图17及图18所示，电路板20包含里面形成有电路图案22且上面形成有多个焊垫24。焊垫24电连接至电路图案22，而未覆盖有绝缘保护层(未示出)。焊垫24以几十微米的较小间距布置。焊垫24的位置、形式、数目及间距以及焊垫列(padrow)的数目可改变。图19及图20为平面图及沿图19的线X-X截取的横截面图，其显示基底层30形成于图17及图18所示的电路板20上的结构。如图19及图20所示，基底层30形成于电路板20上。基底层30里面形成有多个第一插入孔32以及至少一个第三插入孔36。第一插入孔32分别对应于电路板20的焊垫24，且第三插入孔36形成于两个相邻焊垫24上。探测接脚插入第一插入孔32中，且第八实施例中所描述的电子装置插入第三插入孔36内。基底层30可能不具有第三插入孔36，如基底层30在其他实施例中所表现的情形。即使在第八实施例中，当电子装置直接形成于基底层30中时，也可能不需要第三插入孔36。基底层30以薄片或薄膜的形式附接至电路板20，或经由制造过程直接形成于电路板20上。在图21中例示性地显示前一种情况，且在图22至图27中例示性地显示后一种情况。参看图21，薄片或薄膜形式的基底层30根据已知层压技术附接至电路板20。插入孔32及36在基底层30附接至电路板20之前或之后形成于基底层30中。可使用已知技术来形成插入孔32及36，所述已知技术例如为雷射处理(laserprocessing)、微研磨(micromilling)、微力口工(micromachining)、穿孑L(punching)、钻孑L(drilling)等。尽管插入孔32及36的位置、数目及间距由焊垫24的位置、数目及间距决定，但插入孔32及36可具有各种形状，例如矩形、圆形及椭圆形形状。图22显示上面形成有焊垫24的电路板20的一部分。光遮罩层110临时形成于电路板20上，以覆盖电路板20的包含焊垫24的整个表面，如图23所示。光遮罩层110为光阻或干薄膜。如图24所示，光遮罩层110经由曝光遮罩112而曝光。曝光遮罩112具有对应于待形成的插入孔的遮罩图案，且曝光过程可使用正片法(positivemethod)及底片法(negativemethod)两者。在曝光过程之后执行显影过程，以仅在对应于插入孔的部分上留下光遮罩层110，如图25所示。涂覆例如绝缘有机材料或环氧树脂的基底层材料，以形成平坦的基底层30，如图26所示，且移除留下的光遮罩层110，以获得里面形成有插入孔32的基底层30，如图27所示。若需要，可在移除光遮罩层110之前实行平面化过程。随后，第二实施例中所描述的电镀层(图4的50)可形成于插入孔32的侧壁上，以便改良稍后将阐释的导电粘接剂的粘接强度。在电路板20上的基底层30以及基底层30中的插入孔32形成之后，将探测接脚分别插入至插入孔32中，使得探测接脚以精细间距布置于电路板20上，而不会电和机械干扰相邻探测接脚。此处，使用对准遮罩层来使探测接脚对准，并使用设置于插入孔中的导电粘接剂来固定探测接脚。图28至图32中显示这些步骤。如图28所示，第一对准遮罩层120形成于基底层30上。第一对准遮罩层120使基底层30的插入孔32向外暴露，且第一对准遮罩层120具有平坦表面122，以用于使探测接脚的横向伸长梁对准以确保共面性。可使用光阻、干薄膜、PCB薄膜、聚酰亚胺薄膜(polyimidefilm)、玻璃等形成第一对准遮罩层120。在光阻或干薄膜的情况下，将光阻或干薄膜涂覆或附接至基底层30上，使光阻或干薄膜曝光及显影，以在所需部分上形成第一对准遮罩层120。在PCB薄膜、聚酰亚胺薄膜或玻璃的情况下，PCB薄膜、聚酰亚胺薄膜或玻璃以对应于所需部分的尺寸形成，并附接至基底层30以形成第一对准遮罩层120。随后，第二对准遮罩层130形成于第一对准遮罩层120上，如图29及图30所示，图29及图30为显示形成第二对准遮罩层130的例示性步骤的横截面图及透视图。第一对准遮罩层120用于使探测接脚在垂直方向(z方向)上对准，也即用于确保共面性，而第二对准遮罩层130用于使探测接脚在水平方向(x及y方向)上对准。因此，分别对应于探测接脚的对准凹座132形成于第二对准遮罩层130中。探测接脚在x及y方向上的对准经由对准凹座132的侧壁134而达成。期望使用可图案化的光阻或干薄膜来形成第二对准遮罩层130，因为对准凹座132应形成于第二对准遮罩层130中。然而，若需要，则第二对准遮罩层130可如同第一对准遮罩层120般由任何其他材料形成。在此情况下，对准凹座132经由额外制程而形成。在第一对准遮罩层120及第二对准遮罩层130形成后，便在基底层30的插入孔32中填充导电粘接剂40，如图31所示。如上所述，导电粘接剂40为金属填充液体粘接剂或焊料膏。导电粘接剂40可根据个别施配方法(individualdispensingmethod)而填充在每一插入孔32中，且可在对准遮罩层120及130根据环境而形成之前，经由丝网(silkscreen)同时填充在所有插入孔32中。随后，探测接脚10插入基底层30的插入孔32中，同时经由对准遮罩层120及130而对准。即，探测接脚10的可连接根部12插入填充于插入孔32中的导电粘接剂40中，且14探测接脚10的横向伸长梁定位于第二对准遮罩层130的对准凹座132中。此处，探测接脚10的横向伸长梁14全部置放于第一对准遮罩层120的平坦表面122上，且因此自然确保了共面性。此外，探测接脚10的接触尖端16经由第二对准遮罩层130的对准凹座132的侧壁134而全部在水平方向上对准。此后，经由例如回焊(reflow)或雷射接合(laserbonding)的已知制程来烘焙导电粘接剂40，以固定探测接脚10。接着，将第一对准遮罩层120及第二对准遮罩层130全部移除，以获得如图3所示的探测组件100的最终结构。图32为显示探测组件的例示性最终结构的平面图。同时，除探测接脚10以外，各种电子装置90也可安装于电路板20上，如上文在第八实施例中所述。在此情况下，与探测接脚10不同，不需要使电子装置90精确对准，且基底层的插入孔36仅提供安装电子装置90的位置。此外，可在图31所示的步骤中移除对准遮罩层120及130之前及之后，另外形成第三实施例中所描述的支撑剂(图5中的60)，以便改良对探测接脚10的支撑强度。此外，当基底层30以及第一对准遮罩层120及第二对准遮罩层130由例如光阻或干薄膜的相同材料形成时，在移除第一对准遮罩层120及第二对准遮罩层130的步骤中将基底层30与第一对准遮罩层120及第二对准遮罩层130—起去除，以获得根据上述第四实施例的如图6所示的探测组件100c。此处，可形成支撑剂(图5中的60)，使得在移除基底层30之后，导电粘接剂40完全由支撑剂60包围。如上文所述，探测接脚10根据第一对准遮罩层120而在垂直上对准，且根据第二对准遮罩层130而在水平方向上对准。可使用除第二对准遮罩层130以外的各种构件来达成探测接脚10的水平对准。现将阐释使用除第二对准遮罩层130以外的各种构件使探测接脚10水平对准的两个实例。参看图33及图34，形成第一对准遮罩层120，且接着在第一对准遮罩层120上形成代替第二对准遮罩层130的额外对准遮罩140。对准遮罩140中以规则间隔形成有多个对准孔142。因此，当探测接脚10垂直插入对准遮罩140的对准孔142中，使得探测接脚10的接触尖端16穿透对准孔142时，探测接脚10可在水平方向上对准。图35及图36显示代替第二对准遮罩层的另一对准遮罩150。对准遮罩150置放于第一对准遮罩层120上，且一侧处以规则间隔形成有多个对准凹座152。与图30所示的对准凹座132不同，对准凹座152仅需要具有接纳探测接脚10的接触尖端16的深度。在对准遮罩150在水平方向上移动时，探测接脚10可对准。代替第二对准遮罩层的对准遮罩140及150可固定至额外夹具(未示出)，以控制精确水平对准。如上所述，根据本发明第十一实施例的制造探测组件的方法可使用具有插入孔的基底层来以较小间距布置大量探测接脚。此外，制造探测组件的方法可使用对准遮罩层或对准遮罩来精确地布置探测接脚，以确保高度共面性。若基底层30具有充足共面性，则可在不使用第一对准遮罩层的情况下，仅使用第二对准遮罩层或对准遮罩来使探测接脚对准。若需要，则可不使用对准遮罩层或对准遮罩来制造探测组件。第十二实施例(制造探测l飽件的方法)图37至图51为显示根据本发明第十二实施例的制造探测组件的方法的图。根据本发明第十二实施例的制造探测组件的方法的要点在于使用额外接脚阵列框来事先插入大量探测接脚。图37及图38为显示在接脚阵列框160中布置探测接脚10的步骤的透视图。参看图37，接脚阵列框160包含下部框162及上部框164。下部框162中形成有多个插入孔162a，且上部框164中形成有多个插入孔164a。探测接脚10的接触尖端16分别插入至插入孔162a中，且探测接脚10的可连接根部12分别插入至插入孔164a中。如图38所示，除下部框162及上部框164以外，接脚阵列框160可另外包含中间框166。中间框166具有插入孔166a，探测接脚10的横向伸长梁14分别配合至插入孔166a中。接脚阵列框160为用于在制造探测组件的过程期间临时插入探测接脚10的部件(component)。晶圆上形成有几百个半导体装置，且每一半导体装置大体具有几十至几百个接触焊垫，且因此探测组件可具有几万个探测接脚，以便同时测试整个晶圆上的半导体装置。因此，在整个组件制造过程所需的时间中，探测接脚插入过程所需的时间相对较长，因为应将大量探测接脚插入基底层的插入孔中。当使用接脚阵列框160时，有可能独立于整个探测组件制造过程而执行探测接脚插入过程，且接着将探测接脚同时插入基底层的插入孔中。此做法减少了探测组件制造时间。尤其，在按订单制造探测组件的情况下，可将探测接脚10事先插入接脚阵列框160中，以显著减少将探测组件传递至订购人所需的时间。现将阐释使用接脚阵列框160制造探测组件的方法。尽管在此实施例中将制造方法应用于第七实施例的探测组件，但所述制造方法也可应用于根据其他实施例的探测组件。图39至图42显示形成基底层30的步骤。参看图39，第一插入孔32及第二插入孔34形成于基底层30中，光阻图案(未示出)形成于基底层30上，且使用沉积制程来形成再分配线80。随后，移除光阻图案，并经由非导电粘接剂70将基底层30接合至电路板20。此处，第二导电粘接剂42事先形成于电路板20的焊垫24上。如图40及图41所示，当将基底层30接合至电路板20时，第二导电粘接剂42形成于基底层30的第二插入孔34中。第二导电粘接剂42可使用可回焊焊球(reflowablesolderball)、焊料膏及金属填充液体粘接剂。可在将基底层30接合至电路板20之后，在第二插入孔34中填充第二导电粘接剂42。参看图42，在基底层30上形成对准遮罩层120及130，且接着在第一插入孔32中填充第一导电粘接剂40。图43至图45显示使用接脚阵列框来插入探测接脚的例示性步骤。参看图43及图44，配合至接脚阵列框160中的探测接脚10—齐插入基底层30的第一插入孔32中。此处，探测接脚10的横向伸长的横向伸长梁14以及接触尖端16藉由对准遮罩层120及130而对准，且探测接脚10的可连接根部12插入基底层30的第一插入孔32中，并藉由导电粘接剂40而固定。插入探测接脚10的方向可与图43所示的方向相反。S卩，探测接脚10可在向下定位时插入，使得探测接脚10的可连接根部12面向上方，且基底层30向上设置，使得第一插16入孔32面向下方。此外，可不在基底层30上设置任何对准遮罩，如图46所示。在探测接脚10插入第一插入孔32中并藉由导电粘接剂40固定之后，将接脚阵列框160以及对准遮罩层120及130全部移除，以获得探针组件100g的最终结构，如图45所示。图47及图48显示插入探测接脚的又一例示性步骤。此步骤在再分配线80上形成电镀层82，如上文参看图11所述。当在使用接脚阵列框160将探测接脚10—齐插入基底层30的第一插入孔32之后，移除接脚阵列框160时，获得图47所示的结构。随后，在横向伸长梁14及探测接脚10的接触尖端16上涂覆非导电保护性材料170，并执行电镀制程，如图48所示。因此，电镀层82形成于探测接脚10的向外暴露的可连接根部12以及再分配线80上。在形成电镀层82之后，移除保护性材料170以及对准遮罩层120及130。图49及图50显示插入探测接脚的又一例示性步骤。此步骤形成包围探测接脚10的可连接根部12的阻尼物65。尽管阻尼物65取决于是否存在再分配线80，但阻尼物65实质上与上文参看图8所述的阻尼物65相同。如图49所示，涂覆阻尼物65以使其包围探测接脚10的可连接根部12，同时移除图55所示的接脚阵列框160，且留下对准遮罩层120及130。接着，移除对准遮罩层120及130，如图50所示。图51显示接合电路板与基底层的例示性步骤。此步骤对应于制造图15所示的探测组件100k的情况。参看图51，将电路图案26形成于电路板20的上表面及侧面上，且将非导电粘接剂70a涂覆于电路板20的上表面的上面未形成有电路图案26的一部分上。第二导电粘接剂42形成于基底层20的底面的对应于第二插入孔34的一部分上，且将非导电粘接剂70a涂覆于基底层30的底面的另一部分上。因此，基底层30可经由非导电粘接剂70a及70b接合至电路板20。可以与图15所示的方法相同的方式获得图16所示的接合结构，不同之处在于，将电路图案26而非第二导电粘接剂插入第二插入孔34中。第十三实施例(制造探测l飽件的方法)图52至图57显示根据本发明第十三实施例的制造探测组件的方法。此方法使用类似于第十二实施例的接脚阵列框的构件。参看图52，基底层30形成于电路板20上，且具有对应于电路板20的焊垫24的插入孔32。在每一插入孔32中填充导电粘接剂40。另外准备探测接脚IO，如图53所示。参看图53，准备由例如橡胶或聚合物的材料制成的基底板(baseplate)180。基底板180包含分别对应于基底层的插入孔的插入孔182。类似于前述对准遮罩层的遮罩层190及200循序地形成于基底板180上。遮罩层190及200由光阻或干薄膜材料形成。探测接脚10经由遮罩层190及200而对准，且分别插入基底板180的插入孔182中。参看图54，支撑层210形成于遮罩层190及200上。支撑层210由例如环氧树脂的材料制成，且固定插入至插入孔182中的探测接脚10。随后，移除图54所示的基底板1S0，如图55所示。接着，探测接脚10的可连接根部12的底端自下部遮罩层190向下突出。在此步骤中，可将干薄膜或粘接剂薄膜插入基底板与下部遮罩层190之间，以实体上容易使基底板与遮罩层分离，以便容易地移除基底板。17另外，可再使用经分离的基底板。参看图56，探测接脚10插入基底层30的插入孔32中。当填充在插入孔32中的导电粘接剂40经烘焙并牢固地固定探测接脚10时，将遮罩层190及200以及支撑层210全部移除，以获得图57所示的最终结构。使用适合于遮罩层190及200以及支撑层210的材料的已知溶剂来移除遮罩层190及200以及支撑层210。針隨歸"先l,测隱隨去)图58至图61为显示根据本发明第十四实施例的制造探测组件的方法的横截面图。此方法的特征在于在形成对准遮罩层之前形成导电粘接剂，并使用保护层以便保护导电粘接剂。参看图58，基底层30形成于电路板20上，且具有对应于电路板20的焊垫24的插入孔32。在插入孔32中填充导电粘接剂40。S卩，在形成对准遮罩层之前，根据丝网方法而不使用个别施配方法，在基底层30的插入孔32中同时填充导电粘接剂40。导电粘接剂40可能受形成对准遮罩层之后过程的影响。即，导电粘接剂40可能劣化。因此，覆盖导电粘接剂40的保护层220形成于基底层30上，以保护导电粘接剂40，如图59所示。光阻或干薄膜可用于保护层220。随后，对准遮罩层120及130形成于保护层220上，如图60所示。此处，即使执行曝光及显影制程以便形成对准遮罩层120及130，导电粘接剂40也受保护层220保护。参看图61，探测接脚10的可连接根部插入基底层30的插入孔32中，同时探测接脚10经由对准遮罩层120及130而对准。此处，探测接脚10穿透保护层220以插入填充于插入孔32中的导电粘接剂40中。在探测接脚IO被插入之后，涂覆支撑剂170以固定探测接脚IO，且探测接脚10的正插入至插入孔32中的可连接根部经由回焊而固定。接着，将支撑剂170、对准遮罩层120及130以及保护层220全部移除，以获得最终结构。虽然已参考本发明的例示性实施例特定显示并描述了本发明，但本领域技术人员将了解，在不脱离所附权利要求所界定的本发明的精神及范畴的情况下，可对本发明的形式及细节做出各种改动。权利要求一种探测组件，包括电路板，其电连接至电路图案，且上面形成有以较小间距布置的焊垫；导电粘接剂，其形成于所述焊垫上；以及探测接脚，所述探测接脚中的每一个均具有可连接根部，其垂直插入所述导电粘接剂中并机械固定；横向伸长梁，其与所述可连接根部成直角而弯曲，且与所述电路板的表面平行并相距一定距离而沿长度方向延伸；以及接触尖端，其自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对，所述探测接脚电连接至所述焊垫。2.如权利要求1所述的探测组件，还包括基底层，所述基底层与所述探测接脚的横向伸长梁相距一定距离而形成于所述电路板的所述表面上，且具有分别对应于所述焊垫而形成且以所述导电粘接剂填充的第一插入孔。3.—种探测组件，用于测试形成于晶圆上的半导体装置，所述探测组件包括电路板，其电连接至电路图案，且上面形成有以较小间距布置的焊垫；基底层，其形成于所述电路板的表面上，且具有分别对应于所述焊垫而形成的第一插入孔；导电粘接剂，其形成于所述第一插入孔中；以及探测接脚，所述探测接脚中的每一个均具有可连接根部，其垂直插入所述对应第一插入孔中，并由所述导电粘接剂机械固定；横向伸长梁，其与所述可连接根部成直角而弯曲，且与所述电路板的所述表面平行并相距一定距离而沿长度方向延伸；以及接触尖端，其自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对，所述探测接脚电连接至所述焊垫，其中所述基底层与所述晶圆由相同的半导体材料形成。4.一种探测组件，用于测试形成于晶圆上的半导体装置，所述探测组件包括电路板，其电连接至电路图案，并上面形成有以较小间距布置的焊垫；基底层，其形成于所述电路板的表面上，且具有第二插入孔，其分别对应于所述焊垫而形成；第一插入孔，其在与所述第二插入孔的位置不同的位置处单独形成；以及再分配线，其连接所述第一插入孔与所述第二插入孔；第一导电粘接剂，其形成于所述第一插入孔中；第二导电粘接剂，其形成于所述第二插入孔中；以及探测接脚，所述探测接脚中的每一个均具有可连接根部，其垂直插入所述对应第一插入孔中，并由所述第一导电粘接剂机械固定；横向伸长梁，其与所述可连接根部成直角而弯曲，且与所述电路板的所述表面平行并相距一定距离而沿长度方向延伸；以及接触尖端，其自所述横向伸长梁的一端向上延伸，且与所述可连接根部相对，所述探测接脚经由所述再分配线而电连接至所述焊垫。5.如权利要求4所述的探测组件，其中所述基底层与所述晶圆由相同的半导体材料形成。6.如权利要求2、3、4及5中任一项所述的探测组件，还包括电镀层，所述电镀层形成于所述基底层的所述第一插入孔的侧壁上，以便改良所述基底层与所述导电粘接剂之间的粘接强度。7.如权利要求1至5任一项所述的探测组件，还包括支撑剂，所述支撑剂另外形成于所述导电粘接剂上，以包围所述探测接脚的所述可连接根部。8.如权利要求2、3、4及5中任一项所述的探测组件，还包括阻尼物，所述阻尼物提供于所述基底层的所述表面上，且高度高于所述横向伸长梁的高度且低于所述接触尖端的高度。9.如权利要求2、3、4及5中任一项所述的探测组件，还包括电子装置，其中所述基底层进一步包括第三插入孔，所述电子装置插入所述第三插入孔中，并由所述导电粘接剂固定于其中。10.如权利要求1至5任一项所述的探测组件，其中所述电路板为上表面及侧面上形成有所述电路图案的区块型电路板。11.一种制造探测组件的方法，包括以下步骤准备电路板，其电连接至电路图案，且上面形成有以较小间距布置的焊垫；形成基底层，其具有分别对应于所述电路板的表面上的所述焊垫而形成的第一插入孔；以导电粘接剂填充所述第一插入孔；以及以使得探测接脚插入所述第一插入孔中并由所述导电粘接剂机械固定的方式来布置所述探测接脚，所述探测接脚中的每一个均具有可连接根部及接触尖端，所述可连接根部及接触尖端分别在相反方向上与横向伸长梁的两端成直角而弯曲。12.—种制造探测组件的方法，包括以下步骤准备电路板，其电连接至电路图案，且上面形成有以较小间距排列的焊垫；形成基底层，其具有第二插入孔，其分别对应于所述焊垫而形成；第一插入孔，其在与所述第二插入孔的位置不同的位置处单独形成；以及再分配线，其连接所述电路板的表面上的所述第一插入孔与所述第二插入孔；以导电粘接剂填充所述第一插入孔；以及以使得探测接脚插入所述第一插入孔中并由所述导电粘接剂机械固定的方式来布置所述探测接脚，所述探测接脚中的每一个均具有可连接根部及接触尖端，所述可连接根部及接触尖端分别在相反方向上与横向伸长梁的两端成直角而弯曲。13.如权利要求11或12所述的制造探测组件的方法，还包括以下步骤形成第一对准遮罩层，其具有在所述基底层上的平坦表面，使得所述第一插入孔向外暴露；以及形成第二对准遮罩层，其具有在所述第一对准遮罩层上的对准孔，使得在将所述导电粘接剂填充在所述第一插入孔中的所述步骤之前，所述平坦表面向外暴露，其中所述探测接脚经布置以使得所述横向伸长梁经由所述平坦表面而垂直对准，且所述接触尖端经由所述对准孔而水平对准。14.如权利要求11或12所述的制造探测组件的方法，还包括以下步骤形成对准遮罩，其具有在所述基底层上的对准凹座，以在所述布置所述探测接脚的步骤之后，经由所述对准凹座来使所述接触尖端对准。15.如权利要求11或12所述的制造探测组件的方法，还包括以下步骤准备接脚阵列框，其由具有多个插入孔的下部框及具有多个插入孔的上部框组成；以及以使得多个探测接脚的接触尖端插入所述下部框的所述多个插入孔中，且所述多个探测接脚的可连接根部插入所述上部框的所述多个插入孔中的方式，将所述多个探测接脚插入所述接脚阵列框中，其中在所述多个探测接脚插入所述接脚阵列框之后，布置所述探测接脚。全文摘要一种探测组件具有在电路板上提供的基底层中形成的插入孔。探测接脚插入所述插入孔中，并由填充在所述插入孔中的导电粘接剂固定。可使用所述插入孔以较小间距布置所述探测接脚，而不会机械及电干扰相邻接脚。此外，所述基底层由半导体材料形成，以防止由所述基底层与晶圆之间的热膨胀系数差异而引起的问题。此外，可在所述探测组件的制造过程中使用对准遮罩层或对准遮罩来改良所述探测接脚的共面性及对准精度。另外，可藉由使用大量探测接脚临时插入的接脚阵列框，来减少探测组件制造时间。文档编号H01L21/66GK101796623SQ200880022909公开日2010年8月4日申请日期2008年4月21日优先权日2007年7月2日发明者李在夏申请人:李在夏