专利名称：使用倒装芯片安装的晶片级封装的制作方法
技术领域：
本发明一般而言涉及半导体器件及其制造方法。更具体而言，至少一些实施例涉 及包括围绕电子器件的腔的倒装芯片半导体封装和封装方法。
背景技术：
射频集成电路(RFIC)被广泛用于无线装置，例如，蜂窝电话、便携式电脑、个人数 字助理等等。RFIC组合传输线、匹配网络、以及在集成介质上的诸如电感器、电阻器、电容器 以及晶体管的分立部件，以提供能够发送和接收例如范围从约0. 1到约100吉赫兹(GHz) 的高频信号的子系统。RFIC的封装与多种常规集成电路(IC)的封装的显著区别归因于该 封装通常是RF电路的一部分，以及因为RFIC的复杂的RF电场和/或磁场可与任何邻近的 绝缘体和导体相互作用。为了满足无线工业持续增长的需要，RFIC封装开发正试图提供这 样的更小、更低成本和更高性能的装置，该装置可以容纳多管芯RF模块并提供高可靠性且 使用无铅焊料和其他“绿色”材料。其中单或多管芯RFIC被单独地封装的单芯片封装是对 于RFIC的小尺寸和低成本要求的直接解决方案，并且在当前被用于大多数RFIC。微机电系统(MEMS)能够实现微尺寸机械运动与特定的电信号(例如，具有特定 的频率)之间的受控的转变。MEMS正变得广泛用于RFIC。基于机械运动，RF MEMS对于包 括表面声波(SAW)滤波器、体声波(BAW)滤波器以及高频RF开关的RF带滤波器而言可以 实现优良的信号质量因子。例如，SAW滤波器将电信号转变为机械波，当该机械波在被转变 回电信号之前传播跨过压电晶体衬底时被延迟。BAW滤波器使用体积体移动(volume bulk movement)来实现特定的希望的共振，并且在RF开关中，使用电信号控制微电极的移动以 将开关变为开或关。当前的MEMS技术从半导体制造处理发展而成。然而，唯一与MEMS相 关的机械运动需要与常规半导体IC极为不同的封装结构和要求。特别地，在所有的MEMS IC内部，一些材料必须自由移动而没有干扰，因此MEMS IC典型地被“盖帽”以形成围绕移 动材料的小真空或空气腔以在允许这些材料移动的同时保护它们。由 Infineon Technologies, AG, Milpitas, CA 开发的用于 RF MEMS 装置的封装的 一个实例使用复杂的钝化结构来在SAW/BAW滤波器管芯的共振器区域周围产生空气腔。使 用光刻聚合物产生形成每一个共振器的腔的曲径结构(maze structure)。使用反面布线接 合(reverse wire bond)来在滤波器管芯与衬底之间制造互连。将具有B级粘合剂的通常 为平面的硅盖附接在曲径结构的顶部上以“盖帽” IC并完成封闭的腔。由于其使用标准管 芯附接和布线接合组装技术，该封装是相对高效的MEMS封装。然而，其限制封装和/或管 芯尺寸的减小，并且曲径构图和盖附接的附加处理步骤显著增加了封装的复杂性和成本，这降低了封装效率并增加了使用封装的总产品的成本。
发明内容
至少一些方面和实施例涉及一种半导体封装和封装方法，其提供MEMS或其他器 件所需的腔而没有常规装配和封装方法的复杂性。根据本发明的一个方面，提供一种用于电子器件的封装。该封装包括第一衬底， 其包括限定在所述第一衬底的第一表面中的第一凹陷；以及第二衬底，其包括限定在所述 第二衬底的第二表面中的第二凹陷。所述第一衬底的所述第一表面被接合到所述第二衬底 的所述第二表面。所述第一凹陷基本上覆盖在所述第二凹陷上，以限定由所述第一凹陷和 所述第二凹陷形成的腔。根据本发明的一个实施例，所述第一凹陷同延地(coextensively)覆盖在所述第 二凹陷上。根据本发明的另一实施例，所述封装还包括在所述第二衬底的所述第二表面中 限定的多个另外的凹陷，并且所述第一凹陷基本上覆盖在所述第二凹陷和所述多个另外的 凹陷上。根据本发明的又一实施例，所述封装还包括设置在所述腔内的第一电子器件。所 述第一电子器件可以被倒装芯片安装到所述衬底且可包括MEMS器件。在一个实例中，所述 第一衬底、所述第二衬底、或者所述第一衬底和所述第二衬底二者包括半导体材料。在另一 实例中，所述封装的高度小于约300微米。根据本发明的另一方面，提供一种制造封装电子器件的方法。所述方法包括在第 一衬底中形成第一凹陷；在第二衬底中形成第二凹陷；以及将所述第一衬底附接到所述第 二衬底，以便所述第一凹陷和所述第二凹陷基本上彼此覆盖，从而限定腔。在下面详细讨论另外的方面、实施例、以及这些示例性方面和实施例的优点。此 外，应该理解，上述信息和下列详细描述二者都仅仅是各方面和实施例的示例性实例，并且 旨在提供用于理解所要求保护的方面和实施例的性质和特征的概述和框架。所包括的附图 用于提供示例以及对各方面和实施例的进一步的理解，并且这些附图被并入到说明书中而 构成说明书的一部分。这些附图与说明书的剩余部分用于解释所述的所要求保护的方面和 实施例的原理和操作。
下面参考附图讨论至少一个实施例的各个方面。在没有按比例绘制的附图中，各 附图中示例的每个相同或近似相同的部件由相似的标号表示。为了清楚起见，不是所有的 部件都被标示在每一个附图中。这些图是为了示例和解释的目的而提供的，因而不旨在作 为对本发明的限制的限定。在附图中图1为根据本发明的方面的附接到器件封装的基底(base)的RFIC器件的截面 图；图2为根据本发明的方面的用于器件封装的帽晶片的一个实例的截面图；图3为根据本发明的方面的器件封装的一个实施例的截面图，该器件封装包括腔 和附接到该腔的基底的RFIC器件；图4为根据本发明的方面的器件封装的一个实例的基底的平面图；图5a为具有平面的基底衬底和包括凹陷的帽衬底的器件封装的实例的截面图5b为具有平面的基底衬底和包括凹陷的帽衬底的器件封装的实例的截面图， 其中过孔延伸穿过帽衬底；图6为根据本发明的方面制造器件封装的方法的一个实例的流程图；图7为根据本发明的方面的以并排式配置安装在器件封装的腔中的一对RFIC器 件的一个实例的截面图；图8为根据本发明的方面的以层叠式配置安装在器件封装的腔中的一对RFIC器 件的一个实例的截面图；
图9为根据本发明的另外的方面的以并排式配置安装在器件封装的腔中的一对 RFIC器件的另一实例的截面图；以及图10为根据本发明的另外的方面的以并排式配置安装在器件封装的两个子腔中 的一对RFIC器件的另一实例的截面图。
具体实施例方式如上所述，包括MEMS器件的RFIC可以要求或极大地受益于在MEMS器件与衬底之 间设置的腔。然而，封装具有腔的器件的常规方法需要复杂的组装处理和/或导致相对大 的总封装尺寸。因此，根据本发明的实施例的封装方法有助于包含腔的封装电子器件的快速、简 单、低成本的制造，并具有相对小的总封装尺寸。此外，如下面进一步讨论的，在一个封装中 可以组合多个器件以形成封装模块。由于单模块封装的尺寸小于两个或多个单独封装的器 件的尺寸，因此包含多个器件的模块的使用允许在产品的电路板的给定区域中安装更多的 器件，并且，由于减小了电流必须在相邻器件之间流动的距离，因此包含多个器件的模块的 使用还允许改善总产品性能和/或降低热产生。应该理解，这里讨论的方法和装置的实施例不局限于在以下描述中阐述的且在附 图中示例的结构细节和布件设置的应用。所述方法和装置能够按照其他实施例实施以及以 各种方式来实践或执行。这里仅仅出于示例的目的提供特定实施方式的实例，并且这些实 例不旨在限制。具体而言，不旨在将结合任何一个或多个实施例讨论的作用、要素和特征排 除在任何其他实施例的相似的作用之外。对于任何提及的前和后、左和右、顶和底、以及上 和下，旨在便于描述而不旨在将本发明的系统和方法或其部件限制到任何一个位置或空间 取向。同样，这里使用的措辞和术语用于描述而不应被视为限制。这里使用的“包括”、“包 含”、“具有”、“含有”、“涉及”及其变体表示包括其后列出的项及其等价物以及附加的项。术 语“电子器件”应被理解为包括半导体管芯、RF器件、MEMS器件以及可被封装在根据本发明 的实施例的封装中的其他电子部件。参考图1，示例了根据本发明的一个实施例的具有附接到其的电子器件100的衬 底102的一个实例的截面视图。衬底102可以包括任何合适的材料，例如，但不限于，诸如 硅或砷化镓(GaAs)的半导体材料、玻璃等等。在示例的实施例中，衬底102具有第一表面 104、第二(外部)表面106、凹陷的表面108以及位于表面104与108之间的斜坡(tapered) 表面110。表面108和110限定基底凹陷112。可以通过化学蚀刻方法，例如，半导体器件 制造领域公知的方法，以及通过诸如反应离子蚀刻(RIE)、微加工等等的其他方法，形成基 底凹陷112。应该理解，表面110的斜坡的角度可根据衬底102的材料、用于形成基底凹陷112的方法以及其他因素而变化。因此，本发明并不局限于图1示例的实例。在一些实施 例中，衬底表面104、106、108和110中的任何或所有表面可以为平面或近似平面的。衬底 102具有总高度hi。根据一个实施例，如图1所示，电子器件100被附接到在衬底102的凹陷表面108 上设置的接合衬垫114。该电子器件可以被至少部分地包含在基底凹陷112内。在一个实 例中，可以使用广泛用于RFIC的倒装芯片接合方法将电子器件100接合到接合衬垫114。 然而，应该理解，本发明不局限于倒装芯片封装，并且可替代地，可以使用常规布线接合或 其他技术将电子器件连接到接合衬垫114。如本领域的技术人员所公知的，倒装芯片安装包 括提供直接在电子器件100的表面上设置的导电“凸起” 116。然后将具有凸起的电子器件 100 “倒置”且面朝下置于衬底102上，其中凸起116将电子器件100直接连接到接合衬垫 114。在一个实例中，可以使用标准金-到-金互连(GGI)接合方法。GGI是一种使用被 称为GGI接合机的机器的热超声方法，利用该方法，通过压力头的热和超声功率而将金凸 起和金接合衬垫接合到一起。在该情况下，凸起116和接合衬垫114由金制成，或至少是金 镀敷的。通过在两个金层之间的固相接合，形成热超声工艺连接。在载荷和超声功率下的 金扩散(微焊接)产生金_到_金连接作为无空隙且单片的接合层。GGI接合是相对低成 本的技术，并且还是对环境友善并使器件的沾污最小化的无焊剂接合方法。在可以用于将 电子装置100接合到衬底102的倒装芯片接合方法的另一实例中，凸起可以为铜柱状凸起， 并且可以使用热超声方法实现接合，例如被共同拥有并共同待审的在2007年12月17日提 交的名称为“ThermalMechanical Flip Chip Bonding”的美国专利申请 No. 11/957，730 中 描述的，并通过弓I用将其全部内容并入到这里。仍参考图1，衬底102还可包括多个过孔118，过孔118包括在接合衬垫114与外 部接触衬垫120之间提供电连接的金属化。通过本领域公知的技术，可以将外部接触衬垫 120用于将完成的封装连接到外部衬底或印刷电路板。过孔118由此提供通向和来自包含 在完成的封装内的电子器件100的信号路径。参考图2，示例了帽衬底202的实例，该帽衬底202可以被耦合到衬底102以形成 根据本发明的方面的器件封装。帽衬底102可以包括任何合适的材料，例如，半导体材料 (例如，硅或GaAs)或玻璃。与衬底102相似，帽衬底202可包括第一表面204、第二表面 206、凹陷表面208以及在表面204与208之间的斜坡表面210。表面208和210限定帽凹 陷212，如关于衬底102所描述的，可以使用任何合适的技术形成帽凹陷212。应该理解，表 面210的斜坡的角度可以根据衬底202的材料、用于形成帽凹陷的方法以及其他因素而变 化。因此，本发明不局限于图2示例的实例。帽衬底202具有总高度h2。根据一个实施例，衬底202被附接到衬底102以形成密封电子器件100的封装，如 图3所示。在一个实例中，衬底102和202被沿表面104和204接合以形成由基底凹陷112 和帽凹陷212限定的腔220。腔220实质上密封电子器件100。可以控制凹陷112、212的 尺寸和深度以在器件100的表面101与帽结构202之间提供间隔d，如图3所示。可以使用任何合适的接合过程和/或粘合剂，将帽衬底202接合到基底衬底102。 例如，在一个实施例中，可以在衬底102和202中的一者或两者上设置接合材料的层以有助 于将两个衬底接合到一起。参考图4，示例了包括围绕基底凹陷112的周边设置的接合材料122的层的衬底102 (没有在其上设置电子器件)的平面视图。接合材料122可以包括任何 数目的合适材料，包括，例如，胶、焊料、金或其他金属、环氧(印oxy)等等。可以使用本领域 公知的方法来实现使用这些材料中的任何材料而使帽衬底202和基底衬底102彼此接合。 在另一实例中，接合材料122可包括玻璃层，其中通过阳极接合方法来接合基底衬底102和 帽衬底202。可替代地，如上所述，如果帽衬底202由玻璃、Pyrex 或相似的材料形成，则也 可以使用阳极接合。均具有如上所述形成在其中的凹陷的基底衬底102和帽衬底202的利用可允许形 成包含腔的器件封装，该器件封装的总长度和宽度尺寸小于使用常规平面基底衬底实现的 封装。可以实现该尺寸的减小，这是因为通过两个凹陷112、212，可以容纳电子器件100的 高度，如图3所示。可以参考图3和图5a更好地理解该概念。参考图5a，示例了包括平面基底衬底102’和具有凹陷112’的帽衬底202’的器 件封装的一个实例。管芯100’具有与图3示例的管芯100相同的尺寸，并且图3中的器件 100与帽衬底202之间的距离d与图5a中的器件100，与帽衬底202，的平面表面108，之 间的距离相同。相似地，对于图3和5a示例的封装，表面104和104’的宽度wl相同，并且 对于两个封装，表面110、110’相对于对应的表面104、104’和108、108’的倾斜角也相同。 从图3和图5a可以看出，对于上述管芯和衬底的相同的给定尺寸，与帽衬底202’的高度h4 相比，替代常规的平面基底衬底102’的根据本发明的方面的具有凹陷102的基底衬底102 的使用可允许帽衬底202的高度h2减小(S卩，h2 < h4)。根据平面基底衬底102’所需的 高度h3以及帽衬底202的“构件”部分218 (如图2所示)以及基底衬底102的对应构件 部分的厚度，帽衬底202的高度h2的减小同样会导致总封装高度的减小(即，在一些实例 中，hl+h2 < h3+h4)。此外，对于表面110、110’的任何给定的倾斜角(除了垂直之外)，减 小帽衬底202的高度h2会导致基底衬底的总宽度W的减小(S卩，W < W’)，由此减小了整 个器件封装的总宽度。图5b示例了与图5a示例的器件封装相似的器件封装的实例，但是其中外部电接 触衬垫120’位于帽衬底202”上，而不是在平面基底衬底102”上。外部接触衬垫120’通 过穿过帽衬底202”的过孔118’且通过金属化线路122而与器件100’接触。可以观察到， 对于给定的器件100，尺寸和器件100，与帽衬底202”之间的距离d，图5b的尺寸w2相对 于图5a的尺寸wl增大，并且图5b的尺寸W”相对于图5a的尺寸W’增加，以便允许用于过 孔118’的足够空间。在一些实例中，对于给定的管芯100’和管芯-到-帽衬底间隔d，图 5b的器件封装由此比图5a的器件封装更大。由此，与具有平面的基底衬底或帽衬底的可比较的封装相比，根据本发明的方面 和实施例的在帽衬底和基底衬底二者中都包括凹陷的器件封装可提供较小的总封装尺寸 的优点。在一个实例中，根据本发明的方面的器件封装的高度小于约300微米。此外，包含 腔的封装可以使用简单工艺流程和公知的技术来制造，而没有与上述的一些常规的腔形成 工艺有关的复杂性。参考图6，示例了根据本发明的方面的制造包含腔的器件封装的方法的一个实例 的流程图。在第一步骤300中，如上所述，例如，使用诸如化学或离子蚀刻的技术，在衬底 102中形成一个或多个基底凹陷112。根据一个实施例，以晶片级而不是以单独的器件级， 进行对衬底102的处理以形成一个或多个基底凹陷112。例如，在步骤300中处理诸如4英寸、6英寸或8英寸直径的GaAs或硅晶片的基底衬底晶片，以形成多个凹陷112。在一个 实例中，可以使用诸如光刻掩模的掩模来在晶片上限定凹陷区域，并因此在单一的步骤300 中形成具有相同或不同尺寸的多个凹陷。在一个实施例中，步骤300可包括在基底衬底晶片和帽衬底晶片二者中形成凹 陷。在一些实例中，基底衬底102和帽衬底202以及在其中形成的凹陷112、212可以基本上 相同。由此，可以在同一步骤300期间形成衬底102、202和凹陷112、212。在一个实例中， 可以处理同一晶片，然后使其单独化(singulate)(步骤316)以形成多个基底衬底102 (具 有基底凹陷112)和帽衬底(具有帽凹陷212)，并单独地装配封装。然而，在其他实例中，通 常优选以晶片级执行若干个处理步骤(包括，例如，将电子器件100附接到基底衬底102以 及将帽衬底202接合到基底衬底102)。因此，通常优选或便利地使用独立的基底衬底晶片 和帽衬底晶片。因此，在一个实施例中，制造器件封装的方法可以包括在帽衬底晶片中形成 多个帽凹陷212的步骤302。仍参考图6，下一步骤304可包括进一步处理基底衬底晶片以在基底衬底晶片的 基底凹陷112(参见图1)中形成过孔118和接合衬垫114。然后，在接合衬垫上安装电子器 件100 (步骤306)，并且例如使用上述倒装芯片接合方法中的一种将电子器件100附接到接
合衬垫。根据一个实施例，可以将多于一个的电子器件100并入到单一封装(single package)中以提供多功能模块。例如，图7示例了包括以并排式配置安装在腔220中的两 个电子器件100a和100b的器件封装。虽然图7示出了两个器件，但应该理解，本发明并不 局限于此，因此一些实施例可以包括安装在单一封装内的多于两个的器件。此外，本发明并 不局限于以并排式配置来安装电子器件100a、100b，还可以考虑其他设置。例如，参考图8， 示例了另一实例，其中以层叠式配置在单一封装内安装两个电子器件100c和100d。在一个 实例中，器件100c可被倒装芯片安装在封装中，而器件100d层叠在器件100c上。通过本 领域公知的布线接合方法，可以使用布线126对器件100d进行布线接合，以将器件100d电 连接到接触114a和过孔118a，所述接触114a和过孔118a导引到外部衬垫120a。如上所述，安装在根据各种实施例的器件封装内的电子器件可以包括RFIC、诸如 SAW或BAW滤波器的MEMS器件、压力传感器或加速度计、或本领域公知的多种其他类型器件 中的任何器件。这些器件可以由硅、砷化镓(GaAs)、磷化铟(InP)或其他半导体或材料的组 合构成。由不同材料形成的电子器件的组合可以被包括在根据本发明的一些实施例的多管 芯封装中。在一些实施例中，被封装到一起的电子器件可以为互补的(complimentary)器 件，以便以单一的封装提供具有更复杂的功能的模块。可以被封装到一起的互补器件的一 些实例包括，但不限于，放大器和滤波器、放大器和开关等等。在单一封装中一起设置互补 器件具有多种优点，这些优点包括，例如，由于互补器件的邻近而允许互补器件之间的快速 通信、并且消除电连接的长度及其相关的产生热和/或阻抗损耗的电势，否则会需要该电 连接来连接器件。此外，提供封装的模块可以简化将封装的器件连接到印刷电路板的制造 工艺，并且还可有助于制造比单独地封装相同器件时可提供的总封装更小的总封装。根据另一实施例，还可以与电子器件100 —起将各种部件和特征并入到封装中。 例如，如图9所示，电子器件100e可以包括安装在其上的冷却鳍片214。这些冷却鳍片通过提供利用对流冷却来散热的更大的表面积而有助于从诸如功率放大器的发热器件去除热。 在另一实例中，可以在基底衬底102和/或帽衬底202中设置孔216，以使热离开腔220或 使空气进入腔220。这些孔216在这样的实施例中是有用的，其中电子器件100a或100e可 包括例如压力传感器或其他部件，这些部件受益于与外部到器件封装的大气的流体流通。根据又一实施例，封装可包括共享单一腔帽的两个或更多的腔，例如，如图10所 示，包括多个器件的封装可被制造为使每一个器件100a和100b分别安装在单独的子腔 220a和220b中。可以通过“岛” 225分隔子腔。可以在岛225上安装另外的部件(例如， 部件230)或可以在岛225中制造另外的部件(例如，部件235)。部件230和/或235可 以为诸如电阻器或电容器等等的无源部件或有源部件，并可通过例如利用布线240的布线 接合而被电连接到器件100a和/或100b。同样如图10所示，子腔壁310可以是垂直取向 的，但其还可以以各种角度倾斜。每一个侧壁310不需要以相同的角度倾斜。同样的准则 可以应用于腔侧壁110和210。如上所述，基底衬底102和帽衬底202中的一者或两者可包括半导体材料，例如， 硅。在这样的实例中，可以使用本领域公知的技术，利用诸如硼或磷的电活性掺杂剂物类掺 杂该半导体材料。向半导体材料添加电活性掺杂剂物类会提高材料的导电性。提供至少部 分地导电的封装具有这样的优点，即，封装自身可作为法拉第罩以阻止电磁干扰传播到封 装的内部，否则该电磁干扰会干扰安装在该封装内的电子器件的操作。在另一实施例中，通 过在腔220内任何一个或多个表面108、110、208以及210上形成金属化层(未示出)，可以 获得相似的结果。该金属化层可以基本上覆盖腔220的内表面，并由此相似地作为抗电磁 干扰的屏蔽。在该器件封装中的这些或其他另外的部件或特征的可选的提供可以在以上参考 图6讨论的步骤302、304和306中的任何步骤中被并入到制造器件封装的方法中。例如， 处理基底衬底晶片和/或帽衬底晶片(步骤302和304)可包括添加诸如金属化层、孔216 等等所需的任何另外的处理。相似地，在基底衬底102的凹陷112内安装电子器件100的 步骤306还可包括定位和连接任何另外的部件，例如，上述冷却鳍片214。应该理解，图6示 例的处理流程还可以被修改以包括提供这样的特征或部件的附加的步骤，如本领域的技术 人员所公认的。再次参考图6，在基底衬底102上安装且连接电子器件100和任何其他部件之后， 如上所述，可以将帽衬底202接合到基底衬底102(步骤308和310)，以完成腔220并形成 器件封装。在一个实例中，接合工艺可以被选择为实现对腔220的气密密封。在另一实例 中，腔可包括真空，或可替代地，腔可被填充有气体、诸如氧化物的钝化(passivation)、或 诸如SU8的聚合物。对于每一个封装或在晶片级，可以单独地进行帽衬底202到基底衬底 102的接合。由此，如图6所示，在一个实例中，制造器件封装的方法包括使帽衬底晶片与基 底衬底晶片对准的步骤308，例如，可以使用在晶片上设置的对准标记或本领域的技术人员 公知的其他技术实现步骤308。然后，可以使用上述任何技术或本领域的技术人员公知的其 他技术来将两个晶片接合到一起(步骤310)。与单独装配每一个封装相比，帽衬底202与 基底衬底102的晶片级接合具有多个优点，例如，增加的装配速度、降低的成本以及更容易 地按比例缩放的制造工艺。根据一个实施例，在将基底衬底102接合到帽衬底202之前或之后，可以减小基底衬底102的高度hi和/或帽衬底102的高度h2。同样，可以对于每一个单独封装的器件 或以晶片级进行该高度减小或“晶片减薄”。可以使用本领域公知的技术，例如，晶片背面研 磨，来进行晶片减薄(步骤312)。应该理解，步骤312可包括对基底衬底晶片和帽衬底晶片 中的一者或两者的减薄。在一个实例中，可将帽衬底晶片减薄为使由表面206和208限定 的层(也称为膜)的厚度tl(参见图8)小于约60微米。如果为了包括在超薄便携电脑或 移动电话而需要具有小的总高度的器件封装，那么基底衬底和/或帽衬底的厚度的减小是 有益的。然而，衬底的厚度需要足以提供足够的机械强度以确保封装的机械完整性。仍参考图6，如上所述，在一个实例中，可以设置外部接合衬垫(步骤314)，以允许 将器件封装连接到外部衬底或印刷电路板。在一个实例中，器件封装可以为岸面栅格阵列 (land grid array)封装，并且步骤314可包括提供多个导电衬垫。在另一实例中，器件封 装可以为球栅阵列封装，并且步骤314可包括形成多个导电衬垫且将对应的多个焊料球附 接到导电衬垫，由此提供球栅阵列。应该理解，根据本发明的制造器件封装的方法的实施例不局限于在图6中示例的 工艺流程。相反地，可以以不同于所示例的次序来执行这些步骤，并且可以从该方法添加或 去除步骤。例如，如上所述，可以以单独的器件级或以晶片级进行任何的处理和装配步骤， 并且可以根据需要在工艺流程中的任一点进行对基底衬底和帽衬底晶片的单独化的步骤 316。此外，应该理解，可以修改以上在附图中示例并描述的电子封装的实施例，如本领 域的技术人员所理解的。例如，虽然几个附图示例了分别具有包含基本上相同尺寸并基本 上同延地覆盖彼此的凹陷112、212的基底衬底102和帽衬底202的封装，但是本发明不局 限于此。在一些实施例中，两个凹陷112、212可以具有彼此不同的尺寸和/或可以具有与 附图中所示例的不同的总体形状。例如，衬底和/或凹陷中的一个可以比另一个更大(例 如，更宽或更深)。在确定不同衬底的尺寸时起作用的一些因素包括衬底的形成材料、提 供不同量的机械强度的要求、和/或衬底的制造工艺的能力。在由此描述了本发明的至少一个实施例的几个方面之后，应该理解，本领域的技 术人员可以容易地想到各种改变、修改以及改善。这样的改变、修改以及改善旨在作为本公 开的一部分，并旨在被包括在本发明的范围内。因此，上述描述和附图仅仅是实例。
权利要求
一种用于电子器件的封装，包括第一衬底，其包括限定在所述第一衬底的第一表面中的第一凹陷；以及第二衬底，其包括限定在所述第二衬底的第二表面中的第二凹陷；其中所述第一衬底的所述第一表面被接合到所述第二衬底的所述第二表面；并且其中所述第一凹陷基本上覆盖在所述第二凹陷上，以限定由所述第一凹陷和所述第二凹陷形成的腔。
2.根据权利要求1的封装，其中所述第一凹陷同延地覆盖在所述第二凹陷上。
3.根据权利要求1的封装，还包括在所述第二衬底的所述第二表面中限定的多个另外 的凹陷，所述第一凹陷基本上覆盖在所述第二凹陷和所述多个另外的凹陷上。
4.根据权利要求1-3中任一项的封装，其中所述第一衬底包括半导体材料。
5.根据权利要求1-4中任一项的封装，其中所述第二衬底包括半导体材料。
6.根据权利要求4和5中任一项的封装，其中所述半导体材料包括硅。
7.根据权利要求1-6中任一项的封装，还包括设置在所述腔内的第一电子器件。
8.根据权利要求7的封装，其中所述第一电子器件被倒装芯片安装到所述第一衬底。
9.根据权利要求8的封装，还包括设置在所述腔内的第二电子器件。
10.根据权利要求7的封装，其中所述第一电子器件为MEMS器件。
11.根据权利要求1-10中任一项的封装，其中所述封装的高度小于约300微米。
12.根据权利要求1-11中任一项的封装，其中用粘合剂使所述第一衬底的所述第一表 面接合到所述第二衬底的所述第二表面。
13.根据权利要求1-11中任一项的封装，其中所述第一衬底的所述第一表面被阳极接 合到所述第二衬底的所述第二表面。
14.一种制造封装的电子器件的方法，所述方法包括在第一衬底中形成第一凹陷；在第二衬底中形成第二凹陷；以及将所述第一衬底附接到所述第二衬底，以便所述第一凹陷和所述第二凹陷基本上彼此 覆盖，从而限定腔。
15.根据权利要求14的方法，还包括在所述第二凹陷中安装电子器件。
16.根据权利要求14和15中任一项的方法，其中将所述第一衬底附接到所述第二衬底 包括对准所述第一衬底和所述第二衬底，以便将所述电子器件封闭在所述腔内。
17.根据权利要求14-16中任一项的方法，其中将所述第一衬底附接到所述第二衬底 包括用粘合剂将所述第一衬底接合到所述第二衬底。
18.根据权利要求14-16中任一项的方法，其中将所述第一衬底附接到所述第二衬底 包括将所述第一衬底阳极接合到所述第二衬底。
19.根据权利要求14的方法，其中形成所述第一凹陷包括在第一衬底晶片中形成多个第一凹陷；并且其中形成所述第二凹陷包括在第二衬底晶片中形成多个第二凹陷。
20.根据权利要求19的方法，其中将所述第一衬底附接到所述第二衬底包括将所述第 一衬底晶片附接到所述第二衬底晶片。
21.根据权利要求20的方法，还包括在所述多个第一凹陷中的每一个中安装多个电子器件中的各自的一个。
22.根据权利要求20的方法，还包括使附接的第一和第二晶片单独化以提供多个单独 的器件封装。
全文摘要
一种半导体封装器件以及在封装工艺期间并入了在电子器件周围形成腔的封装方法。在一个实例中，所述器件封装包括第一衬底，具有形成在其中的第一凹陷；以及第二衬底，具有形成在其中的第二凹陷；以及安装在所述第一凹陷中的电子器件。所述第一和第二衬底被接合到一起，其中所述第一和第二凹陷基本上彼此覆盖，从而形成在所述电子器件周围的腔。
文档编号H01L23/48GK101878527SQ200880118203
公开日2010年11月3日 申请日期2008年6月25日 优先权日2007年11月30日
发明者B·塔布利兹 申请人:斯盖沃克斯瑟路申斯公司