专利名称：晶圆堆叠制作方法
技术领域：
本发明涉及一种晶圆堆叠制作方法，具体涉及一种在堆叠晶圆的状态下实施晶背 研磨工序而简化晶圆堆叠制作工序并减少制造费用的晶圆堆叠制作方法。
背景技术：
最近，随着电子产品的高性能化及小型化需求越来越多，有关半导体封装及其制 造方法的研究也越来越多，特别是，正在积极研究有关在晶圆级垂直堆叠若干个晶圆的晶 圆级封装技术或者晶圆堆叠制作技术的研究。上述晶圆堆叠制作工序将堆叠厚度为大约50μπι 60μπι左右的晶圆。此时，通 过晶背研磨(back grinding)工序调整晶圆的厚度。
图1至图3图示了现有晶圆堆叠制作工序。图1为即将堆叠的晶圆的斜视图。图1所示晶圆(10)是实施晶背研磨工序之前 的晶圆(10)，前面(11)形成了集成电路(未图示)。晶背研磨工序研磨还没有形成集成电 路的晶圆的后面(12)，实施该工序可以使晶圆(10)的厚度变薄。晶圆(10)的厚度变薄时， 很多时候会发生晶圆(10)卷起或者晶圆(10)断裂的现象。因此，实施晶背研磨工序时，需 要在晶圆(10)粘附支撑部件(14)。图2为粘附胶带(13)的晶圆(10)的斜视图。胶带(13)是将支撑部件(14)粘贴 到晶圆(10)的粘合工具，其粘贴到形成集成电路的晶圆的上面(11)。图3为粘贴支撑部件(14)的晶圆(10)的斜视图。支撑部件(14)是指实施晶背 研磨工序的过程中支撑晶圆(10)的部分。本发明采用虚拟硅晶片(dummy silicon wafer) 或者玻璃晶片(glass wafer)等作为支撑部件(14)。完成晶圆(10)的晶背研磨工序之后，从晶圆(10)去除支撑部件(14)。此时，从晶 圆(10)去除胶带(13)就可以去除支撑部件(14)。去除胶带(13)时，可以通过UV或者加 热完成。然后，堆叠已经去除胶带(13)和支撑部件(14)的晶圆(10)而形成晶圆堆叠。可是，上述现有晶圆堆叠形成过程需要对于晶圆(10)实施单独的晶背研磨工序。 在此过程中，需要粘贴和去除胶带(13)和支撑部件(14)。所以，晶圆堆叠制作过程复杂，制 作费用高。堆叠晶圆(10)的数量越多，上述弊端也越严重。进一步，从晶圆(10)去除胶带(13)的过程中使用的UV或者热会损坏形成于晶圆的集成电路。发明技术问题的公开为了解决以上问题，本发明在堆叠晶圆的状态下实施晶圆晶背研磨工序，以使分 布在下部的晶圆起到支撑部件的作用，从而简化晶圆堆叠的制作工序，降低制作费用，并防 止去除现有支撑部件时发生的集成电路损坏。技术方案本发明晶圆堆叠制作方法是在基片上堆叠若干个分片而制作晶圆堆叠的方法，包 括以下步骤
(a)制备前面上形成活性层的基片和分片且在形成于所述基片的活性层上形成凸 块的步骤；(b)堆叠所述分片时使所述分片的前面朝向所述基片的前面的步骤；(c)研磨所述分片的后面使所述分片的厚度变薄的步骤；(d)在所述分片的后面形成凸块的步骤；(e) 1次以上反复实施所述步骤(b)至步骤(d)的步骤。所述步骤(a)可以进一步包括形成于所述分片的活性层上形成凸块的步骤。所述步骤(c)实施研磨时，优选地，使所述分片的厚度达到1 μ m至20 μ m。本发明晶圆堆叠制作方法可以进一步包括实施所述步骤(e)之后研磨所述基片 后面的(f)步骤和在所述基片形成贯通电极的(g)步骤。所述步骤(f)实施研磨时，优选地，使所述基片的厚度达到30 μ m至100 μ m。有益效果本发明晶圆堆叠制作方法在堆叠晶圆的状态下实施晶背研磨工序而简化晶圆堆 叠制作工序，从而使置于下部的晶圆起到支撑部件的作用，简化晶圆堆叠的制作工序，减少 制作费用，防止去除现有支撑部件的过程中可能会发生的集成电路损坏。附图简要说明图1是现有晶圆堆叠制作工序中即将堆叠的晶圆的斜视图。图2是现有晶圆堆叠制作工序中粘贴胶带的晶圆的斜视图。图3是现有晶圆堆叠制作工序中粘贴支撑部件的晶圆的斜视图。图4是本发明晶圆堆叠制作过程即将使用的晶圆的截面图。图5为活性层形成导通孔时截面图。图6是形成电介质层的晶圆的截面图。图7是形成UBM层的晶圆的截面图。图8是对于光刻胶实施制图的晶圆的截面图。图9是UBM层上形成凸块的晶圆的截面图。图10是去除光刻胶的晶圆的截面图。图11是去除部分UBM层的晶圆的截面图。图12为堆叠2张晶圆时截面图。图13为堆叠2张晶圆时截面图。图14为研磨分片时截面图。图15为堆叠3张晶圆时截面图。图16为研磨基片的后面时截面图。图17为形成贯通电极时截面图。图18是图示贯通电极和凸块的接触状态的截面图。附图主要部分的符号说明20:晶圆21 前面 22:后面23 活性层24:导通孔 25:光刻胶 26 电介质层 27 :UBM层28:光刻胶 29:凸块 30 贯通电极 40 基片50 第1分片 60 第2分片
实施本发明的最佳方式以下参考附图进一步详细说明本发明。图4是图示本发明晶圆堆叠制作过程中即将使用的晶圆的概略截面图。图4所示晶圆(20)是实施晶背研磨之前的晶圆(20)，厚度大约达到700 μ m。晶 圆(20)的前面(21)形成活性层(23)。此时，活性层(23)是指形成晶体管或者电容器等半 导体元器件的部分。附图符号22是指与晶圆(20)的前面(21)相反的面后面(22)。图5至图11是图示图4中晶圆(20)的活性层(23)上形成所述凸块(bump)的过 程的截面图。图5是活性层形成导通孔(24)时截面图。导通孔(24)是通过采用光刻胶(25) 作为掩膜板实施的蚀刻工序形成。即，对于光刻胶(25)制图，以使活性层(23)的上面露出 即将形成导通孔(24)的区域，并使用掩模板对于制图的光刻胶(25)实施蚀刻工序而形成 导通孔(24)。形成导通孔(24)之后，去除光刻胶(25)。然后，如图6所示，在活性层(23) 的上面形成由氧化硅(silicon oxide)等组成的电介质层(26)。如图7所示，在电介质层(26)的上面形成UBM层(under bump metallurgy layer) (27)之后，如图8所示，对于光刻胶(28)制图，以使部分UBM层露出。然后，如图9所示， 在已经露出的UBM层(27)上形成凸块(29)。形成凸块(29)之后，如图10所示，去除光刻 胶。继而，如图11所示，去除没有形成凸块(29)的区域的UBM层(27)。凸块(29)的材质可以采用铅(Pb)、锡(Sn)、银(Ag)及铜(Cu)中选择的单一金属 或者由两种以上组成的合金。所述合金，例如，可以具备PbSruSnAg、SnAgCu等结构。而且，如图5至图11图示了截面呈四角形的凸块(29)。当然，根据凸块的材质等， 凸块(29)可以呈椭圆形等各种形状。图12是图示通过上述图5至图11所示过程堆叠2张晶圆时状态的截面图。如图 12示意了凸块(29)的截面呈圆形时情况。以下，将最下层晶圆称作基片(40)，将置于所述 基片(40)的上部的晶圆称作第1分片(50)。如图12所示，堆叠2张晶圆时，堆叠实施晶背研磨之前的晶圆。堆叠时，要使第1 分片(50)的前面与基片(40)的前面面对着面，即，要使第1分片(150)的活性层(23)和 基片的活性层(23)面对着面。此时，堆叠时，优选地，使基片(40)和形成于第1分片(50)的活性层(23)上的凸 块(29)相互接触。由于所述凸块(29)相互接触，如图12所示，将凸块(29)形成为多层结 构时，可以提高传达电能的性能，使堆叠晶圆过程更易于排列(alignment)晶圆。只是，如图13所示，凸块(29)可以形成为单层结构。将凸块(29)形成为单层结 构时，只在某一个晶圆形成凸块，而在另一个晶圆只形成垫片，从而在堆叠晶圆的过程中， 使凸块(29)紧贴在垫片。本发明所属技术领域技术人员应当理解活性层(23)上形成垫片 的方法，因此，在此不做出详细的说明。如图12或者图13所示，堆叠晶圆之后研磨第1分片(50)的后面使分片(50)的 厚度变薄。此时，晶圆的后面指与形成活性层(23)的晶圆的前面相反的面。通常情况下，按照粗磨(course grinding)、细磨(fine grinding)和抛 光(polishing)的顺序实施晶圆研磨。此时，可以通过化学及物理性抛光(chemical mechanical) > M ζ M (wet etching) > zF^tiM (dry etching)(dry
5polishing)等方法实施。图14是图示研磨第1分片(50)时状态的截面图。此时，为了防止在研磨过程中 的活性层(23)损坏，实施研磨时，优选地，使实施研磨之后残留的第1分片(50)的厚度大 约达至丨J 1 μ m至20 μ m。如此，本发明晶圆堆叠制作方法在堆叠晶圆的状态下实施晶背研磨，可以简化晶 圆堆叠制作工序。研磨完第1分片(50)之后，在第1分片(50)的后面上形成凸块(29)。凸块(29) 的星辰过程遵循上述图5至图11所示流程。反复实施上述图5至图11所示凸块形成过程和图12或者图13所示晶圆堆叠过 程，从而制作出堆叠任意数量晶圆的晶圆堆叠。图15是堆叠3张晶圆时状态的截面图，图示了基片(40)上堆叠2张分片(50、60) 时状态。图15图示的第1分片(50)是研磨后面之后形成凸块(29)的状态，堆叠在第1分 片(50)上的第2分片(60)是实施研磨之前的状态。堆叠第2分片(60)时，与将第1分片 (50)堆叠在基片(40)上的方法相同，使形成活性层(23)的前面朝向基片(40)的前面。图 15示意了将凸块(29)形成为单层时的状态。与上述图12所示情况相同，凸块(29)也可以 形成为多层结构。制作由3张晶圆组成的晶圆堆叠时，第2分片(60)将成为最上层晶圆。优选地， 为了保护晶圆堆叠，研磨该最上层晶圆之后的厚度要达到大约30 μ m至100 μ m。堆叠完晶圆之后，研磨最上层晶圆基片(40)的后面而减少晶圆堆叠的厚度。此 时，为了保护晶圆堆叠，优选地，实施研磨之后基片(40)的厚度要达到30 μ m至200 μ m。图 16是图示研磨基片(40)后面时状态的截面图。研磨完基片(40)之后，如图17所示，在基片(40)上形成贯通电极(30)。贯通电 极(30)将从外部输入的电力其它电气信号输入到形成于基片(40)上部的凸块(29)。图17图示了贯通电极(30)的截面呈四角形时状态。可是，贯通电极(30)的截面 可以呈梯形等各种形态。特别是，如图18所示，向晶圆堆叠供应电力的贯通电极(30)可以 与2个以上凸块(29)进行电气性接触。通常情况下，贯通电极(30)的基片(40)后面侧末 端形成凸块(30)。以上以堆叠2张或者3张晶圆时为准详细说明了本发明，但其并非限制本发明。本 发明中晶圆堆叠数量可以根据需要改变。
权利要求
一种晶圆堆叠制作方法，其特征在于在基片上堆叠分片而制作晶圆堆叠的方法包括以下步骤(a)制备前面上形成活性层的基片和分片且在形成于所述基片的活性层上形成凸块的步骤；(b)堆叠所述分片时使所述分片的前面朝向所述基片的前面的步骤；(c)研磨所述分片的后面使所述分片的厚度变薄的步骤；(d)在所述分片的后面形成凸块的步骤；及(e)1次以上反复实施所述步骤(b)至步骤(d)的步骤。
2.根据权利要求1所述的晶圆堆叠制作方法，其特征在于所述步骤(a)进一步包括 形成于所述分片的活性层上形成凸块的步骤。
3.根据权利要求1或者2所述的晶圆堆叠制作方法，其特征在于所述步骤(c)在进 行研磨时，使所述分片的厚度达到1 μ m至20 μ m。
4.根据权利要求1或者2所述的晶圆堆叠制作方法，其特征在于进一步包括实施所 述步骤(e)之后研磨所述基片的后面的(f)步骤以及在所述基片形成贯通电极的(g)步 马聚ο
5.根据权利要求4所述的晶圆堆叠制作方法，其特征在于所述步骤(f)在进行研磨 时，使所述基片的厚度达到30 μ m至100 μ m。
全文摘要
本发明涉及一种晶圆堆叠制作方法，具体涉及一种在堆叠晶圆的状态下实施晶背研磨工序而简化晶圆堆叠制作工序并减少制造费用的晶圆堆叠制作方法。为了实现上述目的，本发明中，在基片上堆叠若干个分片而制作晶圆堆叠的方法包括以下步骤(a)制备前面上形成活性层的基片和分片且在形成于所述基片的活性层上形成凸块的步骤；(b)堆叠所述分片时使所述分片的前面朝向所述基片的前面的步骤；(c)研磨所述分片的后面使所述分片的厚度变薄的步骤；(d)在所述分片的后面形成凸块的步骤；(e)1次以上反复实施所述步骤(b)至步骤(d)的步骤。
文档编号H01L23/12GK101971328SQ200880127544
公开日2011年2月9日 申请日期2008年2月27日 优先权日2008年2月26日
发明者张东莹, 成在庸, 金恩卿, 金星杰 申请人:财团法人首尔科技园区