专利名称：一种补偿电容的电压调制效应的方法
技术领域：
本发明涉及半导体器件技术领域，特别涉及一种补偿电容的电压调制效应的方法。
背景技术：
电容是一种用于耦合交流信号、构建延迟和相移网络的无源器件。由于成本等因素，在集成电路中很难实现大的电容，所以大的电容都是采用片外方式实现，而片上集成电容都是微小量级的电容。集成电容大都为平行板电容，由称为电极的两块导电极板和一层称为电介质的绝缘材料构成，电极位于电介质的两侧。这种平行板电容的电容值与两块极板的交叠面积成正比，而与电介质层厚度成反比。
集成电容通常分为两类 一类是使用反偏PN结周围的耗尽区作为电介质的结电容，另一类是使用薄层绝缘膜作为电介质的薄膜电容(thin-film capacitor )。薄膜电容包括氧化物电容(oxide capacitor )、氧化物-氮化物-氧化物电容(ONOcapacitor )、多晶硅-多晶硅(poly-poly capacitor)和金属氧化物半导体电容(MOScapacitor)等。其中，MOS电容采用生长在硅的扩散区上的薄氧化层作为电介质， 一个极板为扩散区，而另一极板为金属或者掺杂的多晶硅。如果使用栅极氧化层作为MOS电容的电介质，那么得到的电容就称为栅氧电容(gate oxidecapacitor), CMOS工艺通常只提供MOS电容，因为可以直接将MOS晶体管当做MOS电容使用。图1为现有技术的典型MOS电容的结构示意图。MOS电容10包括设置在栅极氧化层12上的导电层11,栅极氧化层12设置在具有两个n十扩散区13的半导体村底上，两个n+扩散区13与N-阱(N-well) 14相接触，N-阱14覆盖在P-衬底(P-sub) 15之上。MOS电容10的阳极为栅极端子，即与覆盖在栅极氧化层12上的导电层11相连接的接线端。两个n+扩散区13形成阴极(源极-漏极)。理想情况下，电容值与两端的偏压无关。然而，集成电容的电容值却具有随偏压变化的特性，即电压调制效应。结电容的电容值受偏压影响很大，这是
因为PN结两端的反向偏压会对耗尽区宽度产生调制作用。图2显示了结电容的电容值随偏压变化的特性曲线。图2中，横坐标为偏压(U)，纵坐标为电容值(C)。当处于反向偏压区域21时，随着反向偏压的增大，耗尽区宽度逐渐加宽，从而导致结电容的电容值减小。当然反向偏压也不可过大，否则会导致耗尽区内的电场过强，引发雪崩击穿。当处于正向偏压区域22时，结电容的电容值实际上是增大的，这是因为正向偏压开始抵消内建电势差，所以耗尽区变窄。然而，当正向偏压等于内建电势差时，耗尽区消失，结电容的电容值迅速下降。正向偏压时电容值的增大没有特别的用处，因为正向偏压的二极管会导通电流，电容值将很难测量，所以大多数设计都避免使用正向偏压的结电容。
MOS电容也存在很明显的电压调制效应，这是因为它的一个电极是掺杂的硅。理想状态下，如图1所示的MOS电容的电容值随偏压变化过程如下当栅极偏压为正时，N-阱中的多数栽流子就会被向上抽取并积累在栅极氧化层下面，此时电容值仅由栅极氧化层决定，即为栅氧电容值，称为积累区。当栅极偏压为负时，多数栽流子被排斥而远离表面，并形成耗尽区。随着偏压的增大，耗尽区加宽，电容值减小。直到栅极偏压达到阈值电压时，电容值减小到一个最小值(这个最小电容值通常不超过栅氧电容值的20%),而从N-阱中抽取的足够多的少数栽流子使表面反型，形成导电沟道。此导电沟道使得源极和漏极短接并成为电容的电极，电容值重新增大到栅氧电容值，称为反型区。然而，在实际应用中，MOS电容的特性将是更加复杂的，通常使其工作在积累区，此时电容值并不稳定在栅氧电容值，而是随着栅极偏压的增大而增大。图3显示了如图1所示的MOS电容的电容值随栅极偏压变化的特性曲线。图3中，横坐标为栅极偏压(U)，纵坐标为电容值(C)。
上述电压调制效应一般都很小，通常用电压系数来衡量。电压系数定义为单位面积电容值相对于电压的变化率，其单位为ppm/V。其中，ppm (parts permillion)代表百万分之一。对工作于不同电压的精确匹配电容而言，这些小的电压调制效应变得很重要，有时会影响到电路工作的稳定性。
发明内容
本发明的目的在于提供一种补偿电容的电压调制效应的方法，以解决电容的电压调制效应带来的电路工作不稳定的问题。
本发明提供一种补偿电容的电压调制效应的方法，包括提供至少一个第一电容元件，其具有正的电压系数VCC1和有效电容面积S1;提供至少一个第二电容元件，其具有负的电压系数VCC2和有效电容面积S2;并联所述第一电容元件和所述第二电容元件，使两者的电压调制效应相互抵消；其中，所述第一电容元件和所述第二电容元件的电压系数和有效电容面积满足关系<formula>formula see original document page 5</formula>
可选的，所述第一电容元件为MOS电容。
可选的，所述第二电容元件为反向偏置的结电容。
可选的，所述第一电容元件和所述第二电容元件的电压系数的绝对值为1~104ppm/V。
本发明提供的一种补偿电容的电压调制效应的方法，通过并联至少两个分别具有正的电压系数和负的电压系数的电容元件，佳_得电容元件的电压调制效应互相补偿，从而使得电容元件的总电容值不受电压调制效应的影响，这样便得到了较好的电路工作稳定性。
图1为现有技术的典型MOS电容的结构示意图；图2显示了结电容的电容值随偏压变化的特性曲线；图3显示了如图1所示的MOS电容的电容值随栅极偏压变化的特性曲线；图4为才艮据本发明的补偿电容的电压调制效应的方法的一个实施例的简化电路图。
具体实施例方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式
作进一步的说明。
在背景技术中已经提及，集成电容大都具有电压调制效应，这会影响到电路工作的稳定性。
本发明的核心思想在于，并联至少两个分别具有正的电压系数和负的电压系数的电容元件，使得电容元件的电压调制效应互相补偿。
图4为根据本发明的补偿电容的电压调制效应的方法的一个实施例的筒化电路图。图4中，第一电容元件41为MOS电容，其工作在积累区，具有正的电压系数VCC1，即随着加在第一电容元件41上的偏压越大，电容值Cmos越大。第二电容元件42为反向偏置的结电容，具有负的电压系数VCC2，即随着加在第二电容元件42上的反向偏压越大，电容值Cdiode越小。其中，电压系数VCC1与VCC2的绝对值为1 ~ 104ppm/V。考虑第一电容元件41和第二电容元件42的电压调制效应，电容值Cmos和电容值Cdiode分别满足公式1:Cmos = [Cmos (0) + VCC1 * AV* SICdiode = [Cdiode⑥+ VCC2 * AV]* S2
式中，Cmos(o)和Cdiode(。)分别为加在并联电路上的偏压为某一个稳定电压值时第一电容元件41和第二电容元件42的单位面积电容值，AV为以所述稳定电压值为基准而发生的电压变化量，SI和S2分别为第一电容元件41和第二电容元件42的有效电容面积。由上述公式l可以看出，如果要达到总电容值(即电容值Cmos与电容值Cdiode之和)不受电压调制效应的影响，必须满足公式2:VCC1*S1 + VCC2 *S2 = 0。此时，第一电容元件41和第二电容元件42的电压调制效应互相得到补偿。第一电容元件41和第二电容元件42的电压系数是可以测得的，因此，通过工艺调整第一电容元件41和第二电容元件42的有效电容面积以满足y〉式2即可。
综上所述，本发明提供了一种补偿电容的电压调制效应的方法，通过并联至少两个分别具有正的电压系数和负的电压系数的电容元件，使得电容元件的电压调制效应互相补偿，从而使得电容元件的总电容值不受电压调制效应的影响，这样便得到了较好的电路工作稳定性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1、一种补偿电容的电压调制效应的方法，其特征在于，包括提供至少一个第一电容元件，其具有正的电压系数VCC1和有效电容面积S1；提供至少一个第二电容元件，其具有负的电压系数VCC2和有效电容面积S2；并联所述第一电容元件和所述第二电容元件，使两者的电压调制效应相互抵消；其中，所述第一电容元件和所述第二电容元件的电压系数和有效电容面积满足关系VCC1*S1+VCC2*S2＝0。
2、 如权利要求1所述的方法，其特征在于，所述第一电容元件为MOS电容。
3、 如权利要求l所述的方法，其特征在于，所述第二电容元件为反向偏置 的结电容。
4、 如权利要求1所述的方法，其特征在于，所述第一电容元件和所述第二 电容元件的电压系数的绝对值为1 ~ 104ppm/V。
全文摘要
本发明公开了一种补偿电容的电压调制效应的方法，包括提供至少一个第一电容元件，其具有正的电压系数VCC1和有效电容面积S1；提供至少一个第二电容元件，其具有负的电压系数VCC2和有效电容面积S2；并联所述第一电容元件和所述第二电容元件，使两者的电压调制效应相互抵消；其中，所述第一电容元件和所述第二电容元件的电压系数和有效电容面积满足关系VCC1*S1+VCC2*S2＝0。
文档编号H01L27/02GK101673736SQ200910196449
公开日2010年3月17日 申请日期2009年9月25日 优先权日2009年9月25日
发明者军 何, 孔蔚然 申请人:上海宏力半导体制造有限公司