液晶显示面板及其像素充电电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，尤其涉及一种液晶显示面板及其像素充电电路。
【背景技术】
[0002]液晶显示器具有驱动电压和功耗低、体积小、重量轻、无辐射等一系列优点，受到了广泛的重视，发展非常迅速，已经成为平板显示器的主流技术。
[0003]在现有的液晶显示器的像素充电电路中，利用简单的NMOS管或者PMOS管进行门开关的控制时，由于晶体管本身固有的寄生电容的电容耦合效应的影响，电路的输出信号会发生一定的变形，使得充电的像素不能保持理想的电位，从而影响面板的显示效果。
[0004]因此亟需一种像素充电电路，在保证像素正常充电工作的前提下，能够有效地降低由于晶体管本身固有的寄生电容的电容耦合效应的影响，从而提高液晶显示面板的显示效果。
【发明内容】
[0005]本发明所要解决的技术问题之一是需要提供一种能够有效地降低由于晶体管本身固有的寄生电容的电容耦合效应的影响，从而提高显示效果的像素充电电路。
[0006]为了解决上述技术问题，本发明的实施例首先提供了一种像素充电电路，包括:像素电路，其包括多个子像素，每个子像素包括与栅极线连接的第一开关；多路选择器，其包括多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的子像素连接，每个选择模块在被选通后向对应的子像素提供数据信号进行像素充电，每个选择模块包括:第二开关；时钟信号控制端，其输出时钟信号以控制所述第二开关的开启和关闭；其中，所述第一开关与所述第二开关彼此互补，在进行像素充电时能够消除所述栅极线和所述时钟信号控制端输出的信号跳变时所带来的数据信号的误差。
[0007]优选地，所述第一开关为NMOS薄膜晶体管，所述第二开关为PMOS薄膜晶体管。
[0008]优选地，所述第一开关为PMOS薄膜晶体管，所述第二开关为NMOS薄膜晶体管。
[0009]优选地，所述第一开关和所述第二开关为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管。
[0010]本申请的实施例还提供了一种液晶显示面板，其包括像素充电电路，所述像素充电电路包括:像素电路，其包括多个子像素，每个子像素包括与栅极线连接的第一开关；多路选择器，其包括多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的子像素连接，每个选择模块在被选通后向对应的子像素提供数据信号进行像素充电，每个选择模块包括:第二开关；时钟信号控制端，其输出时钟信号以控制所述第二开关的开启和关闭；其中，所述第一开关与所述第二开关彼此互补，在进行像素充电时能够消除所述栅极线和所述时钟信号控制端输出的信号跳变时所带来的数据信号的误差。
[0011]优选地，所述第一开关为NMOS薄膜晶体管，所述第二开关为PMOS薄膜晶体管。
[0012]优选地，所述第一开关为PMOS薄膜晶体管，所述第二开关为NMOS薄膜晶体管。
[0013]优选地，所述第一开关和所述第二开关为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管。
[0014]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果O
[0015]本发明实施例提供的像素充电电路，采用N/PM0S混搭的设计，利用NMOS晶体管和PMOS晶体管互补的特性，在保证像素正常充电的前提下，有效地降低了由于晶体管本身固有的寄生电容的电容耦合效应的影响，提高了像素的充电能力，使得像素能够保持理想的电位，提升液晶显不面板的显不效果。
[0016]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。
【附图说明】
[0017]附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分，其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制:
[0018]图1为本发明实施例的液晶显示面板的的区域分布示意图；
[0019]图2为本发明第一实施例的像素充电电路的结构示意图；
[0020]图3为图2所示的像素充电电路的波形时序图；
[0021]图4为本发明第二实施例的像素充电电路的结构示意图；
[0022]图5为图4所示的像素充电电路的波形时序图。
【具体实施方式】
[0023]为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
[0024]第一实施例
[0025]图1是液晶显示面板的区域分布示意图。如图1所示，该液晶显示面板的区域包括:AA区域10、G0A区域20、扇出(Fanout)区域30、多路选择器(Demux)区域40、W0A区域50、IC区域60和FPC区域70。
[0026]其中，AA区域(Ative Area) 10为有效显示区域，一般指显示图形的区域，该区域包含多个子像素。GOA区域20，即Gate On Array，用于产生面板内TFT的栅极驱动信号。Fanout区域30，用于IC与AA区域10中的数据线的走线连接。Demux区域40，设置了多路选择器，用于将从IC区域60引出的数据线进行拆分，供多条数据线的驱动。WOA区域50，即Wire On Array，用于面板周围走线的连接。IC区域60，用于IC的绑定(Bonding)，通过IC驱动面板内的电路和TFT。FPC区域70，用于FPC的绑定(Bonding)，通过FPC连接手机主板。
[0027]在一般的液晶显示面板设计中，数据线从IC区域60引出，经过Fanout区域30输入到AA区域10的像素充电电路中。该像素充电电路包括多路选择器和像素电路，其中，多路选择器的作用是利用分时开关的原理使用一条数据线控制三列子像素的充电。在现有的多路选择器和像素电路中，一般会采用相同类型的晶体管作为开关器件，例如，多路选择器中使用NMOS薄膜晶体管(PM0S薄膜晶体管)进行多路选择器的控制，同时像素电路中的开关采用NMOS薄膜晶体管(PM0S薄膜晶体管)。然而，利用这种单纯的NMOS或者PMOS薄膜晶体管进行门开关的控制时，由于晶体管本身固有的寄生电容的电容耦合效应的影响，电路的输出信号会发生一定的变形，使得充电的像素不能保持理想的电位，从而影响整个驱动面板的显示效果。
[0028]具体来说，在多路选择器中，作为开关的晶体管存在寄生电容Cgs和Cgd。当晶体管的栅极有开关变化时，寄生电容会使得晶体管的输出端随着栅极线输出的信号的跳变发生相应的改变。在像素电路中，作为开关的晶体管存在寄生电容Cgs和Cgd。当栅极驱动信号发生改变时，由于电容的耦合效应，会使得存储电容的电位发生相应的改变。
[0029]也就是说，在对像素进行充电的过程中，像素在最后的阶段不能保持理想的电位，像素的电位会受到两次开关信号的影响。第一次像素电位的变化是由于多路选择器中的时钟控制信号CK由高电平到低电平跳变的影响，此时像素电位被耦合(Couple)到一个稍低的电位。第二次像素电位的变化是由于栅极线输出的栅极驱动信号从高电平到低电平跳变的影响，此时像素电位被耦合(Couple)到一个更低的电位。因此，单纯NMOS或者PMOS所构成的像素充电电路会影响像素的充电电位，使得共同电位发生一定的漂移，从而影响面板的显示效果。
[0030]本发明实施例主要目的是提供一种像素充电电路，该电路在保证正常对像素进行充电的前提下，能够有效的降低由于晶体管本身固有的寄生电容的电容耦合效应的影响，使像素充电电位保持理想电位，从而提高显示效果。
[0031]图2为本发明第一实施例的像素充电电路的结构示意图。下面参考图2来详细说明该像素充电电路的结构。
[0032]如图2所示，像素充电电路包括多路选择器110和像素电路120。多路选择器110包括多个(一般是至少3个)选择模块例如110A、1 1B及110C，多个选择模块的一端与同一数据信号输出端DATA连接，另一端分别与像素电路120中不同的子像素连接，每个选择模块在被选通后向对应