专利名称：一种监控芯片沟槽深度的方法及晶圆的制作方法
技术领域：
本发明涉及半导体器件版图设计技术领域，尤其涉及一种监控芯片沟槽深度的方 法及晶圆。
背景技术：
源漏击穿电压Bvdss和源漏导通电阻Rdson是低压沟槽DMOS (Double-diffused Metal Oxide Semiconductor，双扩散金属氧化物半导体)器件较为关键的参数，该两个参 数相互之间较为敏感，一般情况下，Bvdss的期望值为20伏 100伏，Rdson的期望值为低 于十几毫欧，由于Bvdss和Rdson的取值与沟槽深度有关，因此沟槽深度不同可能会确定出 不同取值的Bvdss和Rdson，因此，在干刻沟槽工艺过程中，对沟槽的深度进行精确的控制 显得尤为重要。目前，普通设计的DMOS沟槽光刻层版图只需要在晶圆的芯片区有沟槽图形，但是 目前的沟槽的深度与宽度的比值较大，一般情况下，如图3A所示，芯片区的沟槽的宽度约 为0. 4um,沟槽的深度为1. 3um 2. 5um左右，而台阶仪的探测针的直径一般为十几um以 上，因此，若采用台阶仪对芯片沟槽的深度进行测量将可能会破坏芯片的内部结构，因此， 目前还不能采用台阶仪对芯片沟槽的深度进行测量。目前，监控沟槽深度所采用的方式为 预先试做先行片，并将先行片进行SEM(Scanning Electron Microscope,扫描电子显微镜) 切片，在进行沟槽蚀刻工序时，通过扫描SEM观察干刻后得到的沟槽的深度是否达到预定 的深度要求，若没有，则通过计算刻蚀速率或增加刻蚀时间或减少刻蚀时间来控制沟槽的 深度达到设定的深度要求。现有技术，虽然能够在一定程度上控制沟槽的深度达到设定的深度要求，但是仍 然存在以下缺陷(1)由于在每次进行沟槽刻蚀时，都需要大量的先行片做切片监控，并且再用SEM 对沟槽当前的深度进行测量，再根据SEM测量得到的数据决定是否调整干刻沟槽的时间， 因此，耗时比较长。(2)若干刻设备处于工作不良状态，刻蚀速率有波动时，在沟槽的深度没有达到设 定的深度要求，若根据该波动的刻蚀速率来调整干刻时间将可能导致刻蚀后的沟槽的深度 不准确，继而将会影响产品的良率；另外，若SEM本身存在测量精确度较低的问题时还可能 导致对沟槽当前深度进行测量得到的测量数据不准确，从而导致实际刻蚀后的沟槽的深度 并不能达到设定的深度要求。
发明内容
本发明实施例提供一种监控芯片沟槽深度的方法，以解决现有技术中对芯片沟槽 深度进行监控的时延较大以及准确性较差的问题。一种监控芯片沟槽深度的方法，包括在晶圆表面生成一层保护膜；
对所述晶圆的芯片区与划片道区进行沟槽光刻与沟槽刻蚀处理，在所述芯片区形 成第一沟槽，在所述划片道区形成用于对所述第一沟槽的深度进行检测的第二沟槽，所述 沟槽深度测试模块的极性与芯片区的沟槽光刻层的极性相同；采用台阶仪测量所述第二沟槽的深度为dl ；根据所述dl与所述保护膜的厚度d2监控所述第一沟槽的深度d。一种晶圆，包括芯片区与划片道区，其中芯片区包含有多个第一沟槽；所述划片道区包含有用于对所述第一沟槽的深度进行检测的第二沟槽；所述第一沟槽的宽度小于台阶仪的探针的最大直径，所述第二沟槽的宽度大于所 述台阶仪的探针的最大直径。本发明实施例中，对晶圆的芯片区与划片道区都进行沟槽光刻与沟槽刻蚀操作， 在芯片区形成第一沟槽，在所述划片道区形成用于对所述第一沟槽的深度进行监控的第二 沟槽；通过台阶仪测量出第二沟槽的深度，并根据该第二沟槽的深度与晶圆表面的保护膜 的厚度即可确定出芯片区的第一沟槽的深度。采用本发明技术方案，只需要采用台阶仪即 可实时、准确的监控芯片区的沟槽的深度，从而克服了现有技术中每次对芯片沟槽深度进 行测量时需要通过扫描电子显微镜对先行片进行切片处理来测量得到芯片区沟槽的深度 值从而导致对芯片沟槽深度监控延时较大、准确度较低的问题。
图1为本发明实施例中实现实时监控沟槽深度的方法流程图；图2A为现有技术中晶圆表面的示意图；图2B为本发明实施例中在晶圆表面的十字区域划片道内引入沟槽深度测试模块 的示意图；图3A为现有技术中在晶圆的芯片区形成沟槽的示意图；图;3B为本发明实施例中在晶圆的芯片区与划片道区形成沟槽的示意图。
具体实施例方式下面结合说明书附图对本发明实施例进行详细的描述。参见图1，为本发明实施例中实现实时监控沟槽深度的方法流程图，预先在晶圆表 面的十字交错区填充形状为长方体的模块(即沟槽深度测试模块)，该模块的极性与芯片 区的沟槽光刻层的极性相同，并且在光刻工艺时，该长方体模块为光刻打开区；该流程包括 以下步骤步骤101、在晶圆21表面生成一层保护膜，如硬掩膜层31。该步骤中的晶圆的结构如图2B所示，是在现有的如图2A所示的晶圆21的全部或 部分十字交错区22中填充沟槽深度测试模块23所得。较佳地，为了达到更好的测量沟槽 深度的效果，本发明实施例中，晶圆21中的相对于晶圆表面均勻分布的多个十字交错区22 中填充有沟槽深度测试模块23，如图2B所示，晶圆21表面中均勻分布的5个十字交错区 22中填充有沟槽深度测试模块23。其中，沟槽深度测试模块23的上表面的宽度可设置为 60um,长度设置为lOOum，并且该多个分布在晶圆21表面的沟槽深度测试模块23制成GDS文件交制版厂制成的沟槽层的光刻版。本发明实施例中，可将生长垫氧化层作为硬掩膜层31，还可以采用现有较为常规 的方式生成硬掩膜层31，实现方式多种多样。步骤102、同时对晶圆21中的芯片区与划片道区进行光刻操作，并分别在芯片区 与划片道区形成沟槽光刻图形。步骤103、对硬掩膜层31进行刻蚀操作，分别在芯片区与划片道区的沟槽深度测 试模块23形成刻蚀图形。步骤104、去除晶圆21表面的光刻胶层(光刻胶层未在附图中标注)。步骤105、同时对芯片区与划片道区进行沟槽刻蚀，在芯片区形成沟槽33以及在 划片道区的沟槽深度测试模块23中形成用于对沟槽33的深度进行监控的沟槽34。该步骤中，沟槽33的宽度小于台阶仪32的探针的最大直径(台阶仪的探针为锥 体形状，探针的最大直径就是该锥体的底面圆的直径)，沟槽34的宽度大于台阶仪32的探 针的最大直径，因此可通过台阶仪32的探针对沟槽34的深度进行测量。步骤106、通过光学膜厚测试仪(附图中未标注)测量晶圆21表面的硬掩膜层31 的厚度(用d2表示)。步骤107、通过台阶仪32实时测量沟槽34的深度(用dl表示)。步骤108、根据硬掩膜层31的厚度d2与沟槽34的深度dl确定出芯片区的沟槽 33的深度(用d表示)。该步骤中，确定芯片区的沟槽33的深度具体为将(dl_d2)确定为沟槽33的深度 d (艮P d = (dl-d2))。步骤109、当确定出芯片区中的沟槽33的深度d达到设定的深度阈值时，去除晶圆 21表面的硬掩膜层31。本发明技术方案主要应用于并不仅限于DMOS器件，还可应用于IGBTansulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件中。本发明实施例中，在沟槽光刻层设置有极性与芯片区沟槽结构的极性相同的沟槽 深度测试模块，在对晶圆进行光刻沟槽时，分别在芯片区与划片道区的沟槽深度测试模块 中进行光刻处理以形成沟槽光刻图形；再分别对芯片区与划片道区的沟槽深度测试模块中 的沟槽光刻图形进行刻蚀处理，在芯片区与划片道区形成沟槽；实时测量划片道区中的沟 槽的深度与硬掩膜层的厚度，再根据划片道区的沟槽的深度与硬掩膜层的厚度即可实时监 控芯片区中沟槽的深度。采用本发明技术方案，一方面，只需要采用台阶仪即可实时、准确 的对芯片区的沟槽深度进行监控，从而更准确的控制芯片区的沟槽的深度达到设定的深度 要求，从而克服了现有技术中需要通过SEM测量芯片区沟槽的深度，而导致对芯片区沟槽 的深度进行监控的延时较大、准确性较低的问题，因此，采用本发明技术方案可缩短对沟槽 深度进行控制的时延，并提高了对芯片区沟槽深度进行监控的精确度。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种监控芯片沟槽深度的方法，其特征在于，包括 在晶圆表面生成一层保护膜；对所述晶圆的芯片区与划片道区进行沟槽光刻与沟槽刻蚀处理，在所述芯片区形成至 少一个第一沟槽，在所述划片道区形成用于对所述第一沟槽的深度进行检测的第二沟槽， 所述沟槽深度测试模块的极性与芯片区的沟槽光刻层的极性相同； 采用台阶仪测量所述第二沟槽的深度为dl ； 根据所述dl与所述保护膜的厚度d2监控所述第一沟槽的深度d。
2.如权利要求1所述的方法，其特征在于，所述划片道区的全部或部分十字交错区填 充有极性与所述芯片区的沟槽光刻层的极性相同的沟槽深度测试模块；在所述划片道区形成所述第二沟槽，具体为在所述划片道区的十字交错区中的沟槽 深度测试模块中形成第二沟槽。
3.如权利要求2所述的方法，其特征在于，所述划片道区的部分十字交错区填充有沟 槽深度测试模块，具体为在相对于晶圆表面均勻分布的多个十字交错区中填充有沟槽深度测试模块。
4.如权利要求1所述的方法，其特征在于，根据所述dl与所述保护膜的厚度d2监控所 述第一沟槽的深度d，具体为判断所述d是否达到设定的深度阈值，若否，则对所述第一沟槽与所述第二沟槽进行 刻蚀处理，直到所述d达到设定的深度阈值。
5.如权利要求1所述的方法，其特征在于，所述第一沟槽与所述第二沟槽为长方体； 所述第一沟槽的宽度小于所述台阶仪的探针的最大直径，所述第二沟槽的宽度大于所述台阶仪的探针的最大直径。
6.如权利要求1所述的方法，其特征在于，根据所述dl与d2得到所述第一沟槽的深度 d，具体为将所述dl与d2的差值确定为所述第一沟槽的深度d。
7.如权利要求1 6任一项所述的方法，其特征在于，得到所述晶圆表面的保护膜的厚 度d2，具体为采用光学膜厚测试仪测量所述保护膜的厚度，并将所述光学膜厚测试仪的测量数据确 定为所述保护膜的厚度d2。
8.如权利要求1 6任一项所述的方法，其特征在于，还包括监控得到所述第一沟槽的深度d等于设定的深度阈值时，去除所述晶圆表面的保护膜。
9.如权利要求1 6任一项所述的方法，其特征在于，所述保护膜为硬掩模层。
10.一种晶圆，其特征在于，包括芯片区与划片道区，其中 芯片区包含有多个第一沟槽；所述划片道区包含有用于对所述第一沟槽的深度进行检测的第二沟槽； 所述第一沟槽的宽度小于台阶仪的探针的最大直径，所述第二沟槽的宽度大于所述台 阶仪的探针的最大直径。
全文摘要
本发明公开了一种监控芯片沟槽深度的方法，以解决现有技术中对芯片沟槽深度进行监控的时延较大以及准确性较差的问题。该方法包括在晶圆表面生成一层保护膜；对所述晶圆的芯片区与划片道区进行沟槽光刻与沟槽刻蚀处理，在所述芯片区形成第一沟槽，在所述划片道区形成用于对所述第一沟槽的深度进行检测的第二沟槽，所述沟槽深度测试模块的极性与芯片区的沟槽光刻层的极性相同；采用台阶仪测量所述第二沟槽的深度为d1；根据所述d1与所述保护膜的厚度d2监控所述第一沟槽的深度d。采用本发明技术方案可缩短对沟槽深度进行控制的时延、提高了对芯片沟槽深度进行控制的精确度。
文档编号H01L21/00GK102097287SQ20091024249
公开日2011年6月15日 申请日期2009年12月15日 优先权日2009年12月15日
发明者张立荣, 方绍明, 曾永祥, 王新强, 陈勇 申请人:北大方正集团有限公司, 深圳方正微电子有限公司