专利名称：能够实现多芯片同测的晶圆的制作方法
技术领域：
本实用新型涉及一种测试晶圆，具体涉及一种能够实现多芯片同测的晶圆。
背景技术：
随着半导体技术的不断发展，晶圆面积从3英寸、4英寸到6英寸乃至8英寸、12英寸不断发展；同时在设计过程中，不断缩小芯片中各个模块的面积，以便满足客户的需要。芯片上的压焊点面积也随着这种变化，面积不断缩小，从150umX 150um到IOOumX IOOum,乃至 70umX70um,乃至 40umX40um 以下。晶圆在封装之前是需要测试的，称之为晶圆级测试。为了减少测试费用，提升测试效率，晶圆级测试公司或晶圆级测试相关部门采用各种方法对测试项目进行优化，但仍不能满足要求。在进行晶圆级测试时，需要使用到探针卡，如果提升每次测试的芯片数(touchdown)，则可有效提升晶圆的测试效率。但是，探针卡的设计，探针的层数排列受其固有制造技术的制约，针对多芯片同测探针卡(mult1-site probe card)的设计制造受压焊点金属裸露面积的影响，不能满足压焊点不断缩小的发展而不断实现更多同测数探针卡的设计。比如压焊点面积为70umX70um，在一定排列条件下探针卡可以实现128同测的设计及制造，但当压焊点面积缩小到40umX 40um时，2个芯片同测探针卡的设计及制造也许变得行不通，更不要说128个芯片同测了。在压焊点面积不断缩小的发展过程中，如何实现探针卡的多芯片同测变得极为迫切。
实用新型内容本实用新型所要解决的技术问题是提供一种能够实现多芯片同测的晶圆，它可以提升探针卡多芯片同测的设计能力。为解决上述技术问题，本实用新型能够实现多芯片同测的晶圆的技术解决方案为:包括晶圆，晶圆上设置有多个用于探针测试的压焊点，每个压焊点的上方和/或周边设置有一层金属层；压焊点与金属层相连接；所述压焊点的面积小于50umX50um。所述位于压焊点上方的金属层，金属层的厚度为5000A 12000A之间。所述金属层为矩形；金属层的面积在60umX60um至150umX 150um之间。所述位于压焊点周边的金属层，金属层沿探针的划针方向延伸。所述金属层的长度在60um至150um之间。所述压焊点包括顶层金属层，顶层金属层的下部连接通孔。所述顶层金属层的材料为招、铜。本实用新型可以达到的技术效果是:本实用新型在不增加芯片面积前提下增大了探针的扎针面积，能够有效提升探针卡多芯片同测的设计能力，从而提升晶圆测试效率。本实用新型能够有效进行多芯片同测探针卡的设计，有效提升测试效率，突破由于晶圆芯片压焊点过小可能无法进行晶圆级测试的限制。本实用新型成功解决了在日益减小的压焊点面积的背景下失效多芯片同测探针卡的设计及制造，以满足提升测试效率降低测试成本的需求。
以下结合附图和具体实施方式
对本实用新型作进一步详细的说明:
图1是本实用新型能够实现多芯片同测的晶圆的示意图；图中所示金属层位于压焊点的上方；图2是本实用新型的另一实施例的示意图；图中所示金属层位于压焊点的周边；图3是本实用新型进行测试的示意图；图中的箭头为探针的划针方向。图中附图标记说明:I为压焊点，2为金属层，10为晶圆。
具体实施方式
如图1所示，本实用新型能够实现多芯片同测的晶圆，包括晶圆10，晶圆10上设置有多个用于探针测试的 压焊点1，每个压焊点I的上方或者周边设置有一层金属层2 ;压焊点I与金属层2相连接；压焊点I包括顶层金属层，顶层金属层的下部连接通孔；顶层金属层可采用常规的铝、铜等常规材料；顶层金属层与金属层2相连接；压焊点I的面积小于50umX50um ；位于压焊点上方的金属层2，金属层的厚度为5000A 12000A之间；金属层为矩形；金属层的面积范围在60umX60um至150umX 150um之间；如图2、图3所示，位于压焊点周边的金属层2，金属层沿探针的划针方向延伸；金属层的长度在60um至150um之间；此时可使用悬臂探针进行测试。在压焊点为40umX40um的条件下，使用现有的探针卡设计制造技术只能实现单芯片探卡的制造，测试也为单芯片测试，如果测试一个芯片所需时间为20s，一枚晶圆上有3万芯片计算，则测试一枚晶圆所需时间为20sX3万=166.7小时，晶圆级测试将变得不可实现；而使用本实用新型后，按探针卡设计为128同测计算，则一枚晶圆测试所需时间为20sX3万/128 = 1.3小时，其测试效率的对比效果是明显的，而且测试也变得实际可行。
权利要求1.一种能够实现多芯片同测的晶圆，其特征在于:包括晶圆，晶圆上设置有多个用于探针测试的压焊点，每个压焊点的上方和/或周边设置有一层金属层；压焊点与金属层相连接；所述压焊点的面积小于50umX50um。
2.根据权利要求1所述的能够实现多芯片同测的晶圆，其特征在于:所述位于压焊点上方的金属层，金属层的厚度为5000A 12000A之间。
3.根据权利要求2所述的能够实现多芯片同测的晶圆，其特征在于:所述金属层为矩形；金属层的面积在60umX60um至150umX 150um之间。
4.根据权利要求1所述的能够实现多芯片同测的晶圆，其特征在于:所述位于压焊点周边的金属层，金属层沿探针的划针方向延伸。
5.根据权利要求4所述的能够实现多芯片同测的晶圆，其特征在于:所述金属层的长度在60um至150um之间。
6.根据权利要求1所述的能够实现多芯片同测的晶圆，其特征在于:所述压焊点包括顶层金属层，顶层金属层的下部连接通孔。
7.根据权利要求6所述的能够实现多芯片同测的晶圆，其特征在于:所述顶层金属层的材料为招、铜。
专利摘要本实用新型公开了一种能够实现多芯片同测的晶圆，包括晶圆，晶圆上设置有多个用于探针测试的压焊点，每个压焊点的上方和/或周边设置有一层金属层；压焊点与金属层相连接；所述压焊点的面积小于50um×50um。本实用新型在不增加芯片面积前提下增大了探针的扎针面积，能够有效提升探针卡多芯片同测的设计能力，从而提升晶圆测试效率。本实用新型能够有效进行多芯片同测探针卡的设计，有效提升测试效率，突破由于晶圆芯片压焊点过小可能无法进行晶圆级测试的限制。本实用新型成功解决了在日益减小的压焊点面积的背景下失效多芯片同测探针卡的设计及制造，以满足提升测试效率降低测试成本的需求。
文档编号H01L23/544GK202996827SQ20122063274
公开日2013年6月12日 申请日期2012年11月26日 优先权日2012年11月26日
发明者谢晋春, 桑浚之 申请人:上海华虹Nec电子有限公司