专利名称：一种半导体器件及其制造方法
技术领域：
本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种可以降低高k 栅介质/金属栅器件的PMOS阈值电压的器件及其制造方法。
背景技术：
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22 纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS 器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。对于将高k栅介质材料和金属栅集成在一起的器件，实现了具有高迁移率沟道的晶体管，但是由于在集成中的高温处理，使金属和高k绝缘材料交界面的性质发生改变，引起了高k栅介质材料中的氧空位，这使PMOS的阈值电压升高，进而降低了器件的可靠性，如何有效控制PMOS阈值电压是“高k栅介质/金属栅”器件的首要问题。目前降低“高k栅介质 /金属栅”器件PMOS阈值电压的一种方法是氧扩散的方法(Symposium on VLSItechnology Digest of Technical Papers，2009，P42_43)，该方法是将侧墙去除后，从高k/金属栅的侧壁扩散氧到高k栅介质材料中，但这种方法需要将侧墙去除，去除侧墙在工艺上比较难控制， 会对栅介质层、栅电极以及源/漏区衬底等造成损伤，进而影响器件的性能。因此，需要提出一种能够降低PMOS器件的阈值电压，且不会对器件造成损伤的制造半导体器件的方法及其器件结构。
发明内容
鉴于上述问题，本发明提供了一种制造所述半导体器件的方法，所述方法包括提供具有相互隔离的NMOS区域和PMOS区域的半导体衬底；在所述NMOS区域上形成第一栅堆叠，以及在所述PMOS区域上形成第二栅堆叠，其中所述第一栅堆叠和第二栅堆叠包括高k 栅介质层和金属栅电极；在所述第一栅堆叠侧壁形成第一侧墙缓冲层，并在所述第一侧墙缓冲层的侧壁形成第一侧墙，以及在所述第二栅堆叠的侧壁形成第二侧墙，其中所述第二侧墙采用低k介质材料形成；在所述NMOS区域和PMOS区域上分别形成相应的源/漏区后， 对所述器件在氧气环境进行退火，以使氧气环境中的氧原子通过所述第二侧墙扩散到所述第二栅堆叠的高k栅介质层中。在上述方案的基础上，优选地其中所述第一侧墙缓冲层由氮化物或氧化物形成， 形成所述第二侧墙的低k介质材料可以包括SiC0H、SiO或SiCO。本发明还提供了由以上方法制造的器件，所述器件包括具有相互隔离的NMOS区域和PMOS区域的半导体衬底；形成于所述NMOS区域和PMOS区域的源/漏区；形成于所述 NMOS区域的源/漏区之间的第一栅堆叠，以及形成于所述PMOS区域的源/漏区之间的第二栅堆叠，其中所述第一栅堆叠和第二栅堆叠包括高k栅介质层和金属栅电极；以及形成于所述第一栅堆叠的侧壁的第一侧墙缓冲层，形成于所述第一侧墙缓冲层的侧壁的第一侧墙，形成于所述第二栅堆叠的侧壁的第二侧墙，其中所述第二侧墙采用低k介质材料形成， 所述第二侧墙充当氧原子扩散至第二栅堆叠的高k栅介质层中的通道。在上述方案的基础上，优选地其中所述第一侧墙缓冲层由氮化物或氧化物形成， 形成所述第二侧墙的低k介质材料可以包括SiC0H、SiO或SiCO。通过采用本发明所述的器件结构及制造方法，不仅可以使氧原子扩散至PMOS所在的高k栅介质层中，进而降低PMOS器件的阈值电压，且不影响NMOS器件的阈值电压，而且还可以避免传统工艺去除PMOS侧墙时对栅极及衬底的损伤，从而有效提高器件的整体性能。
图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图；图2-7示出了根据本发明的第一实施例的半导体器件各个制造阶段的结构示意具体实施例方式本发明通常涉及半导体器件及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。根据本发明的第一实施例，参考图1，图1示出了根据本发明的实施例的半导体器件的制造方法的流程图。在步骤101，提供具有NMOS区域201和PMOS区域202的半导体衬底200，其中所述NMOS区域201与PMOS区域202相互隔离，参考图2。在本实施例中，衬底 200包括位于晶体结构中的硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi, GaAs, InP、SiC或金刚石等。根据现有技术公知的设计要求(例如ρ型衬底或者η型衬底)，衬底200可以包括各种掺杂配置。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。在步骤102，在所述NMOS区域201上形成第一栅堆叠300，在所述PMOS区域上形成第二栅堆叠400，如图2所示。其中所述第一栅堆叠300和第二栅堆叠400可以为包括高 k栅介质层和金属栅电极的任一多层栅堆叠结构。在本实施例中，在半导体衬底200上依次沉积HfO2作为高k栅介质层、TiN作为金属栅电极以及多晶硅层，而后利用干法或湿法刻蚀技术将其图形化，分别形成属于NMOS区域201的包括高k栅介质层204、金属栅电极208 和多晶硅层212的第一栅堆叠300，属于PMOS区域202的包括高k栅介质层206、金属栅电极210和多晶硅层214的第二栅堆叠400，如图2所示，这仅仅是作为示例，不局限于此，所述第一栅堆叠300和第二栅堆叠400还可以是包括高k栅介质层和金属栅电极的其他多层栅堆叠结构。所述高k栅介质层204、206为高k介质材料(例如，和氧化硅相比，具有高介电常数的材料)，高k介质材料例子包括例如铪基材料，如Hf02、HfSiO、HfSiON、HfTaO, HfTiO, Hf7r0，其组合或者其它适当的材料。所述金属栅电极的材料可以是但不限于TiN、 TaN, Ta2C, HfN, HfC、TiC、Mo、Ru及其组合。所述栅堆叠的沉积可以使用例如化学气相沉积 (CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及/或其他合适的工艺等方法形成。在步骤103，在所述第一栅堆叠300的侧壁形成第一侧墙缓冲层216，如图6所示。具体来说，首先在所述器件上沉积氮化物或氧化物材料215，例如Si3N4、SiO2等， 如图3所示，然后使用RIE的方法图形化所述氮化物或氧化物材料215，形成属于NMOS区域 201的第一侧墙缓冲层216和属于PMOS区域202的第二侧墙缓冲层218，如图4所示。特别地，在形成第一216和第二侧墙缓冲层218后，还可以根据期望的晶体管结构，通过注入ρ 型或η型掺杂物或杂质到NMOS区域201和PMOS区域202的衬底200中，而形成源/漏延伸区和/或halo区220、224，如图5所示。而后将NMOS区域201掩膜，使用干法或湿法刻蚀去除PMOS区域202的第二侧墙缓冲层218，再将NMOS区域201上的掩膜去除，从而形成第一栅堆叠300的第一侧墙缓冲层216，如图6所示。其中所述第一侧墙缓冲层216的厚度为大约2至10纳米。由氮化物或氧化物材料形成的第一侧墙缓冲层216有相对致密的结构，因此可以阻挡之后步骤中的氧原子扩散至NMOS区域201的第一栅堆叠300中。在步骤104，在所述第一侧墙缓冲层216的侧壁形成第一侧墙228，以及在所述第二栅堆叠400的侧壁形成第二侧墙230。在所述器件上沉积低k介质材料，例如SiCOH，而后使用RIE的方法图形化所述低k介质材料，以形成所述第一侧墙2 和第二侧墙230，如图7所示。所述低k介质材料的相对介电常数小于3. 5，所述低k介质材料可以是SiCOH、 SiO或SiCO等。所述第一侧墙2 和第二侧墙230的厚度可以为2至100纳米，优选地也可以为5至100纳米。所述低k材料的沉积可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)及/或其他合适的工艺等方法形成。由低k介质材料形成的所述第二侧墙230具有疏松的结构，因此可以成为之后氧原子扩散至第二栅堆叠400的高 k栅介质层206中的通道。在步骤105，在所述NMOS区域201和PMOS区域202上分别形成相应的源/漏区 222、226。所述源/漏区222、2沈可以通过根据期望的晶体管结构，注入ρ型或η型掺杂物或杂质到匪OS区域201和PMOS区域202的衬底200中而形成，如图7所示。源/漏区 222、2沈可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成，而后对源/漏极 222,226进行退火，以激活掺杂。在通常的源/漏区222、2沈形成后，在步骤106，对所述器件在氧气环境进行退火， 以使氧气环境中的氧原子通过所述第二侧墙230扩散到所述第二栅堆叠400的高k栅介质层206中。退火温度可以为300°C至800°C，退火时间可以为1至3000秒，退火保护气体为 O2,由于第二侧墙230由疏松结构的低k介质材料形成，氧原子可以沿着所述第二侧墙230 的通道，如图7中箭头所示方向，扩散至第二栅堆叠400的高k栅介质层206中，以补充由于工艺集成过程中引起的高k栅介质材料的氧空位，进而达到降低PMOS阈值电压的作用， 而对于NMOS区域的第一栅堆叠300，由于相对致密的氮化物形成的第一侧墙缓冲层216保护，氧原子不会扩散至第一栅堆叠300。参照以上的方法所述，本发明还提供了一种半导体器件，如图7所示，所述器件包括具有NMOS区域201和PMOS区域202的半导体衬底200，其中所述NMOS区域201与所述 PMOS区域202相互隔离；形成于所述NMOS区域201和PMOS区域202的源/漏区222、224 ； 形成于所述NMOS区域201的源/漏区222之间的第一栅堆叠300，以及形成于所述PMOS区域202的源/漏区226之间的第二栅堆叠400，其中所述第一栅堆叠300和第二栅堆叠400 可以为包括高k栅介质层204、206和金属栅电极208、210的任一多层栅堆叠结构；以及形成于所述第一栅堆叠300的侧壁的第一侧墙缓冲层216，形成于所述第一侧墙缓冲216层的侧壁的第一侧墙228，形成于所述第二栅堆叠400的侧壁的第二侧墙230，其中所述第二侧墙230采用低k介质材料形成，所述第二侧墙230充当氧原子扩散至第二栅堆叠400的高k 栅介质层206中的通道。其中所述第一侧墙缓冲层216由氮化物或氧化物形成，所述第一侧墙缓冲层216的厚度为大约2至10纳米。所述第一侧墙2 优选与第二侧墙230同时由低k介质材料形成，形成所述第一 2 和第二侧墙230的低k介质材料的相对介电常数小于3. 5，形成所述第一 2 和第二侧墙230的低k介质材料包括SiC0H、SiO或SiCO，所述第一 2 和第二侧墙230的厚度为大约2至100纳米，优选地可以为5至100纳米。本发明对在NMOS区域201上形成第一侧墙缓冲层216，并在PMOS区域低k介质材料的侧墙形成后进行退火补充氧空位的方法和器件进行了描述。根据本发明的方法，只在 NMOS区域201的第一栅堆叠300侧壁形成第一侧壁缓冲层216，且第一侧墙缓冲层216为相对致密的氮化物或氧化物材料，如Si3N4等，PMOS区域202的第二栅堆叠400的侧壁直接由第二侧墙230覆盖，而且第二侧墙230为疏松的低k材料，如SiCOH、SiO、SiCO。具有这种结构的器件，在氧环境高温退火后，氧原子沿着第二侧墙230扩散至第二栅堆叠400的高 k栅介质层206中，进而降低其PMOS器件的阈值电压，而受Si3N4第一侧墙缓冲层216的保护，氧原子不会扩散至NMOS器件，NMOS器件的阈值电压将不受影响，有效实现了对PMOS器件的阈值电压的调节并且提高了器件的整体性能，此外，采用低k材料形成侧墙结构，还有效的降低了器件的寄生电容。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种制造半导体器件的方法，所述方法包括提供具有相互隔离的NMOS区域和PMOS区域的半导体衬底；在所述NMOS区域上形成第一栅堆叠，以及在所述PMOS区域上形成第二栅堆叠，其中所述第一栅堆叠和第二栅堆叠包括高k栅介质层和金属栅电极；在所述第一栅堆叠侧壁形成第一侧墙缓冲层，并在所述第一侧墙缓冲层的侧壁形成第一侧墙，以及在所述第二栅堆叠的侧壁形成第二侧墙，其中所述第二侧墙采用低k介质材料形成；在所述NMOS区域和PMOS区域上分别形成相应的源/漏区后，对所述器件在氧气环境进行退火，以使氧气环境中的氧原子通过所述第二侧墙扩散到所述第二栅堆叠的高k栅介质层中。
2.根据权利要求1所述的方法，其中所述第一侧墙缓冲层由氮化物或氧化物形成。
3.根据权利要求1所述的方法，其中所述第一侧墙缓冲层的厚度为2至10纳米。
4.根据权利要求1所述的方法，其中所述第一侧墙采用低k介质材料形成。
5.根据权利要求1或4所述的方法，其中形成所述第一和第二侧墙的低k介质材料的相对介电常数小于3. 5。
6.根据权利要求1或4所述的方法，其中形成所述第一和第二侧墙的低k介质材料包括:SiC0H、Si0 或 SiCO。
7.根据权利要求1至4中任一项所述的方法，其中所述第一和第二侧墙的厚度为2至 100纳米。
8.一种半导体器件，所述器件包括具有相互隔离的NMOS区域和PMOS区域的半导体衬底；形成于所述NMOS区域和PMOS区域的源/漏区；形成于所述NMOS区域的源/漏区之间的第一栅堆叠，以及形成于所述PMOS区域的源/ 漏区之间的第二栅堆叠，其中所述第一栅堆叠和第二栅堆叠包括高k栅介质层和金属栅电极；以及形成于所述第一栅堆叠的侧壁的第一侧墙缓冲层，形成于所述第一侧墙缓冲层的侧壁的第一侧墙，形成于所述第二栅堆叠的侧壁的第二侧墙，其中所述第二侧墙采用低k介质材料形成，所述第二侧墙充当氧原子扩散至第二栅堆叠的高k栅介质层中的通道。
9.根据权利要求8所述的器件，其中所述第一侧墙缓冲层由氮化物或氧化物形成。
10.根据权利要求8所述的器件，其中所述第一侧墙缓冲层的厚度为2至10纳米。
11.根据权利要求8所述的器件，其中所述第一侧墙采用低k介质材料形成。
12.根据权利要求8或11所述的器件，其中形成所述第一和第二侧墙的低k介质材料的相对介电常数小于3. 5。
13.根据权利要求8或11所述的器件，其中形成所述第一和第二侧墙的低k介质材料包括:SiC0H、Si0 或 SiCO。
14.根据权利要求8至11中任一项所述的器件，其中所述第一和第二侧墙的厚度为大约2至100纳米。
全文摘要
一种半导体器件及其制造方法，所述方法在形成栅堆叠后，在NMOS区域的第一栅堆叠上形成第一侧墙缓冲层；然后在PMOS区域的第二栅堆叠上形成第二侧墙；其中第一侧墙缓冲层由氮化物或氧化物材料形成，第二侧墙由低k介质材料形成；然后在氧环境中进行高温退火，以使氧气环境中的氧原子通过所述第二侧墙扩散到所述第二栅堆叠的高k栅介质层中，而第一侧墙缓冲层阻挡氧原子扩散至第一栅堆叠中。本发明的实施例可以用于CMOS器件工艺或相关领域的半导体工艺。
文档编号H01L21/28GK102214609SQ20101014203
公开日2011年10月12日 申请日期2010年4月7日 优先权日2010年4月7日
发明者尹海洲, 朱慧珑, 骆志炯 申请人:中国科学院微电子研究所