专利名称：薄膜电阻器的制造方法
技术领域：
本发明涉及一种半导体的制造方法，尤其涉及一种集成电路中薄膜电阻器的制造 方法。
背景技术：
设计工程师包括对集成电路(IC)中薄膜电阻器(TFR)的设计。在设计阶段控制 的参数包括薄膜电阻器(TFR)的片电阻与电阻温度系数(TCR)。电阻温度系数(TCR)为每 单位温度变化，片电阻变化的情形。由于后沉积层的工艺温度会影响前沉积层的片电阻(sheet resistance)与电阻 温度系数(TCR)，因此，控制集成电路(IC)不同层上薄膜电阻器(TFR)的片电阻与电阻温度 系数(TCR)是复杂的。改善的薄膜电阻器整合方法是令人期待的。
发明内容
为了解决现有技术的问题，本发明实施例中，提供一种薄膜电阻器的制造方法，包 括形成一掺杂区于一半导体基板中；形成一介电层于该基板上；形成一薄膜电阻器于该 介电层上；形成一接触孔于该介电层中，使得该接触孔露出该掺杂区；形成一导电垫层于 该接触孔的侧壁；以及同时对该薄膜电阻器与该导电垫层实施一快速热回火。本发明实施例中，提供一种薄膜电阻器的制造方法，包括形成一掺杂区于一半导 体基板中；形成一介电层于该基板上；形成一薄膜电阻器于该介电层上；形成一接触孔于 该介电层中，其中该接触孔露出一部分的该掺杂区；以及于形成该接触孔之后，对该薄膜电 阻器实施一快速热回火。本发明可减少工艺时间，且经调整后的薄膜电阻器(TFR)特性不会因后续第二次 的回火步骤而受影响。为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配 合所附附图，作详细说明如下
图IA 图II为本发明一实施例，一种包括至少一薄膜电阻器(TFR)的集成电路 (IC)的形成方法。图2A 图2B揭示三个步骤，其可取代部分图IA 图II所示的方法。图3A 图3C揭示形成薄膜电阻器(TFR)的步骤，其可取代图IA 图II或图2A 图2B的方法。图4A 图4C揭示另一形成薄膜电阻器(TFR)的步骤，其可取代图IA 图II或 图2A 图2B的方法。其中，附图标记说明如下
100 集成电路；110、210、310、410 (半导体)基板；112、212 掺杂区；120、220、185、285、320、420 第一层(层间介电层)(内连线层)；130、180、230、280、470a、470b 氧化层；140,240 电阻器材料层(电阻膜层)(电阻层)(铬化硅层)；140b 薄膜电阻器主体；142,242 电阻器(薄膜电阻器)；150 覆盖层；150a、150b、160a、160b、250a、250b、260a、260b 接触端；160、330a、330b、430a、430b 导电层(钨层)；170 第一光致抗蚀剂层；171a、171b 电阻掩模；190,290 导电垫层；191、291 快速热回火步骤；192、292、196a、196b、196c 接触孔；193,293 导电插栓(钨插栓)；194、294a、294b 导电接触端；195 金属间介电层；198a、198b、198c 接触端；340a、340b、440a、440b 铜铝层；350a、350b、450a、450b (氮化钛、氮化钽、钨化钛或钨化钽)导电层；360,480 坦覆层(电阻器材料)；360a、360b、460a、460b (图案化)光致抗蚀剂掩模；361、481 金属电阻器；361b,481b 金属电阻器底部；370 第二掩模(光致抗蚀剂材料平坦层)(光致抗蚀剂)。
具体实施例方式图IA 图II显示一整合方法的一第一实施例，包括于一集成电路(IC)IOO中制 作一薄膜电阻器142。图IA 图II的实施例包括使用一单一热处理(回火步骤)，以调整 一薄膜电阻器(TFR)的参数(电阻温度系数(TCR)与片电阻)以及对一接触垫(阻障)层 进行回火。图IA显示于一半导体基板110上，依序形成多个层。基板110可例如为一硅基板、 一三-五族化合物基板、一其上形成有一半导体层的玻璃基板、一液晶显示器(IXD)基板或 其类似基板。基板110具有多个形成于其表面的元件(也即晶体管、电容器)。一掺杂区 112(如图IE 图II所示)，形成于半导体基板110中。此实施例中，于基板110上，形成一层间介电层(ILD)材质的第一层120(也可为 一内层介电层或金属间介电层(IMD))。选择适当层间介电层(ILD)材质以缩小尺寸、减少传递延迟及相邻导线间的串音。层间介电层(ILD) 120可由一例如二氧化硅的氧化层所构 成。在具有较小关键尺寸的先进技术中，可使用各种不同的层间介电层(ILD)材质，例如 中介电常数介电材质、介电常数低于3. 5的低介电常数介电材质或介电常数低于3. 0的超 低介电常数介电材质。举例来说，层间介电层(ILD)材质可使用例如未掺杂硅玻璃(USG)、 磷硅玻璃(PSG)、氟硅玻璃(FSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)。其他实施例中， 层间介电层(ILD) 120的材质可为多孔型或无孔型碳二氧化硅，例如购自加州圣克拉拉应 用材料公司的“BLACK DIAMOND”或“BLACKDIAMOND II ”碳二氧化硅或购自荷兰阿米勒ASM International 公司的 “AURORA”、“AURORA 2. 7” 或“AURORA ULK” 碳二氧化硅。层间介电层(ILD) 120可为一内连线结构的一部分。内连线结构具有多层介电层， 其包含填入有导电材质(例如铜)的沟槽与介层窗，以分别于层内与层间形成连接。内连 线层120可借由镶嵌工艺而形成，包括沉积介电材质，形成与填满沟槽及介层窗，以及平坦 化层间介电层(ILD)。于层间介电层(ILD) 120上，借由化学气相沉积(CVD)形成覆盖一高品质、低杂质 的氧化层130。例如可借由一等离子体辅助化学气相沉积(PECVD)工艺自硅烷形成氧化层 130。二氧化硅可自二氯硅烷或硅烷与氧沉积而来，例如在一数百毫托至数托的压力下。高 密度等离子体沉积自硅烷与氧/氩的二氧化硅可用来形成一无氢膜。此外，等离子体辅助 化学气相沉积(PECVD)膜于非平面表面上提供不错的坦覆性，如图IE 图IH所示。借由 剧烈的离子轰击(自垂直表面喷溅沉积分子至水平表面)以提供形成坦覆性覆盖的能力。于氧化层130上，形成一电阻器材料层140。某些实施例中，电阻器材料为厚度大 约200埃或更薄的铬化硅(SiCr)。某些实施例中，电阻器材料层140可由其他电阻器材料 所构成，例如由铬化镍(NiCr)、钽(Ta)、氧硅化铬(CrSiO)或氮硅化铬(CrxSiyNz)所构成。于电阻膜层140上，形成一覆盖层150。覆盖层150可例如为氮化钛(TiN)、氮化 钽(TaN)、钨化钛(TiW)或钨化钽(TaW)。某些实施例中，覆盖层150的厚度大约为100 1，000埃。覆盖层150可避免下层氧化且作为一与后续沉积金属接触的胶层。为避免下层 氧化，沉积覆盖层150可于腔室内进行，不须将基板110移出工艺设备。某些实施例中，电 阻层140与覆盖层150可于设备中的相同腔室内形成。某些实施例中，电阻层140与覆盖 层150可于一密封集束型设备中的不同腔室内形成，在真空下利用一自动元件传送基板于 腔室间或在钝气或还原气体环境下进行，以避免污染物质。于覆盖层150上，形成一导电层160。导电层160可由一耐高温且对含钛(Ti)或 钽(Ta)层具有高蚀刻选择性的材料所构成，例如厚度大约500 2，500埃借由化学气相沉 积(CVD)沉积的钨层。沉积例如钨的材料可于不同设备中的腔室外进行。图IB显示于钨层160上，形成一第一光致抗蚀剂层170，以图案化电阻器142，如 图IE 图II所示。蚀刻基板露出区域，以移除导电层160、覆盖层150及电阻器材料层 140。之后，移除第一光致抗蚀剂层170。图IC显示移除电阻器材料层140、覆盖层150及导电层160露出区域后的基板 110(保留的区域将形成薄膜电阻器(TFR) 142)。沉积且图案化一第二光致抗蚀剂层，以形 成电阻掩模171a与171b，如图IC所示。请参阅图1D，图案化基板，以蚀刻导电层160及覆盖层150，终止于下层的铬化硅 (SiCr)层140，可使用例如干蚀刻的各向异性蚀刻。移除留下的电阻掩模171a与171b。于一溶液中，对基板进行选择性湿蚀刻，以移除露出的覆盖层150，然不影响下层的铬化硅 (SiCr)层140。图ID显示一结构，连接接触端150a、160a、150b与160b的薄膜电阻器主体 140b。请参阅图1E，于薄膜电阻器(TFR) 142的主体140b及接触端160a与160b上，形成 一坦覆性、高品质、低杂质的氧化层180。氧化层180可借由用来形成氧化层130 (例如一硅 烷工艺)的相同工艺而形成。氧化层180可保护薄膜电阻器(TFR) 142避免其氧化。于氧 化层180上，形成另一层间介电层(ILD)185。某些实施例中，对层间介电层(ILD)185进行 平坦化，以使层间介电层185的上表面位于氧化层180顶部的上方，结构如图IE所示。图 IE的实施例中，层间介电层(ILD) 185选择的厚度与其他内连线层间介电层(ILD)的层间介 电层(ILD)厚度相称，然并不限定与薄膜电阻器(TFR)的电阻器材料层140、覆盖层150与 导电层160的厚度相称。也如图IE所示，基板110包含位于其上表面的掺杂区112。掺杂 区112为一代表例，本发明并不限定基板110中掺杂区的数目及位置。某些实施例中，图IA 图IE所示的工艺步骤中，并无实施回火步骤。如图IF所示，于层间介电层120与185中，形成一接触孔192。接触孔192可借 由例如反应性离子蚀刻的各向异性蚀刻而形成。接触孔192露出掺杂区112。于层间介电 层185上，形成一坦覆性导电垫层190(例如钛(Ti)、氮化钛(TiN)或氮化钽(TaN))，衬于 接触孔192的侧壁与底部。于形成导电垫层190后，进行一快速热回火(RTA)步骤191。较佳为同时于薄膜电 阻器与导电垫层上实施快速热回火(RTA)。回火温度介于大约500 600度。某些实施例 中，快速热回火会提升薄膜电阻器的温度至大约550度或更高。图IG显示于一填充步骤后，基板110于接触孔192中形成一例如钨材料的导电插 栓193。之后，对钨插栓193进行研磨。图IH显示于导电插栓193上，形成一导电接触端194。导电接触端194可由例如 铝的金属所构成。图II显示在集成电路(IC)IOO的结构中，于形成另一金属间介电层(IMD) 195 后，平坦化金属间介电层(IMD) 195，形成接触孔196a、196b与196c，于接触孔196a、196b 与196c中，填入导电材料，以及于金属间介电层(IMD) 195表面，形成接触端198a、198b与 198c。接触端198a与198b因此连接至薄膜电阻器142的接触端160a与160b。图IA 图II所示的工艺中，一单一快速热回火(RTA)步骤对薄膜电阻器 (TFR) 142与导电垫层190提供一预期的热处理。快速热回火(RTA)步骤的设计为要提供 热处理，以使薄膜电阻器(TFR) 142达到其目标电阻温度系数(TCR)与片电阻。本领域普 通技术人员可选择一适当的快速热回火(RTA)时间与温度，以达到一预期的电阻温度系数 (TCR)与片电阻。因此，薄膜电阻器(TFR) 142的电阻温度系数(TCR)与片电阻在达到其目 标电阻温度系数(TCR)与片电阻后，不会受一非预期的热处理影响。此外，工艺时间与复杂 性也因回火步骤的减少而降低。虽图II显示一单一金属间介电层(IMD) 195位于层间介电层(ILD) 185上，然任意 预期数目的金属间介电层(IMD)可提供于层间介电层185上，获得一适当的集成电路(IC) 内连线结构设计。图2A与图2B显示与图IA 图II所示方法的差异。实施图IA 图IE所示步骤，
7以形成一具有与上述薄膜电阻器(TFR) 142相同结构的薄膜电阻器(TFR) 242。这些步骤将 不再赘述。图2A与图2B所指元件均对应于图IE所指元件，仅编号数字增加100。因此，图 2A与图2B所指的基板210、掺杂区212、层间介电层(ILD) 220、氧化层230、铬化硅层240、 电阻器242、接触端250a、250b、260a与260b、氧化层280、层间介电层(ILD) 285、导电垫层 290、快速热回火步骤291及导电插栓293分别与图IE所指的基板110、掺杂区112、层间介 电层(ILD) 120、氧化层130、铬化硅层140、电阻器142、接触端150a、150b、160a与160b、氧 化层180、层间介电层(ILD) 185、导电垫层190、快速热回火步骤191及导电插栓193相同， 遂此处不再针对各别元件赘述。于沉积层间介电层(ILD) 285后，于掺杂区212上，形成接触孔，以及形成一坦覆性 导电垫层290，衬于接触孔292的底部与侧壁(结构如图IF于进行快速热回火步骤191前 所示)。如图2A所示，之后，以例如化学机械研磨(CMP)的方式实施一平坦化步骤，以移除 接触端260a与260b顶部上的所有材料，包括接触孔292上的材料。此实施例中，层间介电 层(ILD)285于平坦化步骤后的厚度可与层间介电层(ILD)220的厚度不同。之后，如图2A所示，于平坦化步骤后，实施一例如快速热回火步骤(RTA) 291的热 处理，以使薄膜电阻器(TFR)242同时获得一预期的电阻温度系数(TCR)与片电阻，并对导 电垫层290进行回火。如图IA 图II所述实例，一单一回火步骤的实施可达到上述功能， 避免薄膜电阻器(TFR)参数经快速热回火步骤(RTA) 291调整后进行第二次回火步骤。如图2B所示结构，接触端260a、260b与导电插栓293已提供于结构上表面。因 此，于结构上，可直接形成导电接触端294a与294b (例如铝)，不须于层间介电层(ILD) 285 上形成一金属间介电层，如图2B所示。虽图2B显示一单一导电接触端294b连接导电插栓 293与接触端260b，然其他实施例中，于电阻器242与掺杂区212上，可提供分离型接触端， 相似于图II中接触端198b与198c的使用。图3A 图3C显示另一形成一薄膜电阻器(TFR)的整合技术，可取代图IA 图 ID所示步骤。如图IA 图ID所描述方法，使用两光掩模以形成薄膜电阻器(TFR)。与图 IA 图II或图2A 图2B所述实例相较，本实施例使用不同技术形成薄膜电阻器(TFR)， 然后续的层间介电层(ILD)沉积与回火步骤可相同。请参阅图3A，提供一堆叠结构，包括基板310、层间介电层(ILD)320、一导电层 330a与330b (例如厚度大约250埃的氮化钛(TiN)、氮化钽(TaN)、钨化钛(TiW)或钨化钽 (Taff)层)、一厚度大约4，000埃的铜铝层340a与340b以及一厚度大约400埃的氮化钛 (TiN)、氮化钽(TaN)、钨化钛(TiW)或钨化钽(TaW)导电层350a与350b (氮化钛(TiN)导 电层350a与350b沉积的厚度大于导电层330a与330b，以允许部分氮化钛(TiN)于后续蚀 刻金属电阻器的过程中被移除)。于导电层350a与350b上，形成一图案化光致抗蚀剂掩模 360a与360b。蚀刻上述堆叠结构，以移除氮化钛(TiN)层与铜铝层中心露出的区域，上述 蚀刻后的结构如图3A所示。图3B显示一第二掩模370。借由例如灰化的方式移除图3A的光致抗蚀剂掩模 360a与360b。之后，沉积一坦覆层360，包括一例如铬化硅(SiCr)、铬化镍(NiCr)、钽(Ta)、 氧硅化铬(CrSiO)或氮硅化铬(CrxSiyNz)的电阻器材料。于结构上，借由例如旋转涂布的 技术沉积一光致抗蚀剂材料平坦层370。对光致抗蚀剂370进行曝光及显影，使得位于部分 后续将被移除的电阻器材料360上的部分光致抗蚀剂370可被移除，如图3B所示。
请参阅图3C，借由蚀刻电阻器材料360的露出区域，以形成金属电阻器361。蚀刻 过程也会移除导电层350a与350b的部分氮化钛材料，使得氮化钛(TiN)导电层350a与 350b的厚度剩下大约250埃。之后，借由例如灰化的方式移除光致抗蚀剂370，结构如图3C 所示。元件的电阻取决于金属电阻器底部361b的性质。于形成如图3A 图3C所示的薄膜电阻器(TFR)后，使集成电路(IC)完整化的剩 余步骤可参照如图IE 图II或如图1E、图2A 图2B所描述的步骤。图IE 图II所描述的步骤包括沉积层间介电层(ILD) 185、形成接触孔192、沉积 导电垫层190、实施快速热回火步骤191、填充接触孔、形成金属间介电层(IMD) 195、形成接 触孔196a、196b与196c、填充接触孔以及形成接触端198a、198b与198c。本实施例可实施 些许工艺变化，例如于实施快速热回火步骤191时，可将基板温度自400度提升至500度并 持续30分钟。图1E、图2A 图2B所描述的步骤包括沉积层间介电层(ILD) 285、形成接触孔 292、沉积导电垫层290、实施平坦化步骤、实施快速热回火步骤291、填充接触孔以及形成 导电接触端294a与294b。本实施例可实施些许工艺变化，例如于实施快速热回火步骤291 时，可将基板温度自400度提升至500度并持续30分钟。图4A 图4C显示另一仅使用单一光掩模形成一薄膜电阻器(TFR)的整合技 术。请参阅图4A，提供一堆叠结构，包括基板410、层间介电层(ILD)420、一导电层430a与 430b (例如厚度大约250埃的氮化钛(TiN)、氮化钽(TaN)、钨化钛(TiW)或钨化钽(TaW) 层)、一厚度大约4，000埃的铜铝层440a与440b以及一厚度大约250埃的氮化钛(TiN)、 氮化钽(TaN)、钨化钛(TiW)或钨化钽(TaW)导电层450a与450b。于导电层450a与450b 上，形成一图案化光致抗蚀剂掩模460a与460b。蚀刻上述堆叠结构，以移除氮化钛(TiN) 层与铜铝层中心露出的区域，上述蚀刻后的结构如图4A所示。请参阅图4B，移除光致抗蚀剂掩模460a与460b。于氮化钛(TiN)导电层450a与 450b上，形成一氧化层470a与470b。之后，沉积一电阻器材料(例如铬化硅(SiCr)、铬化 镍(NiCr)、钽(Ta)、氧硅化铬(CrSiO)或氮硅化铬(CrxSiyNz))的坦覆层480。结构如图4B 所示。请参阅图4C，之后，以例如化学机械研磨(CMP)的方式对结构进行平坦化，以移除 位于氧化层470a与470b上的部分电阻器材料480，形成金属电阻器481。元件的电阻取决 于金属电阻器底部481b的性质。于形成如图4A 图4C所示的薄膜电阻器(TFR)后，使集成电路(IC)完整化的剩 余步骤可参照如图IE 图II或如图1E、图2A 图2B所描述的步骤。图IE 图II所描述的步骤包括沉积层间介电层(ILD) 185、形成接触孔192、沉积 导电垫层190、实施快速热回火步骤191、填充接触孔、形成金属间介电层(IMD) 195、形成接 触孔196a、196b与196c、填充接触孔以及形成接触端198a、198b与198c。本实施例可实施 些许工艺变化，例如于实施快速热回火步骤191时，可将基板温度自400度提升至500度并 持续30分钟。图1E、图2A 图2B所描述的步骤包括沉积层间介电层(ILD) 285、形成接触孔 292、沉积导电垫层290、实施平坦化步骤、实施快速热回火步骤291、填充接触孔以及形成 导电接触端294a与294b。本实施例可实施些许工艺变化，例如于实施快速热回火步骤291时，可将基板温度自400度提升至500度并持续30分钟。因此，不同制造薄膜电阻器的方法描述于上，包括形成一掺杂区于一半导体基板 中；形成一介电层于基板上；形成一薄膜电阻器于介电层上；形成一接触孔于介电层中，其 中接触孔露出一部分的掺杂区；以及于形成接触孔之后，对薄膜电阻器实施一快速热回火。 本发明于形成接触孔之前，省略对薄膜电阻器(TFR)进行一分离回火步骤，可减少工艺时 间，且经调整后的薄膜电阻器(TFR)特性不会因后续第二次的回火步骤而受影响。虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普 通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围 当视所附的权利要求所界定的范围为准。
权利要求
1.一种薄膜电阻器的制造方法，包括 a形成一掺杂区于一半导体基板中；b形成一介电层于该基板上； c形成一薄膜电阻器于该介电层上； d形成一接触孔于该介电层中，其中该接触孔露出该掺杂区； e形成一导电垫层于该接触孔的侧壁；以及 f同时对该薄膜电阻器与该导电垫层实施一快速热回火。
2.如权利要求1所述的薄膜电阻器的制造方法，其中于步骤c与e之间不实施回火步马聚ο
3.如权利要求1所述的薄膜电阻器的制造方法，其中于实施步骤e之后，对该薄膜电阻 器进行回火。
4.如权利要求3所述的薄膜电阻器的制造方法，其中对该薄膜电阻器进行单次回火。
5.如权利要求1所述的薄膜电阻器的制造方法，其中该薄膜电阻器包括一金属电阻ο
6.如权利要求1所述的薄膜电阻器的制造方法，其中该快速热回火提升该薄膜电阻器 的温度至550度或更高。
7.如权利要求1所述的薄膜电阻器的制造方法，还包括形成一第二介电层于该薄膜电 阻器上，以及平坦化该第二介电层，以露出该薄膜电阻器的接触端。
8.一种薄膜电阻器的制造方法，包括 a形成一掺杂区于一半导体基板中；b形成一介电层于该基板上； c形成一薄膜电阻器于该介电层上；d于该薄膜电阻器进行回火之前，形成一接触孔于该介电层中，其中该接触孔露出一部 分的该掺杂区；以及e于形成该接触孔之后，对该薄膜电阻器实施一快速热回火。
9.如权利要求8所述的薄膜电阻器的制造方法，其中于步骤c之后，实施步骤d，且于 步骤c与e之间对该薄膜电阻器不实施回火步骤。
10.如权利要求8所述的薄膜电阻器的制造方法，其中于步骤c之后，实施步骤d，且于 步骤e之前，对该薄膜电阻器不实施回火步骤。
11.如权利要求8所述的薄膜电阻器的制造方法，其中该薄膜电阻器包括一金属电阻ο
12.如权利要求8所述的薄膜电阻器的制造方法，还包括于步骤d之后，形成一导电垫 层，包括氮化钛或氮化钽，以及步骤e包括同时对该导电垫层与该薄膜电阻器实施一快速 热回火。
13.如权利要求8所述的薄膜电阻器的制造方法，其中该快速热回火提升该薄膜电阻 器的温度至550度或更高。
14.如权利要求8所述的薄膜电阻器的制造方法，还包括形成一第二介电层于该薄膜 电阻器上，以及平坦化该第二介电层，以露出该薄膜电阻器的接触端。
15.如权利要求8所述的薄膜电阻器的制造方法，还包括填入一导电材料于该接触孔中，以及形成一导电路径，连接该薄膜电阻器的其中之一接触端与该接触孔中的该导电材 料。
全文摘要
本发明提供一种薄膜电阻器的制造方法，包括形成一掺杂区于一半导体基板中；形成一介电层于该基板上；形成一薄膜电阻器于该介电层上；于该薄膜电阻器进行回火之前，形成一接触孔于该介电层中，其中该接触孔露出一部分的该掺杂区；以及于形成该接触孔之后，对该薄膜电阻器实施一快速热回火。本发明可减少工艺时间，且经调整后的薄膜电阻器(TFR)特性不会因后续第二次的回火步骤而受影响。
文档编号H01C17/075GK102129900SQ20101017023
公开日2011年7月20日 申请日期2010年4月27日 优先权日2010年1月15日
发明者亚历山大·卡尼斯基, 刘铭棋, 匡训沖, 叶德强, 喻中一, 赵治平 申请人:台湾积体电路制造股份有限公司