专利名称：多芯片模块的制作方法
技术领域：
本发明涉及一种多芯片模块，尤指一种可应用在S0D6封装以及内建有功率金氧半晶体管(POWER M0SFET)的多芯片模块，该多芯片模块作为单节锂电池的保护电路。
背景技术：
参考图1。图1为传统单节锂电池装置示意图。单节锂电池装置1有各种保护机构存在。若一个单节锂电池装置1充电过度，其中便可能会有强烈的放热反应，以及造成火灾的潜在性将会增加。目前市面上的单节锂电池装置1主要是由单节锂电池芯10加上单节锂电池保护板12所组成。前述单节锂电池装置1中，单节锂电池保护板12上的电路用来防止单节锂电池芯10充电过度。单节锂电池保护板12主要是由几颗电阻R1、R2、电容C以及一颗单节锂电池保护 IC 120搭配一颗功率金氧半晶体管IC 122焊接在一电路板(未标示)所组成，其中功率金氧半晶体管IC 122包含有两个功率金氧半晶体管(POWER M0SFET)M1、M2。在单节锂电池装置1中，借助单节锂电池保护IC 120的致能，功率金氧半晶体管IC 122中的一个功率金氧半晶体管Ml可防止电流自单节锂电池芯10流出，另一个功率金氧半晶体管M2则可防止电流流进单节锂电池芯10内。单节锂电池装置1中的单节锂电池保护IC 120通常采用小外型晶体管(S0T26)封装而成，功率金氧半晶体管IC 122通常采用TSS0P8封装而成。另外，市面上也有内建功率金氧半晶体管的单节锂电池保护IC，而这种二合一的单节锂电池保护IC采用TSS0P8与MS0P8而成。然而，采用TSS0P8封装的单节锂电池保护 IC,其体积相当庞大(长X宽X高约为435mmX3. 15mmX0. 92mm)，如此庞大的封装体积不能符合轻薄短小的产品设计目标。
发明内容
有鉴于此，本发明的目的在于提供一种利用小外型晶体管(Small Outline Transistor 26 ；SOT 26)封装而成的多芯片模块，多芯片模块为一种内建有功率金氧半晶体管的单节锂电池保护集成电路(IC)。依据一实施例，本发明的多芯片模块包括一接脚框架、一电力开关芯片及一电池保护芯片。接脚框架具有一芯片置放区、一第一接脚、一第二接脚、一第三接脚、一第四接脚、 一第五接脚及一第六接脚，其中，第二接脚与第五接脚电连接于芯片置放区，其余接脚各自电性隔离设置。电力开关芯片具有一第一顶面与一第一底面，其中，该第一底面电性连接地设置于芯片置放区上，以及，电力开关芯片的一第一顶面电性连接第一接脚与第三接脚。电池保护芯片具有一第二顶面与一第二底面，该第二底面电性隔离地设置在电力开关芯片的第一顶面的局部区域，以及，电池保护芯片的一第二顶面电性连接电力开关芯片的第一顶面、第一接脚、第四接脚以及第六接脚。依据另一实施例，本发明的多芯片模块中，包括一接脚框架，一电力开关芯片及一电池保护芯片。接脚框架具有一芯片置放区、一第一接脚、一第二接脚、一第三接脚、一第四接脚、 一第五接脚及一第六接脚，其中，该第二接脚与该第五接脚电连接于该芯片置放区，其余接脚各自电性隔离设置；一电力开关芯片，具有一第一顶面与一第一底面，其中，该第一底面电性连接地设置于该芯片置放区上，该第一顶面电性连接该第一接脚与该第三接脚；及一电池保护芯片，具有一第二顶面与一第二底面，电池保护芯片的设置位置可以从前述实施例的电力开关芯片的第一顶面的局部区域上，改为电性隔离地设置在芯片置放区上，该第二顶面电性连接该第一顶面、该第一接脚、该第四接脚以及该第六接脚。综上所述，本发明的实施例的多芯片模块为一种内建功率金氧半晶体管的单节锂电池保护IC，其采用SOT 26封装而成(体积的长X宽X高约为2. 95mmXl. 56mmXl. 11mm)。 因此，本发明的实施例的多芯片模块借助小外型晶体管SOT沈封装来达到降低成本的需求，并使得此二合一的多芯片模块能够轻薄短小，在市场上更具优势。
图1为传统单节锂电池装置示意图；图2A为本发明的一实施例的多芯片模块的脚位配置示意图；图2B为本发明的另一实施例的多芯片模块的脚位配置示意图；图3为本发明的一实施例的多芯片模块的应用电路示意图；图4A为本发明的一实施例的电池保护芯片的脚位配置示意图；图4B为本发明的另一实施例的电池保护芯片的脚位配置示意图；图5A为本发明的一实施例的电力开关芯片的脚位配置示意图；图5B为本发明的另一实施例的电力开关芯片的脚位配置示意图；图6A为本发明的一实施例的多芯片模块的封装架构示意图；图6B为本发明的一实施例的多芯片模块的封装架构示意图；图7A为本发明的一实施例的多芯片模块的封装架构示意图；图7B为本发明的一实施例的多芯片模块的封装架构示意图；图8A为本发明的一实施例的多芯片模块的封装架构示意图；图8B为本发明的一实施例的多芯片模块的封装架构示意图；图9A为本发明的一实施例的多芯片模块的封装架构示意图；图9B为本发明的一实施例的多芯片模块的封装架构示意图。主要元件附图标记说明公知单节锂电池装置1单节锂电池芯10单节锂电池保护板12电阻 R1、R2电容 C单节锂电池保护IC 120功率金氧半晶体管IC 122
功率金氧半晶体管(POWER M0SFET)M1、M2本发明多芯片模块2、2，、3、3，第一接脚Pim第二接脚PIN2第三接脚PIN3第四接脚PIN4第五接脚PIN5第六接脚PIN6单节锂电池芯3电阻 R1、R2电容 C电池保护芯片20、30顶面 202、302底面 204、304过充电控制输出垫片OC过放充电控制输出垫片OD工作电压输入垫片VCC接地垫片GND电流检测垫片CS电力开关芯片22、32顶面 222、322/S 224>324第一源极区域221、321第一栅极区域225、325第二源极区域223、323第二栅极区域227、327接脚框架21、31芯片置放区211、31具体实施例方式参照图2A，图2A为本发明的一实施例的多芯片模块的脚位配置示意图。多芯片模块2采用小外型晶体管(Small Outline Transistor 26 ；SOT 26)封装而成，其具有6根接脚，本实施例中，该6根接脚的功能定义分别为第一接脚Pim为一共同接地接脚(GND)， 第二接脚PIN2与第五接脚PIN5为一共同漏极接脚(DU)，第三接脚PIN3为一负载接脚 (BATN)，第四接脚PIN4为一过电流侦测接脚(CS)，第六接脚PIN6为一电池电压侦测接脚 (VCC)。另外，参照图2B。图2B为本发明的另一实施例的多芯片模块的脚位配置示意图。 本发明另一实施例的多芯片模块2的脚位配置，其6根接脚的功能可以定义为第一接脚Pim为一负载接脚(BATN)，第二接脚PIN2与第五接脚PIN5为一共同漏极接脚(D12)，第三接脚PIN3为一共同接地接脚(GND)，第四接脚PIN4为一电池电压侦测接脚(VCC)，第六接脚PIN6为一过电流侦测接脚(CS)。配合图2A，参考图3。图3为本发明的一实施例的多芯片模块的应用电路示意图。 在应用上，多芯片模块2可以连同一单节锂电池芯3、几颗电阻R1、R2及电容C可以被焊接在一电路板(未标示)上，以组成一单节锂电池装置(未标示)。如图3所示，多芯片模块 2的第三接脚PIN3与第四接脚PIN4之间可以连接电阻R2，作为电流侦测的用途。另外，第一接脚Pim与第六接脚PIN6之间连接电阻Rl、电容C与单节锂电池芯3，以从单节锂电池芯3取得工作电压。前述中，本实施例采用小外型晶体管(Small Outline Transistor 26 ；SOT 26)封装而成的多芯片模块2提供了轻薄短小的封装体积，进而提升电路板与单节锂电池装置整体的使用空间。参考图4A。图4A为本发明的一实施例的电池保护芯片的脚位配置示意图。电池保护芯片20具有一顶面202与一底面204，其中电池保护芯片20的顶面202具有一过充电控制输出垫片0C、一过放充电控制输出垫片0D、一工作电压输入垫片VCC、一接地垫片GND 及一电流检测垫片CS。另外，图4B为本发明的另一实施例的电池保护芯片的脚位配置示意图。电池保护芯片30具有一顶面302与一底面304，其中电池保护芯片30的顶面302具有一过充电控制输出垫片0C、一过放充电控制输出垫片0D、一工作电压输入垫片VCC、一接地垫片GND及一电流检测垫片CS。参考图5A。图5A为本发明的一实施例的电力开关芯片的脚位配置示意图。电力开关芯片22具有一顶面222与一底面224，其中电力开关芯片22具有两个功率金氧半晶体管(POWER M0SFET)。电力开关芯片22的底面2 为该两个功率金氧半晶体管的漏极共同接点(common drain)，同时，电力开关芯片22的顶面222具有一第一源极区域221、一第一栅极区域225、一第二源极区域223及一第二栅极区域227。图5B为本发明的另一实施例的电力开关芯片的脚位配置示意图。电力开关芯片32具有一顶面322与一底面324，其中电力开关芯片32具有两个功率金氧半晶体管(POWER M0SFET)。电力开关芯片32的底面3 为该两个功率金氧半晶体管的漏极共同接点(common drain)，同时，电力开关芯片32的顶面322具有一第一源极区域321、一第一栅极区域325、一第二源极区域323及一第二栅极区域327。配合图2A、图4A及图5A，参考图6A。图6A为本发明的一实施例的多芯片模块的封装架构示意图。多芯片模块2包括一接脚框架21、一电力开关芯片22及一电池保护芯片20。其中，接脚框架21具有一芯片置放区211、一第一接脚Pim、一第二接脚PIN2、一第三接脚PIN3、一第四接脚PIN4、一第五接脚PIN5及一第六接脚PIN6。其中，第二接脚PIN2 与第五接脚PIN5电连接于芯片置放区211，其余接脚？1附1讯3、？1附、？讯6各自电性隔离设置。电力开关芯片22的底面224电性连接地设置于芯片置放区211上，且电力开关芯片22的顶面222电性连接第一接脚Pim与第三接脚PIN3。其中，电力开关芯片22的底面 2M通过导电胶与芯片置放区211电性连接。另外，电力开关芯片22的顶面222上的第一源极区域221通过导线与第三接脚PIN3电性连接，第二源极区域223则通过导线与第一接脚Pim电性连接。电池保护芯片20的底面204电性隔离地设置在电力开关芯片22的顶面222的局部区域上，同时，电池保护芯片20的顶面202则是电性连接于电力开关芯片22的顶面222、 第一接脚PIN1、第四接脚PIN4以及第六接脚PIN6。其中，电池保护芯片20通过隔离胶设置在电力开关芯片22的顶面222局部区域上。同时，电池保护芯片20的顶面202上的过充电控制输出垫片OC通过导线电连接于电力开关芯片22的顶面222上的第一栅极区域225。而，过放充电控制输出垫片OD则是通过导线电连接于电力开关芯片22的顶面222上的第二栅极区域227。而，工作电压输入垫片VCC则是通过导线电连接于接脚框架21的第六接脚PIN6。而，电流检测垫片CS则是通过导线电连接于接脚框架21的第四接脚PIN4。另外，接地垫片GND可以通过导线电连接于接脚框架21的第一接脚Pim，或者，可以经由电力开关芯片22的顶面222上的第二源极区域223电连接于接脚框架21的第一接脚Pim (如图6B所示)。配合图6A，请参考图7A。图7A为本发明的一实施例的多芯片模块的封装架构示意图。图7A所示的实施例的多芯片模块3与前述图6A所示的实施例的多芯片模块2差异处在于多芯片模块3的一电池保护芯片30与一电力开关芯片32皆设置在接脚框架31的芯片置放区311上。配合图2A、图4B及图5B，参考图7A。其中，电力开关芯片32的底面324电性连接地设置于芯片置放区311上，而电力开关芯片32的顶面322的第一源极区域321与第二源极区域323则分别电性连接于接脚框架31的第三接脚PIN3与第一接脚Pim。另外，电池保护芯片30的底面304则是电性隔离地设置芯片置放区311上，而电池保护芯片30的顶面302的过充电控制输出垫片OC与过放充电控制输出垫片OD则分别电连接于电力开关芯片32的顶面322的第一栅极区域325与第二栅极区域327。以及，电池保护芯片30的顶面302的电流检测垫片CS与工作电压输入垫片VCC则分别电连接于接脚框架31的第四接脚PIN4与第六接脚PIN6。另外，电池保护芯片30的顶面302的接地垫片GND则电连接于接脚框架31的第一接脚Pim，或者，经由电力开关芯片32的顶面322 上的第二源极区域323电连接于接脚框架31的第一接脚Pim (如图7B所示)。配合图6A，参考图8A。图8A为本发明的一实施例的多芯片模块的封装架构示意图。图8A所示的实施例的多芯片模块2’与前述图6A所示的实施例的多芯片模块2差异处在于图8A所示的电池保护芯片20上各垫片的设置位置与图6A所示的各垫片的设置位置为一种镜射(mirror)配置的关系。如图8A所示，电池保护芯片20的过充电控制输出垫片OC通过导线电连接于电力开关芯片22的第二栅极区域227。而，过放充电控制输出垫片OD则是通过导线电连接于电力开关芯片22的第一栅极区域225。工作电压输入垫片VCC则是通过导线电连接于接脚框架21的第四接脚PIN4。电流检测垫片CS则是通过导线电连接于接脚框架21的第六接脚PIN6。另外，接地垫片GND可以通过导线电连接于接脚框架21的第三接脚PIN3，或者， 可以经由电力开关芯片22的第一源极区域221电连接于接脚框架21的第三接脚PIN3 (如图8B所示)。前述中，图8A与图8B所示的多芯片模块2’，其脚位配置如图2B所示。配合图7A，参考图9A。图9A为本发明的一实施例的多芯片模块的封装架构示意图。图9A所示的实施例的多芯片模块3’与前述图7A所示的实施例的多芯片模块3差异处在于图9A所示的电池保护芯片30上各垫片的设置位置与图7A所示的各垫片的设置位置为一种镜射 (mirror)配置的关系。如图9A所示，电池保护芯片30的过充电控制输出垫片OC电连接于电力开关芯片32的第二栅极区域327，过放充电控制输出垫片OD电连接于电力开关芯片32的第一栅极区域325。以及，电池保护芯片30的电流检测垫片CS电连接于接脚框架31的第六接脚 PIN6，工作电压输入垫片VCC电连接于接脚框架31的第四接脚PIN4。另外，电池保护芯片 30的接地垫片GND电连接于接脚框架31的第三接脚PIN3，或者，经由电力开关芯片32的第一源极区域321电连接于接脚框架31的第三接脚PIN3(如图9B所示)。前述中，图9A 与图9B所示的多芯片模块3，，其脚位配置如图2B所示。综上所述，本发明的实施例的多芯片模块为一种内建功率金氧半晶体管的单节锂电池保护IC，其采用S0D6封装而成(体积的长X宽X高约为2. 95mmXl. 56mmXl. 11mm)。因此，本发明的实施例的多芯片模块借助小外型晶体管SOT 26封装来达到降低成本的需求， 并使得此二合一的多芯片模块能够轻薄短小，在市场上更具优势。但是，以上所述仅为本发明的最佳具体实施例之一的详细说明与附图，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修改皆可涵盖在本发明的保护范围内。
权利要求
1.一种多芯片模块，其特征在于，包括一接脚框架，具有一芯片置放区、一第一接脚、一第二接脚、一第三接脚、一第四接脚、 一第五接脚及一第六接脚，其中，该第二接脚与该第五接脚电连接于该芯片置放区，其余接脚各自电性隔离设置；一电力开关芯片，具有一第一顶面与一第一底面，其中，该第一底面电性连接地设置于该芯片置放区上，该第一顶面电性连接该第一接脚与该第三接脚；及一电池保护芯片，具有一第二顶面与一第二底面，该第二底面电性隔离地设置在该第一顶面的局部区域，该第二顶面电性连接该第一顶面、该第一接脚、该第四接脚以及该第六接脚。
2.如权利要求1所述的多芯片模块，其特征在于，该电力开关芯片具有两个功率金氧半晶体管，且该第一底面为该两个功率金氧半晶体管的漏极共同接点，该电力开关芯片的第一顶面具有一第一栅极区域、一第二栅极区域、一第一源极区域及一第二源极区域，该第一源极区域电连接于第三接脚，该第二源极区域电连接于该第一接脚。
3.如权利要求2所述的多芯片模块，其特征在于，该电池保护芯片的该第二顶面具有一过充电控制输出垫片、一过放充电控制输出垫片、一工作电压输入垫片、一接地垫片及一电流检测垫片。
4.如权利要求3所述的多芯片模块，其特征在于，该过充电控制输出垫片电连接于该第一栅极区域；该过放充电控制输出垫片电连接于该第二栅极区域；该工作电压输入垫片电连接于该第六接脚；该电流检测垫片电连接于该第四接脚；该接地垫片直接电连接于该第一接脚或经由该第二源极区域电连接于该第一接脚。
5.如权利要求4所述的多芯片模块，其特征在于，该第一接脚为一共同接地接脚；该第二接脚为一共同漏极接脚；该第三接脚为一负载接脚、该第四接脚为一过电流侦测接脚； 该第五接脚为一共同漏极接脚；该第六接脚为一电池电压侦测接脚。
6.如权利要求1所述的多芯片模块，其特征在于，该多芯片模块利用小外型晶体管封装而成。
7.—种多芯片模块，其特征在于，包括一接脚框架，具有一芯片置放区、一第一接脚、一第二接脚、一第三接脚、一第四接脚、 一第五接脚及一第六接脚，其中，该第二接脚与该第五接脚电连接于该芯片置放区，其余接脚各自电性隔离设置；一电力开关芯片，具有一第一顶面与一第一底面，其中，该第一底面电性连接地设置于该芯片置放区上，该第一顶面电性连接该第一接脚与该第三接脚；及一电池保护芯片，具有一第二顶面与一第二底面，该第二底面电性隔离地设置该芯片置放区上，该第二顶面电性连接该第一顶面、该第一接脚、该第四接脚以及该第六接脚。
8.如权利要求7所述的多芯片模块，其特征在于，该电力开关芯片具有两个功率金氧半晶体管，且该第一底面为该两个功率金氧半晶体管的漏极共同接点，该电力开关芯片的第一顶面具有一第一栅极区域、一第二栅极区域、一第一源极区域及一第二源极区域，该第一源极区域电连接于第三接脚，该第二源极区域电连接于该第一接脚。
9.如权利要求8所述的多芯片模块，其特征在于，该电池保护芯片的该第二顶面具有一过充电控制输出垫片、一过放充电控制输出垫片、一工作电压输入垫片、一接地垫片及一电流检测垫片。
10.如权利要求9所述的多芯片模块，其特征在于，该过充电控制输出垫片电连接于该第一栅极区域；该过放充电控制输出垫片电连接于该第二栅极区域；该工作电压输入垫片电连接于该第六接脚；该电流检测垫片电连接于该第四接脚；该接地垫片直接电连接于该第一接脚或经由该第二栅极区域电连接于该第一接脚。
11.如权利要求10所述的多芯片模块，其特征在于，该第一接脚为一共同接地接脚； 该第二接脚为一共同漏极接脚；该第三接脚为一负载接脚；该第四接脚为一过电流侦测接脚；该第五接脚为一共同漏极接脚；该第六接脚为一电池电压侦测接脚。
12.如权利要求7所述的多芯片模块，其特征在于，该多芯片模块利用小外型晶体管封装而成。
全文摘要
本发明涉及一种多芯片模块，其包括一接脚框架、一电力开关芯片及一电池保护芯片；接脚框架具有一芯片置放区与六根接脚，其中，第二接脚与第五接脚电连接于芯片置放区，其余接脚各自电性隔离设置；电力开关芯片的底面电性连接于芯片置放区上，以及，电力开关芯片的顶面电性连接第一接脚与第三接脚；电池保护芯片的底面设置在电力开关芯片的顶面上，且与该电力开关芯片的顶面电性隔离；电池保护芯片的顶面电性连接电力开关芯片的顶面、第一接脚、第四接脚以及第六接脚。前述的多芯片模块利用小外型晶体管SOT 26封装而成来达到降低成本的需求，并使得此二合一的多芯片模块能够轻薄短小，在市场上更具优势。
文档编号H01M10/42GK102386447SQ20101027206
公开日2012年3月21日 申请日期2010年8月31日 优先权日2010年8月31日
发明者刘振兴, 容绍泉, 陈国强, 陈宴毅 申请人:富晶电子股份有限公司