专利名称：一种高压bcd半导体器件的制造方法
技术领域：
一种高压B⑶(Bipolar/CMOS/DMOS)半导体器件的制造方法，属于半导体功率器 件技术领域中的制造技术，尤其涉及耐压过600V以上的B⑶功率器件的制造方法。
背景技术：
专业术语说明DNW 掺N型杂质的深阱；N阱掺N型杂质的阱；P阱掺P型杂质的阱；NSD =N型 重掺杂区；PSD =P型重掺杂区；PAD 压焊点区。高压功率集成电路常利用Bipolar晶体管的高模拟精度，CMOS的高集成度以及 DMOS(Double-diffused M0SFET)的高功率或高电压特性。而BCD工艺就是将Bipolar器 件、CMOS器件和DMOS器件集成在同一晶片上的工艺技术，由意法半导体公司于1986年率先 研制成功。它将Bipolar模拟电路、CMOS模拟电路、CMOS逻辑电路及DMOS高压功率器件单 片集成，具有双极器件高跨导强负载驱动能力和CMOS集成度高、低功耗的优点，同时DMOS 可在开关模式下工作，使芯片功耗极低。整合过的B⑶工艺流程，可以大幅度降低功耗，提 高系统的性能，具有更好的可靠性。B⑶工艺的特点决定它必需将高压器件和低压器件集成、双极工艺与CMOS工艺兼 容，同时还要选择合适的隔离技术。为了降低成本，还需要考虑使用较少的光刻版来完成制 造。另外传统制造方法常需要采用外延工艺，成本较高。
发明内容
本发明提供一种高压B⑶半导体器件的制造方法，该方法可在同一硅片上集成高 压JFET器件、高压nLDMOS器件、中压nLDMOS器件、低压LDMOS器件、低压CMOS器件、NPN晶 体三极管、N型电容和N阱电阻。该方法具有以下优点可集成高耐压和低压LDMOS器件， 且高低压器件兼容性好；另外还可集成高压JFET器件；无需采用外延工艺，同时高耐压器 件漂移区降场P阱光刻版与其它P阱光刻版是同一张版，版次少，可以节省成本；普适性和 不同IC生产线可移植性好。本发明是这样实现的首先在制备的P型衬底上，注入DNW并推阱；然后生长场 氧；进行N阱、P阱注入；生长栅氧化层；淀积多晶并刻蚀出栅多晶及多晶场板；N+、P+注 入；刻蚀欧姆孔；溅射金属并刻蚀形成金属连线；淀积钝化层，刻蚀PAD。本发明可以制作 耐压更高的LDMOS器件，制作性能优良的Bipolar器件。本发明还具有高低压器件兼容性 好，版次少，成本相对较低，普适性和不同IC生产线可移植性好等优点。本发明技术方案如下一种高压B⑶半导体器件的制造方法，如图1，包括以下的工艺步骤步骤1 衬底制备；采用<100>晶向的P型硅衬底，掺硼使衬底电阻为80 Ω · cm。步骤2 制备掺N型杂质的深阱DNW ；在步骤1制备的P型硅衬底上生长30 士 5纳 米厚的氧化层约为保护层，在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、CMOS器件区、Bipolar器件区、阱电阻和电容区用dnw光刻版进行刻蚀，磷高能注入、并高温 推阱，最后形成各类器件所需要的N型杂质的深阱DNW。步骤3 制备场氧；采用active光刻版进行光刻，在各器件隔离区、高压JFET器件 区、高压nLDMOS器件区和中低压LDMOS器件区热生长氧化层，形成场氧层。步骤4 制备N阱；在低压pLDMOS器件区、CMOS器件区、电阻区采用nwell光刻版 进行刻蚀，磷高能注入，形成N阱。步骤5 制备P阱；在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、 CMOS器件区、电阻和电容区采用pwell光刻版进行刻蚀，硼高能注入，形成P阱。步骤6 制备栅及场板；长一薄层氧化层再去掉，得到纯净表面，再在整个区域生 长栅氧，淀积多晶硅，并采用poly光刻版进行刻蚀形成MOS器件的多晶栅和多晶场板。步骤7 制备N型重掺杂区NSD ；在高压JFET器件和所有η型MOS器件的源漏区、 P型LDMOS器件的源区、CMOS器件中P型MOS器件的衬底接触区、NPN器件的发射级和集电 极区、N阱电阻接触区和N阱电容的接触区及P阱电阻的衬底引出端采用nsd光刻版刻蚀， 并进行磷注入，形成NSD注入。步骤8 制备P型重掺杂区PSD ；在高压JFET器件栅区和η型LDMOS器件的源区、 P型MOS器件的源漏区、CMOS器件中η型MOS器件的衬底接触区、NPN器件的基极接触区、 P阱电阻接触区和N阱电容的引出端采用psd光刻版进行刻蚀，并进行磷注入，形成PSD注 入。步骤9:退火。步骤10 :NSD/PSD 激活。步骤11 制备欧姆孔；淀积氧化层后，在芯片需要接引线的区域采用cont光刻版 进行欧姆孔刻蚀。步骤12 形成金属层；金属溅射，采用metal光刻版刻蚀，形成金属引线。步骤13 制备钝化层；二氧化硅和氮化硅淀积，刻蚀形成钝化层。步骤14 制备压焊点区PAD ；采用pad光刻版在芯片上用来接外围电路的位置刻 蚀压焊点区PAD。本发明共采用9张光刻版，按照版号的顺序依次为dnw光刻版、active光刻版、 nwell光刻版、pwell光刻版、poly光刻版、nsd光刻版、psd光刻版、cont光刻版、metal光 刻版。本发明的主要离子注入过程有DNW注入、N阱注入、P阱注入、NSD注入、PSD注 入。本发明的主要两次热过程为①在做完DNW注入后，对DNW高温推阱，形成N型深 阱；②高温下长场氧。需要说明的是；1、所述步骤4和步骤5没有先后顺序限制。2、所述步骤7和步骤8没有先后顺序限制。3、使用高能离子注入形成倒置阱来制备高压器件，简化了工艺步骤并减少了光刻 版数目以节约制造成本。4、仅步骤1高温推结热过程和步骤3高温氧化热过程，以减小热过程对杂质分布的影响并节约成本。5、采用本发明可制作的器件如图2 图11。6、通过本发明可以在同一硅片上制件高压nLDMOS、高压JFET、中压nLDMOS、低压 LDMOS、低压CMOS、NPN晶体三极管、阱电阻和N型电容。7、采用本发明可制件的器件如图2 图11所示。第一步工艺形成图2 图11中 的2部分；第二步工艺形成图2 图11中的3部分；第三步工艺形成图6、图7、图9中的4 部分；第四步工艺形成图2 图8、图10中的5部分；第五步工艺形成图3 图7、图11中 的6部分；第六步工艺形成图2 图7、图11中的7、8部分；第七步工艺形成图2 图11 中的9部分；第八步工艺形成图2 图8、图10、图11中的10部分；第九步工艺形成图2 图11中的12部分；第十步工艺形成图2 图11中的11部分。8、通过本发明可在同一芯片上制件高压JFET、高中低压LDM0S、低压CMOS、低压 BJT、N阱和P阱两种阱电阻、N型电容等器件。本发明首先在衬底上掺硼，使它成为电阻约为80 Ω · cm的P型衬底。进行DNW 注入并推阱；然后制作场氧；进行N阱、P阱注入；生长栅氧化层、生长栅多晶和多晶场板； 进行N+、P+注入；欧姆孔刻蚀；最后通过金属溅射、刻蚀，形成金属连线，淀积钝化层，刻蚀 PAD。本发明可制件更高耐压的JFET和LDMOS器件，可制件性能良好的Bipolar器件，也可 以制作两种类型的阱电阻和电容，设计者可以灵活选择。本发明还具有普适性和不同IC生 产线可移植性好，高压和低压器件兼容性好，版次少，不需要采用外延工艺，成本相对较低 等优点。
图1是本发明工艺流程示意图。图2是本发明实现的高压JFET结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，5是P阱，8是多晶场板，9是NSD，10是 PSD,11是金属，12是氧化层。图3是本发明实现的高压nLDMOS结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，5是P阱，6是栅氧，7是栅多晶，8是多 晶场板，9是NSD，10是PSD，11是金属，12是氧化层。图4是本发明实现的中压nLDMOS结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，5是P阱，6是栅氧，7是栅多晶，8是多 晶场板，9是NSD，10是PSD，11是金属，12是氧化层。图5是本发明实现的低压nLDMOS结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，5是P阱，6是栅氧，7是栅多晶，8是多 晶场板，9是NSD，10是PSD，11是金属，12是氧化层。图6是本发明实现的低压pLDMOS结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，4是N阱，5是P阱，6是栅氧，7是栅多 晶，8是多晶场板，9是NSD，10是PSD，11是金属，12是氧化层。图7是本发明实现的低压CMOS结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，4是N阱，5是P阱，6是栅氧，7是栅多晶，9是NSD，10是PSD，11是金属，12是氧化层。图8是本发明实现的Bipolar结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，5是P阱，9是NSD，10是PSD，11是金属，12是氧化层。图9和图10是本发明实现的阱电阻结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，4是N阱，5是P阱，9是NSD，10是PSD， 11是金属，12是氧化层。图11是本发明实现的N型电容结构示意图。其中，1是P型衬底，2是DNW阱，3是场氧，6是栅氧，7是栅多晶，9是NSD，11是金 属，12是氧化层。
具体实施例方式一种高压B⑶半导体器件的制造方法，如图1，包括以下的工艺步骤步骤1 衬底制备；采用<100>晶向的P型硅衬底，掺硼使衬底电阻为80 Ω · cm。步骤2 制备掺N型杂质的深阱DNW ；在步骤1制备的P型硅衬底上生长30士5纳 米厚的氧化层约为保护层，在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、 CMOS器件区、Bipolar器件区、阱电阻和电容区用dnw光刻版进行刻蚀，磷高能注入、并高温 推阱，最后形成各类器件所需要的N型杂质的深阱DNW。步骤3 制备场氧；采用active光刻版进行光刻，在各器件隔离区、高压JFET器件 区、高压nLDMOS器件区和中低压LDMOS器件区热生长氧化层，形成场氧层。步骤4 制备N阱；在低压pLDMOS器件区、CMOS器件区、电阻区采用nwell光刻版 进行刻蚀，磷高能注入，形成N阱。步骤5 制备P阱；在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、 CMOS器件区、电阻和电容区采用pwell光刻版进行刻蚀，硼高能注入，形成P阱。步骤6 制备栅及场板；长一薄层氧化层再去掉，得到纯净表面，再在整个区域生 长栅氧，淀积多晶硅，并采用poly光刻版进行刻蚀形成MOS器件的多晶栅和多晶场板。步骤7 制备N型重掺杂区NSD ；在高压JFET器件和所有η型MOS器件的源漏区、 P型LDMOS器件的源区、CMOS器件中P型MOS器件的衬底接触区、NPN器件的发射级和集电 极区、N阱电阻接触区和N阱电容的接触区及P阱电阻的衬底引出端采用nsd光刻版刻蚀， 并进行磷注入，形成NSD注入。步骤8 制备P型重掺杂区PSD ；在高压JFET器件栅区和η型LDMOS器件的源区、 P型MOS器件的源漏区、CMOS器件中η型MOS器件的衬底接触区、NPN器件的基极接触区、 P阱电阻接触区和N阱电容的引出端采用psd光刻版进行刻蚀，并进行磷注入，形成PSD注 入。步骤9:退火。步骤10 :NSD/PSD 激活。步骤11 制备欧姆孔；淀积氧化层后，在芯片需要接引线的区域采用cont光刻版 进行欧姆孔刻蚀。步骤12 形成金属层；金属溅射，采用metal光刻版刻蚀，形成金属引线。
步骤13 制备钝化层；二氧化硅和氮化硅淀积，刻蚀形成钝化层。步骤14 制备压焊点区PAD ；采用pad光刻版在芯片上用来接外围电路的位置刻 蚀压焊点区PAD。采用该实施方案的具体工艺参数——注入剂量和能量如下DNW注入为磷杂质，剂量为4. 9el2,能量为2000kev ；N阱注入第一次注入为磷杂 质，剂量为2el2，能量为2000kev，第二次注入为磷杂质，剂量为lel2，能量为800kev，第三 次注入为磷杂质，剂量为3ell，能量为220kev，第四次注入为硼杂质，剂量为lel2，能量为 20kev ；P阱注入第一次注入为硼杂质，剂量为6. kll，能量为1300kev，第二次注入为硼杂 质，剂量为7ell，能量为lOOOkev，第三次注入为硼杂质，剂量为7ell，能量为700kev，第四 次注入为硼杂质，剂量为1. Iel2,能量为450kev，第五次注入为硼杂质，剂量为1. 5el2,能 量为220kev，第六次注入为硼杂质，剂量为2el2，能量为30kev ；NSD注入第一注入为磷杂 质，剂量为5el3，能量为150kev，第二次注入为砷杂质，剂量为2el5，能量为70kev ；PSD注 入为硼杂质，剂量为2el5，能量为30kev。
权利要求
1.一种高压B⑶半导体器件的制造方法，包括以下的工艺步骤步骤1 衬底制备；采用<100>晶向的P型硅衬底，掺硼使衬底电阻为80 Ω · cm ； 步骤2 制备掺N型杂质的深阱DNW ；在步骤1制备的P型硅衬底上生长30士5纳米厚 的氧化层约为保护层，在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、CMOS 器件区、Bipolar器件区、阱电阻和电容区用dnw光刻版进行刻蚀，磷高能注入、并高温推 阱，最后形成各类器件所需要的N型杂质的深阱DNW ；步骤3 制备场氧；采用active光刻版进行光刻，在各器件隔离区、高压JFET器件区、 高压nLDMOS器件区和中低压LDMOS器件区热生长氧化层，形成场氧层；步骤4 制备N阱；在低压pLDMOS器件区、CMOS器件区、电阻区采用nwell光刻版进行 刻蚀，磷高能注入，形成N阱；步骤5 制备P阱；在高压JFET器件区、高压nLDMOS器件区、中低压LDMOS器件区、CMOS 器件区、电阻和电容区采用pwell光刻版进行刻蚀，硼高能注入，形成P阱；步骤6 制备栅及场板；长一薄层氧化层再去掉，得到纯净表面，再在整个区域生长栅 氧，淀积多晶硅，并采用poly光刻版进行刻蚀形成MOS器件的多晶栅和多晶场板；步骤7 制备N型重掺杂区NSD ；在高压JFET器件和所有η型MOS器件的源漏区、ρ型 LDMOS器件的源区、CMOS器件中ρ型MOS器件的衬底接触区、NPN器件的发射级和集电极 区、N阱电阻接触区和N阱电容的接触区及P阱电阻的衬底引出端采用nsd光刻版刻蚀，并 进行磷注入，形成NSD注入；步骤8 制备P型重掺杂区PSD ；在高压JFET器件栅区和η型LDMOS器件的源区、ρ型 MOS器件的源漏区、CMOS器件中η型MOS器件的衬底接触区、NPN器件的基极接触区、P阱 电阻接触区和N阱电容的引出端采用psd光刻版进行刻蚀，并进行磷注入，形成PSD注入； 步骤9 退火； 步骤10 :NSD/PSD激活；步骤11 制备欧姆孔；淀积氧化层后，在芯片需要接引线的区域采用cont光刻版进行 欧姆孔刻蚀；步骤12 形成金属层；金属溅射，采用metal光刻版刻蚀，形成金属引线； 步骤13 制备钝化层；二氧化硅和氮化硅淀积，刻蚀形成钝化层； 步骤14 制备压焊点区PAD ；采用pad光刻版在芯片上用来接外围电路的位置刻蚀压 焊点区PAD。
2.根据权利要求1所述的一种高压BCD半导体器件的制造方法，其特征在于，所述步骤 4和步骤5没有先后顺序限制。
3.根据权利要求1所述的一种高压BCD半导体器件的制造方法，其特征在于，所述步骤 7和步骤8没有先后顺序限制。
全文摘要
一种高压BCD半导体器件的制造方法，属于半导体功率器件技术领域中的制造技术。包括工艺步骤如下制备衬底；制备DNW；制备场氧；制备N阱、P阱；制备栅及场板；制备NSD；制备PSD；退火；NSD/PSD推结；制备欧姆孔；形成金属层；制备钝化层；制备PAD。通过本发明可以在同一芯片上制件高压JFET、高压nLDMOS、中压nLDMOS、低压LDMOS、低压CMOS、NPN晶体三极管、N阱和P阱电阻、N型电容等器件。设计者可以根据需要灵活选择。本发明还具有版次少，高温过程少，成本低，高压与低压器件兼容性好，普适性和不同IC生产线可移植性好等优点。
文档编号H01L21/8249GK102054785SQ20101053154
公开日2011年5月11日 申请日期2010年11月4日 优先权日2010年11月4日
发明者任敏, 余士江, 姜贯军, 张帅, 张波, 张超, 李婷, 李泽宏, 肖璇, 谢加雄, 钱振华 申请人:电子科技大学