专利名称：高压半导体器件制造方法
技术领域：
本发明涉及半导体制造技术领域，更具体地说，涉及一种高压半导体器件制造方法。
背景技术：
目前的集成电路生产过程中，有多种方式生产高压器件，采用较厚的栅介质层来实现高压就是其中的一种，其中栅介质层多选用栅氧化层。一般形成栅氧化层之前，都要先在有源区形成STI浅槽隔离区，由于STI浅槽隔离区结构的特殊性，在STI浅沟槽边角上形成的栅氧化层通常要比平坦的有源区薄很多，这样会导致器件的击穿电压降低，从而使器件的可靠性降低，而且从图1所示的VGID(VG表示栅极电压，ID表示漏极电流)曲线上可以看出，出现了双驼峰(hump)现象，使器件的阈值电压下降，图1中Vgs表示栅极与源极的电压差，Vtlin表示阈值电压，W为沟道宽度，Leff为有效沟道长度。现有技术中为了解决STI浅沟槽角上栅氧偏薄的问题，一般采取氮化硅回刻的方法，这种方法主要是用干法刻蚀或湿法腐蚀等方法，去除掉一定横向距离的STI浅沟槽角上的氮化硅，露出STI浅沟槽周边的衬底材料，该方法形成的栅氧化层较不做氮化硅回刻的情况均勻。下面结合附图对现有技术的氮化硅回刻工艺做详细介绍。步骤1 参见图2，提供基底，所述基底包括本体层101、隔离氧化层102、刻蚀阻挡层以及STI浅沟槽104，其中，所述本体层101可以包括外延层、硅衬底等结构，这里的刻蚀阻挡层以氮化硅层103为例，厚度约为1500 A-2000 A,隔离氧化层102可采用热氧化的方式形成，厚度约为80 A-200 A;步骤2 如图3所示，采用干法刻蚀或湿法腐蚀的方式将氮化硅层103回刻掉 100 A -500 A,如标号105所示，该步骤的主要目的就是横向上去除掉STI浅沟槽角上的部分氮化硅，露出部分本体层101的材料即可，不过从图中可以看出，该步骤同时在横向上去除掉了部分氮化硅层103下方的隔离氧化层102，以及氮化硅层103的厚度也减薄了 ；步骤3 采用热氧化法在STI浅沟槽的侧壁、底部以及因氮化硅层的回刻露出的 STI角上的本体层上生长衬垫氧化层，该衬垫氧化层的厚度约为100 A-500 A;步骤4 在STI浅沟槽内填充氧化物4000 A -8000 A,之后进行化学机械抛光，去除STI开口外多余的氧化物，并除去氮化硅层，同时隔离氧化层也被腐蚀到60 A -150 A;步骤5 形成高压N阱和P阱，并形成高压器件的N型或P型的漂移区；步骤6 如图4和图5所示，根据器件不同的电压需求，采用热氧化法形成厚度约为300 A -1000 A的栅氧化层106。图5为上述方法形成的STI浅槽隔离区角上的栅氧化层106的电子显微照片，从图中可以看出，现有技术中形成的STI浅槽隔离区角上的栅氧化层(标号106a所示区域) 仍然比较薄，测试得出的器件的击穿电压仍然较低，器件性能仍然不稳定。
发明内容
本发明实施例提供了一种高压半导体器件制造方法，改善了 STI浅槽隔离区角上的栅介质层偏薄的现象，使器件性能得到明显的提高。为实现上述目的，本发明实施例提供了如下技术方案一种高压半导体器件制造方法，包括提供基底，所述基底包括本体层、隔离氧化层、刻蚀阻挡层以及STI浅沟槽；在横向上去除掉STI浅沟槽角上的部分刻蚀阻挡层材料，以露出部分本体层材料；去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑；在STI浅沟槽侧壁、底部以及露出的本体层材料区域形成衬垫氧化层；形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区；在包括STI浅槽隔离区以及该高压半导体器件阱区和漂移区的基底表面上形成栅介质层。优选的，在横向上去除掉的STI浅沟槽角上的刻蚀阻挡层的宽度为100 A-500 A0优选的，采用各向同性刻蚀工艺去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑。优选的，采用氧气和CF4气体对STI浅沟槽角上的本体层材料进行各项同性刻蚀。优选的，去除掉的STI浅沟槽角上的本体层材料厚度小于100 A。优选的，采用热氧化法形成所述衬垫氧化层，所述衬垫氧化层的厚度为 100 A-500 A。优选的，在去除掉STI浅沟槽角上的部分刻蚀阻挡层之后，去除掉STI浅沟槽角上的本体层材料之前还包括在横向上去除部分隔离氧化层。优选的，横向上去除掉的隔离氧化层宽度为100 A -300 A。优选的，采用氢氟酸在横向上去除部分隔离氧化层。优选的，形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区的过程包括在STI浅沟槽内填充STI浅槽隔离区材料，去除STI浅沟槽开口外多余的填充材料；去除刻蚀阻挡层，形成STI浅槽隔离区；形成该高压半导体器件阱区和漂移区。与现有技术相比，上述技术方案具有以下优点本发明实施例提供的高压半导体器件制造方法，通过去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑，即减小了 STI浅沟槽角上的应力，从而使后续步骤形成的衬垫氧化层在STI浅沟槽角上的分布变的更加均勻，较现有技术，本实施例STI浅沟槽角上以及露出的本体层材料区域的衬垫氧化层变厚了，进而改善了 STI浅槽隔离区角上的栅介质层偏薄的现象，使器件性能得到明显的提高。
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为现有技术中高压半导体器件的VGID曲线；图2-图4为现有技术中氮化硅回刻工艺各步骤的剖面图；图5为采用现有技术中的氮化硅回刻工艺形成的STI浅槽隔离区角上的栅氧化层的电子显微照片；图6-图13为本发明实施例一公开的高压半导体器件制造方法的剖面图；图14为采用本发明实施例一公开的高压半导体器件制造方法形成的STI浅槽隔离区角上的栅氧化层的电子显微照片；图15-图17为本发明实施例二公开的高压半导体器件制造方法的剖面图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如背景技术部分所述，现有技术的氮化硅回刻的方法，形成的STI浅沟槽角上的栅氧化层仍然偏薄，不能满足高压器件的需求，为了解决上述问题，发明人研究发现，STI 浅沟槽角上的栅氧化层偏薄的原因是，进行氮化硅回刻后，STI浅沟槽角上仍然比较尖锐， 使得STI浅沟槽角上的衬垫氧化层因应力较大而不能均勻分布，即STI浅沟槽角上的衬垫氧化层较薄，由于STI浅沟槽角上的衬垫氧化层较薄，而且由于去除掉氮化硅层之后的STI 的顶部结构的特点，即STI浅槽隔离区高于衬垫氧化层的部分，在横向上与衬垫氧化层边缘的间距是逐渐变大的，进而导致热氧化形成的栅氧化层在STI浅沟槽角上分布较薄。综上所述，出现上述问题的根源在于STI浅沟槽角上比较尖锐，因此若要使栅氧化层在STI浅槽隔离区角上的厚度满足高压器件的需求，应使STI浅沟槽角上变圆滑。实施例一基于此，本发明实施例提供的高压半导体器件制造方法各步骤的剖面图如图 6-图13所示，下面结合附图对该方法进行详细说明。步骤1 提供基底，所述基底包括本体层201、隔离氧化层202、刻蚀阻挡层203以及STI浅沟槽204 ；需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。如图6所示，在本体层201上采用热氧化或CVD的方式形成隔离氧化层202，所述隔离氧化层202的厚度为80 A -200 A,之后采用CVD、LPCVD(低于化学气相淀积)或 HDP (高密度等离子体化学气相淀积)等方法，在隔离氧化层202表面上形成刻蚀阻挡层 203，本实施例中的刻蚀阻挡层203可以为氮化硅层、氮氧化硅或二者的混合层，本实施例仅以氮化硅层为例进行说明。另外，本实施例中的本体层201可以包括衬底和位于衬底表面上的外延层，所述衬底为硅衬底，所述外延层可以为采用热氧化法一次性生长的N型或P型外延，外延层的厚度可按照器件的具体应用要求确定。如图7所示，在所述刻蚀阻挡层203表面旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层203之间形成抗反射层(图中未示出)，以减少不必要的反射； 之后采用具有STI浅沟槽图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成 STI浅沟槽图案，之后以具有STI浅沟槽图案的光刻胶层为掩膜，采用干法或湿法刻蚀工艺，在所述本体层201表面内形成STI浅沟槽204，其中，STI浅沟槽204倾斜的侧壁和圆滑的底面有助于提高后续填充过程的质量和STI浅槽隔离区的电学特性。完成S TI浅沟槽的刻蚀后，可采用化学清洗等方法去除光刻胶层、抗反射层等。步骤2 在横向上去除掉STI浅沟槽角上的部分刻蚀阻挡层材料，以露出部分本体层材料；如图8所示，采用干法刻蚀或湿法腐蚀的方式对刻蚀阻挡层203进行回刻，以在横向上去除掉STI浅沟槽角上的部分刻蚀阻挡层材料，露出部分本体层材料，即露出STI浅沟槽角上的本体层材料，如标号205所示。本实施例在横向上去除掉的STI浅沟槽角上的刻蚀阻挡层的宽度为100 A -500 A。从图中可以看出，该步骤在横向上和纵向上都去除掉了部分刻蚀阻挡层材料，同时在横向上也去除掉了一定宽度的隔离氧化层材料，所述横向是指垂直于STI浅沟槽深度的方向。步骤3 去除掉STI浅沟槽204角上的本体层材料，以使STI浅沟槽的尖角变圆滑；如图9所示，可采用各向同性刻蚀工艺或湿法腐蚀工艺去除掉STI浅沟槽角上的本体层材料，从而使STI浅沟槽的尖角变圆滑，如标号206所示。本实施例中可采用氧气和 CF4气体对STI浅沟槽角上的本体层材料进行各项同性刻蚀，另外，本实施例中只要保证去除掉的STI浅沟槽角上的本体层材料厚度小于100 A即可，对两种气体的配比、浓度以及刻蚀时间不做特别限定。需要说明的是，本步骤的各向同性刻蚀过程在横向上和纵向上均去除了部分STI 浅沟槽角上的本体层材料，并且，对STI浅沟槽的侧壁和底部也有一定的损伤，因此为了避免对STI浅沟槽的侧壁和底部的损伤过大，需严格控制气体成分的配比、浓度以及刻蚀时间，最好能够对刻蚀进度进行实时监测。另外，由于刻蚀过程会产生多种颗粒，为避免刻蚀过程对本体层材料和STI浅沟槽的侧壁和底部造成颗粒沾污等不良影响，该步骤刻蚀完成之后，需将晶片放入一系列化学试剂中进行湿法清洗，之后最好对特征尺寸和刻蚀缺陷等进行检测，以免影响后续工艺以及器件质量。步骤4:在STI浅沟槽侧壁、底部以及露出的本体层材料区域形成衬垫氧化层 207 ；如图10所示，可采用热氧化法或CVD等方法形成衬垫氧化层207，衬垫氧化层207 可消除上一步骤的刻蚀过程对STI浅沟槽侧壁、底部以及露出的本体层材料造成的损伤， 以减少器件的缺陷，还可以使STI浅沟槽的角上变得更圆滑。本实施例中的衬垫氧化层207 的厚度约为100 A-500 A。步骤5 参见图11-图13，形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区；如图11所示，采用CVD、PECVD、LPCVD或HDP等方式，在STI浅沟槽内填充厚度约为4000 A -8000 A的STi浅槽隔离区材料208，本实施例的填充材料为氧化物，可为氧化硅等材料，只要满足填充物的要求即可，本实施例不做具体限定。去除STI浅沟槽开口外多余的填充材料；如图12所示，可采用化学机械研磨的方法去除STI浅沟槽开口外多余的STI填充层材料，使STI浅沟槽表面齐平，由于本体层上覆盖有氮化硅等材料作为刻蚀阻挡层，可以防止过度研磨，完成研磨后检查隔离氧化层的厚度、颗粒以及缺陷等。去除刻蚀阻挡层，形成STI浅槽隔离区209 ；化学机械研磨之后，利用湿法腐蚀法或其他方法，去除刻蚀阻挡层的氮化硅等，本实施例中可选用磷酸去除剩余的氮化硅，以形成STI浅槽隔离区209，该步骤同时可将隔离氧化层腐蚀到60 A-150 A。形成该高压半导体器件阱区和漂移区。可采用光刻工艺定义该高压半导体器件的阱区，之后以具有阱区图案的光刻胶层为掩膜，采用离子注入工艺形成N型或P型阱区；形成漂移区的过程类似，采用光刻工艺定义该高压半导体器件的漂移区，之后以具有该漂移区图案的光刻胶层为掩膜，采用离子注入工艺形成N型或P型漂移区。步骤6 在包括STI浅槽隔离区以及该高压半导体器件阱区和漂移区的基底表面上形成栅介质层。如图13所示，根据不同高压器件的需求，采用热氧化法或CVD等方法形成厚度约为300 A -1000 A的栅介质层210。其中，栅介质层材料可为SrTi03、HfO2, ZrO2或氧化硅等，本实施例中选用氧化硅，即为栅氧化层。图14为本实施例形成的STI浅槽隔离区角上的栅氧化层的电子显微照片，从图14 和图5的对比中可以看出，本实施例中的STI浅槽隔离区角上的栅氧化层(标号210a所示区域)的厚度明显增加了。以上所述的“本体层表面内”是指由本体层201表面向下延伸的一定深度的区域， 该区域属于本体层201的一部分；所述“本体层201表面上”是指由本体层201表面向上的区域，该区域不属于本体层201本身。本实施例通过去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑，即减小了 STI浅沟槽角上的应力，从而使后续步骤形成的衬垫氧化层在STI浅沟槽角上的分布变的更加均勻，较现有技术，本实施例STI浅沟槽角上以及露出的本体层材料区域的衬垫氧化层变厚了，进而改善了 STI浅槽隔离区角上的栅介质层偏薄的现象，使器件性能得到明显的提高。实施例二与上一实施例相比较，本实施例公开的高压半导体器件制造方法，在去除掉STI 浅沟槽角上的部分刻蚀阻挡层之后，去除掉STI浅沟槽角上的本体层材料之前还包括在横向上去除部分隔离氧化层。该步骤的剖面图如图15所示，本实施例中可采用氢氟酸在横向上去除宽度为 100 A -300 A的隔离氧化层，效果如标号211所示。本实施例对隔离氧化层进行横向腐蚀，有助于形成衬垫氧化层时，氧气进入刻蚀阻挡层的氮化硅下面，以形成鸟嘴形状，如图17中的标号213所示。参见图16，经过在横向上去除部分隔离氧化层之后，后续对STI浅沟槽的尖角进行各向同性刻蚀，以将STI浅沟槽的尖角削圆的步骤中，可以使各向同性刻蚀的效果更好， 以使得STI浅沟槽的角上更加圆滑，如图16中的标号212所示。参见图17，同样是因为本实施例中增加的步骤，可使后续生长出的衬垫氧化层在 STI浅沟槽角上的厚度进一步增加，如标号213所示，从而使后续形成的栅氧化层在STI角上的厚度进一步增加。本实施例去除刻蚀阻挡层层下面的部分隔离氧化层，可使去除掉STI浅沟槽角上的本体层材料之后的STI浅沟槽角上更加圆滑，从而可以进一步的减小应力，并且由于上层氮化硅的作用，还可使STI浅沟槽角上生长的衬垫氧化层厚度更大，使后续生长出的栅氧化层更均勻，进一步改善了高压半导体器件STI浅槽隔离区角上栅氧偏薄的问题，改善了高压器件的电学特性，包括漏极与源极之间的击穿电压均得到了提高，从而提高了器件的可靠性。以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此， 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种高压半导体器件制造方法，其特征在于，包括提供基底，所述基底包括本体层、隔离氧化层、刻蚀阻挡层以及STI浅沟槽； 在横向上去除掉STI浅沟槽角上的部分刻蚀阻挡层材料，以露出部分本体层材料； 去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑； 在STI浅沟槽侧壁、底部以及露出的本体层材料区域形成衬垫氧化层； 形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区；在包括STI浅槽隔离区以及该高压半导体器件阱区和漂移区的基底表面上形成栅介质层。
2.根据权利要求1所述的方法，其特征在于，在横向上去除掉的STI浅沟槽角上的刻蚀阻挡层的宽度为100 A-500 A。
3.根据权利要求2所述的方法，其特征在于，采用各向同性刻蚀工艺去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑。
4.根据权利要求3所述的方法，其特征在于，采用氧气和CF4气体对STI浅沟槽角上的本体层材料进行各项同性刻蚀。
5.根据权利要求4所述的方法，其特征在于，去除掉的STI浅沟槽角上的本体层材料厚度小于100 A。
6.根据权利要求5所述的方法，其特征在于，采用热氧化法形成所述衬垫氧化层，所述衬垫氧化层的厚度为100 A -500 A。
7.根据权利要求1-6任一项所述的方法，其特征在于，在去除掉STI浅沟槽角上的部分刻蚀阻挡层之后，去除掉STI浅沟槽角上的本体层材料之前还包括在横向上去除部分隔离氧化层。
8.根据权利要求7所述的方法，其特征在于，横向上去除掉的隔离氧化层宽度为 100 A-300 A。
9.根据权利要求7所述的方法，其特征在于，采用氢氟酸在横向上去除部分隔离氧化层。
10.根据权利要求1所述的方法，其特征在于，形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区的过程包括在STI浅沟槽内填充STI浅槽隔离区材料，去除STI浅沟槽开口外多余的填充材料； 去除刻蚀阻挡层，形成STI浅槽隔离区； 形成该高压半导体器件阱区和漂移区。
全文摘要
本实施例公开了一种高压半导体器件制造方法，包括提供基底；在横向上去除掉STI浅沟槽角上的部分刻蚀阻挡层材料；去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑；形成衬垫氧化层；形成STI浅槽隔离区以及该高压半导体器件阱区和漂移区；在包括STI浅槽隔离区以及该高压半导体器件阱区和漂移区的基底表面上形成栅介质层。本发明实施例通过去除掉STI浅沟槽角上的本体层材料，以使STI浅沟槽的尖角变圆滑，减小了STI浅沟槽角上的应力，从而使后续形成的衬垫氧化层在STI浅沟槽角上的分布变的更加均匀，进而改善了STI浅槽隔离区角上的栅介质层偏薄的现象，使器件性能得到明显的提高。
文档编号H01L21/762GK102569159SQ201010598548
公开日2012年7月11日 申请日期2010年12月21日 优先权日2010年12月21日
发明者李伟 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司