专利名称：双重图形化方法
技术领域：
本发明涉及半导体制造技术，尤其涉及一种双重图形化方法。
背景技术：
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到65纳米、45纳米，甚至更低的32纳米，现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。 但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。图1至图4为现有技术中一种双重图形化方法的中间结构的剖面图。参考图1，提供基底10，在所述基底10上形成介质层11，在介质层11上形成硬掩膜层12。在硬掩膜层12上形成第一光刻胶层，并对第一光刻胶层进行图形化，定义出第一图形13。参考图2，以图形化的第一光刻胶层为掩膜，刻蚀硬掩膜层12，相应的第一图形13 也转移到硬掩膜层12。参考图3，形成第二光刻胶层，覆盖所述第一图形以及介质层11，对第二光刻胶层进行图形化，定义出第二图形14。参考图4，以第一图形13和第二图形14为掩膜，刻蚀介质层11，将第一图形13和第二图形14定义的图形转移到介质层11。上述双重图形化方法中，将刻蚀图形转化为相互独立的、密度较低的第一图形13 和第二图形14，然后将其转移至介质层11上，使得每一次光刻胶的曝光图形的密度较小。 但是，上述双重图形化方法的精度仍然无法满足进一步的工艺需求，由于曝光过程中光源波长的限制，使得每次曝光图形的线宽较大，影响器件的集成度。关于双重图形化方法的更多详细内容，请参考专利号为6042998的美国专利。
发明内容
本发明解决的问题是图形化精度较低的问题，以减小图形的线宽，提高器件的集成度。为解决上述问题，本发明提供了一种双重图形化方法，包括分别提供基底、第一压印模具和第二压印模具，所述基底上形成有硬掩膜层，所述第一压印模具具有第一图形，所述第二压印模具具有第二图形；
3
使用所述第一压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层；形成光刻胶层，覆盖所述压印后的硬掩膜层；使用所述第二压印模具对所述光刻胶层进行压印，将所述第二图形转移至所述光刻胶层；以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至所述硬
掩膜层。可选的，所述使用所述第一压印模具对所述硬掩膜层进行压印包括对所述硬掩膜层进行软化；使用所述第一压印模具对所述硬掩膜层进行冲压；对所述硬掩膜层进行冻结；移除所述第一压印模具。可选的，所述软化包括对所述硬掩膜层进行加热。可选的，所述冻结包括对所述硬掩膜层进行冷却。可选的，所述使用所述第二压印模具对所述光刻胶层进行压印包括使用所述第二压印模具对所述光刻胶层进行冲压；移除所述第二压印模具；对所述光刻胶层进行冻结。可选的，所述冻结包括对所述光刻胶层进行曝光和/或烘焙。可选的，所述硬掩膜层的材料为多晶硅、氧化硅、氮化硅、碳化硅或金属。可选的，所述双重图形化方法还包括去除所述光刻胶层；以所述硬掩膜层为掩膜，对所述基底进行刻蚀。与现有技术相比，本发明具有以下优点本技术方案首先使用第一压印模具对硬掩膜层进行压印，将第一图形转移至所述硬掩膜层上，之后再在硬掩膜层上形成光刻胶层，并使用第二压印模具对所述光刻胶层进行压印，将第二图形转移至所述光刻胶层，再之后以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至硬掩膜层上，从而摆脱了光刻时曝光工艺的限制，有利于提高图形化的精度，减小图形线宽，提高集成度。
图1至图4是现有技术双重图形化方法的中间结构的剖面图；图5是本发明实施例的双重图形化方法的流程示意图；图6至图14是本发明实施例的双重图形化方法的中间结构的剖面图。
具体实施例方式现有技术的双重图形化方法将曝光图形分拆为密度较低的两个独立的图形后，分别进行曝光，受到曝光工艺的限制，其图形化精度仍然较低，无法满足进一步的工艺需要。本技术方案首先使用第一压印模具对硬掩膜层进行压印，将第一图形转移至所述硬掩膜层上，之后再在硬掩膜层上形成光刻胶层，并使用第二压印模具对所述光刻胶层进行压印，将第二图形转移至所述光刻胶层，再之后以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至硬掩膜层上，从而摆脱了光刻时曝光工艺的限制，有利于提高图形化的精度，减小图形线宽，提高集成度。
4
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。图5示出了本发明实施例的双重图形化方法的流程示意图，包括步骤S21，分别提供基底、第一压印模具和第二压印模具，所述基底上形成有硬掩膜层，所述第一压印模具具有第一图形，所述第二压印模具具有第二图形；步骤S22，使用所述第一压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层；步骤S23，形成光刻胶层，覆盖所述压印后的硬掩膜层；步骤S24，使用所述第二压印模具对所述光刻胶层进行压印，将所述第二图形转移至所述光刻胶层；步骤S25，以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至所述硬掩膜层。图6至图14示出了本发明实施例的双重图形化方法的中间结构的剖面图，下面结合图5和图6至图14对本发明的实施例进行详细说明。结合图5和图6，执行步骤S21，分别提供基底、第一压印模具和第二压印模具，所述基底上形成有硬掩膜层，所述第一压印模具具有第一图形，所述第二压印模具具有第二图形。具体的，提供基底20，所述基底20上形成有硬掩膜层21，提供第一压印模具30，所述第一压印模具30具有第一图形，提供第二压印模具40，所述第二压印模具40具有第二图形。所述基底20为半导体材料，可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(S0I，Silicon On Insulator)结构或硅上外延层结构，其中还可以形成有MOS晶体管等半导体器件，所述半导体器件上可以覆盖有介质层。所述硬掩膜层21的材料可以是多晶硅、氧化硅、氮化硅、碳化硅或金属。所述第一压印模具30具有第一图形，具体的，所述第一压印模具30上形成有凸起 30a，所述凸起30a分布形成所述第一图形。所述第二压印模具40具有第二图形，具体的，所述第二压印模具40上形成有凸起 40a，所述凸起40a分布形成所述第二图形。结合图5、图7和图8，执行步骤S22，使用所述第一压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层。首先参考图7，使用所述第一压印模具30对所述硬掩膜层21进行压印，具体的，首先对所述硬掩膜层21进行软化，本实施例中所述软化过程主要包括对硬掩膜层21进行加热，加热的温度和时间可以根据所述硬掩膜层21的材料以及厚度来确定，使得所述硬掩膜层21软化成半熔融状态；之后使用所述第一压印模具30对所述软化后的硬掩膜层21进行冲压，使得所述第一压印模具30的凸起30a嵌入所述硬掩膜层21中，需注意的是，压印过程中所述凸起30a需与所述基底20的表面接触；再之后对所述硬掩膜层21进行冻结，使其定形，所述冻结过程可以是对所述硬掩膜层21进行冷却，使其凝固定性，从而将所述第一图形转移至所述硬掩膜层21上。之后参考图8，在所述冻结过程之后，移除所述第一压印模具，形成压印后的硬掩膜层21。由于所述第一压印模具上的第一图形可以采用机械加工等方法形成，其线宽可以制作的很小，通过压印的方法对硬掩膜层进行图形化，避免了现有技术中常规的曝光工艺的限制，提高了图形化的精度。此外，压印后形成的硬掩膜层较常规的光刻工艺具有更好的形貌，有利于改善后续刻蚀工艺过程形成的图形的形貌。结合图5和图9，执行步骤S23，形成光刻胶层，覆盖所述压印后的硬掩膜层。具体的，形成光刻胶层22，覆盖所述压印后的硬掩膜层21，所述光刻胶层22的形成方法可以是旋涂、喷涂等方法，所述光刻胶层22填充硬掩膜层21经压印后形成的凹槽，并覆盖所述压印后的硬掩膜层21。结合图5、图10和图11，执行步骤S24，使用所述第二压印模具对所述光刻胶层进行压印，将所述第二图形转移至所述光刻胶层。具体的，使用所述第二压印模具40对所述光刻胶层22进行压印，具体的，由于光刻胶本身为胶状物，因此不需对其进行软化即可使用所述第二压印模具40对其进行冲压，使得所述第二压印模具40的凸起40a嵌入所述光刻胶层22中，需要注意的是，压印冲压过程中，所述第二压印模具40的凸起40a需与所述硬掩膜层21的表面接触，从而将所述第二图形转移至所述光刻胶层22上。与第一压印模具类似的，所述第二压印模具上的第二图形的线宽也可以制作的很小，同样利于图形化精度的提高以及光刻胶层22的形貌的改善。本实施例中，在硬掩膜层21上形成光刻胶层22，并对光刻胶层22进行压印，而没有采用第二压印模具40直接对所述硬掩膜层21进行压印。由于压印过程需要对硬掩膜层 21进行软化，因此对光刻胶层22进行压印避免了软化过程对硬掩膜层21上已经形成的第一图形的破坏。参考图11，在使用第二压印模具对光刻胶层22进行冲压之后，将所述第二压印模具移除，并对所述光刻胶层22进行冻结。所述冻结的过程可以是对所述光刻胶层22进行曝光和/或烘焙。所述曝光可以采用紫外线曝光，并根据光刻胶层22的具体材料和成分确定烘焙的温度、持续时间等，从而将所述第二图形转移至光刻胶层22上，形成压印后的光刻胶层22。参考图12，执行步骤S25，以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至所述硬掩膜层。具体的，以所述压印冻结后的光刻胶层22为掩膜，对所述硬掩膜层21进行刻蚀，将所述第二图形转移至所述硬掩膜层21上，所述第一图形和第二图形相互穿插，共同构成了实际待形成的图形。所述刻蚀过程可以是干法刻蚀、湿法刻蚀寸。参考图13，去除所述光刻胶层，暴露出所述硬掩膜层21。所述光刻胶层的去除方法可以是灰化法(ashing)或本领域技术人员公知的其他方法。参考图14，以所述硬掩膜层21为掩膜，对所述基底20进行刻蚀，将所述第一图形和第二图形转移至所述基底20上。所述刻蚀方法可以是干法刻蚀或湿法刻蚀。上述实施例中，采用两步压印，将第一图形和第二图形转移至硬掩膜层上，有利于改善图形化精度，减小线宽，提高集成度。而且第二图形是通过压印形成在光刻胶层上的，无需进行加热软化，避免了软化过程对之前形成在硬掩膜层上的第一图形的破坏。综上，本技术方案首先使用第一压印模具对硬掩膜层进行压印，将第一图形转移至所述硬掩膜层上，之后再在硬掩膜层上形成光刻胶层，并使用第二压印模具对所述光刻胶层进行压印，将第二图形转移至所述光刻胶层，再之后以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至硬掩膜层上，从而摆脱了光刻时曝光工艺的限制， 有利于提高图形化的精度，减小图形线宽，提高集成度。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种双重图形化方法，其特征在于，包括分别提供基底、第一压印模具和第二压印模具，所述基底上形成有硬掩膜层，所述第一压印模具具有第一图形，所述第二压印模具具有第二图形；使用所述第一压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层；形成光刻胶层，覆盖所述压印后的硬掩膜层；使用所述第二压印模具对所述光刻胶层进行压印，将所述第二图形转移至所述光刻胶层；以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至所述硬掩膜层。
2.根据权利要求1所述的双重图形化方法，其特征在于，所述使用所述第一压印模具对所述硬掩膜层进行压印包括对所述硬掩膜层进行软化；使用所述第一压印模具对所述硬掩膜层进行冲压；对所述硬掩膜层进行冻结；移除所述第一压印模具。
3.根据权利要求2所述的双重图形化方法，其特征在于，所述软化包括对所述硬掩膜层进行加热。
4.根据权利要求2所述的双重图形化方法，其特征在于，所述冻结包括对所述硬掩膜层进行冷却。
5.根据权利要求1所述的双重图形化方法，其特征在于，所述使用所述第二压印模具对所述光刻胶层进行压印包括使用所述第二压印模具对所述光刻胶层进行冲压；移除所述第二压印模具；对所述光刻胶层进行冻结。
6.根据权利要求5所述的双重图形化方法，其特征在于，所述冻结包括对所述光刻胶层进行曝光和/或烘焙。
7.根据权利要求1所述的双重图形化方法，其特征在于，所述硬掩膜层的材料为多晶硅、氧化硅、氮化硅、碳化硅或金属。
8.根据权利要求1所述的双重图形化方法，其特征在于，还包括去除所述光刻胶层； 以所述硬掩膜层为掩膜，对所述基底进行刻蚀。
全文摘要
一种双重图形化方法，包括分别提供基底、第一压印模具和第二压印模具，所述基底上形成有硬掩膜层，所述第一压印模具具有第一图形，所述第二压印模具具有第二图形；使用所述第一压印模具对所述硬掩膜层进行压印，将所述第一图形转移至所述硬掩膜层；形成光刻胶层，覆盖所述压印后的硬掩膜层；使用所述第二压印模具对所述光刻胶层进行压印，将所述第二图形转移至所述光刻胶层；以所述光刻胶层为掩膜对所述硬掩膜层进行刻蚀，将所述第二图形转移至所述硬掩膜层。本发明有利于改善图形化精度，减小图形的线宽，提高器件集成度。
文档编号H01L21/308GK102468136SQ201010552528
公开日2012年5月23日 申请日期2010年11月19日 优先权日2010年11月19日
发明者孙武, 张海洋 申请人:中芯国际集成电路制造(上海)有限公司