专利名称：阵列基底和制造该阵列基底的方法
技术领域：
所描述的技术总体涉及一种阵列基底，更具体地讲，涉及一种液晶显示器或有机发光二极管显示器的薄膜晶体管阵列基底和一种制造该薄膜晶体管阵列基底的方法。
背景技术：
液晶显示器(LCD)和有机发光二极管(OLED)显示器广泛地用于小尺寸电子器件和其它产品，例如手机、个人数字助理(PDA)和便携式多媒体播放器(PMP)，部分地是因为它们自身尺寸相对小和重量相对轻。随着显示装置在尺寸上变得更小，对更高分辨率的需求增加。为了实现更高的分辨率，期望的是使每个像素的尺寸更小。随着像素的尺寸变得更小，为了满足高于预定水平的亮度，需要提高像素的开口率。诸如液晶显示器或有机发光二极管显示器的显示装置包括阵列基底，其中，在阵列基底上形成每个像素中的用于向像素电极施加驱动电压的薄膜晶体管(TFT)和用于存储电压信号的存储电容器，以显示图像。通常，薄膜晶体管的栅电极、存储电容器的电极等由不透明金属形成。在这种情况下，开口率会减小。此外，由漏电流引起的形成在显示装置中的相邻薄膜晶体管之间的串扰会导致画面质量降低。在该背景技术部分公开的上述信息仅是为了加强对所描述的技术背景的理解，因此可能包含不构成在这个国家对本领域普通技术人员来说已知的现有技术的信息。
发明内容
已经对技术进行了描述，以提供一种显示装置的阵列基底，所述阵列基底通过提高开口率和减少漏电流来改善画面质量。此外，本发明的实施例提供一种制造提高了开口率的阵列基底且没有增加的掩模工艺的方法。根据一个示例性实施例，一种阵列基底包括有源层，包括沟道区；栅电极，设置为与所述沟道区对应；栅极绝缘膜，位于所述有源层和所述栅电极之间。所述栅电极包括透明导电膜和不透明导电膜，所述透明导电膜位于所述沟道区和所述不透明导电膜之间。所述透明导电膜和所述不透明导电膜可以彼此直接接触。所述透明导电膜可以包括氧化铟锡(ITO)，所述不透明导电膜可以包括钼。所述透明导电膜和所述不透明导电膜可以具有基本相同的宽度。所述有源层可以包括多晶硅，所述有源层还包括位于所述沟道区的一侧的源极区和位于所述沟道区的另一侧的漏极区，其中，所述沟道区可以包括N型杂质，所述源极区和所述漏极区可以包括P型杂质。根据一个示例性实施例，所述阵列基底还可以包括电容器，所述电容器包括透明下电极；第一绝缘膜，位于所述透明下电极上，并用作介电膜；上电极，与所述透明下电极对应地位于所述第一绝缘膜上；不透明下电极，位于所述第一绝缘膜和所述透明下电极之
4间。所述透明下电极可以包括与所述透明导电膜的材料相同的材料，所述不透明下电极可以包括与所述不透明导电膜的材料相同的材料。所述透明下电极和所述不透明下电极可以分别与所述透明导电膜和所述不透明导电膜布置在同一层上。所述上电极可以包括透明导电材料。所述透明下电极的宽度可以大于所述上电极的宽度。根据一个示例性实施例，所述阵列基底还可以包括位于所述第一绝缘膜上的第二绝缘层，其中，所述第一绝缘膜可以在所述栅电极、所述有源层和所述栅极绝缘膜上，所述上电极可以位于所述第一绝缘膜和所述第二绝缘层之间。根据一个示例性实施例，所述阵列基底还可以包括源电极，通过所述栅极绝缘膜、所述第一绝缘膜和所述第二绝缘层中的第一孔连接到位于所述沟道区的一侧的源极区；漏电极，通过所述栅极绝缘膜、所述第一绝缘膜和所述第二绝缘层中的第二孔连接到位于所述沟道区的另一侧的漏极区，并通过所述第二绝缘层中的第三孔连接到所述上电极。所述第三孔可以被设置为与所述不透明下电极对应，所述第一绝缘膜和所述上电极设置在所述第三孔和所述不透明下电极之间。根据一个示例性实施例，所述阵列基底还可以包括位于所述第二绝缘层、所述源电极和所述漏电极上的有机膜。根据示例性实施例，所述阵列基底还可以包括将所述第二绝缘层以及所述源电极和所述漏电极与所述有机膜隔开的保护膜。根据示例性实施例，所述阵列基底还可以包括通过所述有机膜中的第四孔连接到所述漏电极的像素电极。所述第四孔可以被设置为与所述不透明下电极对应，所述第一绝缘膜、所述上电极和所述漏电极设置在所述第四孔和所述不透明下电极之间。根据另一示例性实施例，一种制造阵列基底的方法包括在基底上顺序地形成有源层、绝缘层、透明导电层、不透明导电层和光致抗蚀剂层；由所述光致抗蚀剂层形成第一光致抗蚀剂膜和第二光致抗蚀剂膜，所述第一光致抗蚀剂膜设置为与所述有源层对应，并具有比所述有源层的宽度小的宽度，所述第二光致抗蚀剂膜与所述第一光致抗蚀剂膜隔开。所述方法还包括通过利用第一蚀刻工艺蚀刻所述不透明导电层来在所述第一光致抗蚀剂膜下方形成第一不透明导电膜和在所述第二光致抗蚀剂膜下方形成第二不透明导电膜；通过利用第二蚀刻工艺蚀刻所述透明导电层来在所述第一不透明导电膜下方形成第一透明导电膜和在所述第二不透明导电膜下方形成第二透明导电膜；利用灰化工艺减小所述第二光致抗蚀剂膜的宽度，利用第三蚀刻工艺将所述第一不透明导电膜的宽度减小为小于所述第一光致抗蚀剂膜的宽度，并将所述第二不透明导电膜的宽度减小为小于所述第二光致抗蚀剂膜的宽度；去除所述第一光致抗蚀剂膜和所述第二光致抗蚀剂膜。所述方法还可以包括在所述第二蚀刻工艺之后，使用P+杂质掺杂所述有源层的侧部，并且在去除所述第一光致抗蚀剂膜和所述第二光致抗蚀剂膜之后，使用P-杂质掺杂所述有源层。所述第一不透明导电膜和所述第一透明导电膜可以形成栅电极，所述第二不透明导电膜和所述第二透明导电膜可以形成电容器的下电极。所述第一不透明导电膜和所述第一透明导电膜可以具有基本相同的宽度，所述第 ニ透明导电膜的宽度可以大于所述第二不透明导电膜的宽度。所述第一蚀刻工艺可以为干蚀刻工艺或湿蚀刻工艺。所述第二蚀刻工艺和所述第三蚀刻工艺可以为湿蚀刻工艺。所述不透明导电层的电阻可以低于所述透明导电层的电阻。所述不透明导电层可以包括销，所述透明导电层可以包括ITO。根据一个示例性实施例，可以通过提高像素的开口率来实现具有高分辨率的显示 装置。此外，可以通过减小漏电流防止串扰来提高显示装置的画面质量。此外，在具有高分辨率的显示装置的阵列基底的制造中，因为没有附加的掩模工 艺，所以可以使工艺简化。
图1是根据第一示例性实施例的阵列基底的平面布局图。图2是沿图1的II-II线截取的阵列基底的剖视图。图3是根据第二示例性实施例的阵列基底的剖视图。图4是根据第三示例性实施例的阵列基底的平面布局图。图5A至图5D是顺序地示出根据一个示例性实施例的阵列基底的制造工艺的视 图。标号描述100、101、102 阵列基底110、210:绝缘基底121、121'、221 有源层122、222 源极区123.223 漏极区124、224 沟道区125、126、225、226 轻掺杂漏极区 131、230 栅极绝缘膜133 第一层间绝缘层135 第二层间绝缘层137:保护膜139、139'有机膜141、141'栅极线142、251 不透明导电膜143、M1:透明导电膜151 维持电压线152、252 不透明下电极153、153'、M2 透明下电极161、161'上电极162:第三接触孔171 数据线172、172'源电极173、173'漏电极174、174'第一接触孔175、175'第二接触孔181 像素电极182 通孔220:多晶娃层MO:透明导电膜250:不透明导电膜沈1、沈2:光致抗蚀剂膜
具体实施方式
在下文中将参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。本领域技术人员将认识到，在不脱离本发明的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。另外，为了更好地理解和易于描述，任意地示出了附图中的每个组件的尺寸和厚度，因此，本发明不限于在附图中示出的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者也可以存在一个或多个中间元件。图1是根据第一示例性实施例的阵列基底的平面布局图，图2是沿图1中的II-II 线截取的阵列基底的剖视图。参照图1和图2，根据该示例性实施例的阵列基底100包括薄膜晶体管、存储电容器和像素电极181，薄膜晶体管包括有源层121、栅电极、源电极172和漏电极173，存储电容器包括上电极161和下电极(152和153)。首先，将参照图1的左下部和图2的左侧来描述形成薄膜晶体管的区域。有源层 121可以由多晶硅形成在绝缘基底110上，并可以包括源极区122、漏极区123和轻掺杂的漏极(LDD)区(125和126)，LDD区125和126围绕形成在有源层121的中央处的沟道区 1 设置。用于使有源层121和栅极线141绝缘的栅极绝缘膜131形成在有源层121上，其中，栅极线141形成在栅极绝缘膜131上。栅极线141的与有源层121的沟道区IM对应的一部分用作薄膜晶体管的栅电极，通过栅极线141传输栅极信号。在该示例性实施例中，栅极线141可以以包括不透明导电膜142和透明导电膜143 的双层结构来形成。在该示例性实施例中，因为不透明导电膜142和透明导电膜143的宽度大致相同，所以它们具有大约相同的侧面蚀刻表面，并且不透明导电膜142和透明导电膜143可以分别包括钼和氧化铟锡(在下文中称作ΙΤ0)。然而，本发明不限于此，不透明导电膜142和透明导电膜143可以分别包括各种低电阻的导电材料和透明导电材料。此外， 透明导电膜143和不透明导电膜142可以彼此直接接触。用于形成透明导电膜143的透明导电材料(例如ΙΤ0)具有相对高的电阻。因此， 在栅极线141仅由透明导电膜143来形成以获得开口率的情况下，会出现信号延迟的问题。 然而，在该示例性实施例中，因为包括具有低电阻的钼的不透明导电膜142与透明导电膜 143 一起形成栅极线141，所以可以减轻或避免信号延迟的问题。另一方面，在栅极线141仅由包括钼的不透明导电膜142形成的情况下，产生大约10_7A至10_8A的高漏电流。在高漏电流的情况下，在相邻的薄膜晶体管之间产生串扰，因此，画面质量会降低。然而，在该示例性实施例中，包括钼的不透明导电膜142和包括ITO 的透明导电膜143 —起形成栅极线141，这使得阈值电压发生负偏移，由此将漏电流减少至大约10_12A。具体地说，因为包括ITO的透明导电膜143相邻于栅极绝缘膜131形成，所以透明导电膜143与栅极绝缘膜131 —起用作介电膜。因为ITO具有相对高的电阻，所以在 ITO中发生压降，由此使阈值电压向负方向偏移，这会使得漏电流减小至大约IO-12A,因此可以抑制串扰并提高画面质量。第一层间绝缘层133和第二层间绝缘层135形成在栅极线141上，用于传输数据信号的数据线171形成在第二层间绝缘层135上。虽然在该实施例中，数据线171以钛-铝-钛的层叠结构形成，但是这仅是一个示例，数据线可以由各种不同的金属形成。数据线171在与有源层121的一侧对应的位置处连接到源电极172，漏电极173形成在与有源层121的另一侧对应的位置处，与源电极172隔开。第一接触孔174和第二接触孔175分别提供到有源层121的源极区122和漏极区123的通路，并形成在栅极绝缘膜131、第一层间绝缘层133和第二层间绝缘层135中，形成在第二层间绝缘层135上的源电极172和漏电极173通过这些接触孔分别连接到源极区122和漏极区123。通过包括有源层121、栅极线141、源电极172和漏电极173的薄膜晶体管的以上构造将驱动电压施加到稍后将描述的像素电极181。为了示出的目的，已经在该示例性实施例中公开了薄膜晶体管的构造，但对于本领域技术人员来说将清楚的是，可以对薄膜晶体管的结构做出各种修改。接下来，参照图1的中心部分和图2的右侧部分，现在将描述形成存储电容器的区域。维持电压线151与栅极绝缘膜131上的栅极线141形成在同一层上。维持电压线151 在像素的中心处形成不透明下电极152。在该示例性实施例中，还在栅极绝缘膜131和维持电压线151之间形成透明下电极153，并且透明下电极153与不透明下电极152 —起形成存储电容器的下电极。在该示例性实施例中，维持电压线151和不透明下电极152可以由与不透明导电膜142的材料相同的材料形成，透明下电极153可以由与透明导电膜143的材料相同的材料形成。即，维持电压线151和不透明下电极152可以包括钼，透明下电极153 可以包括ΙΤ0。然而，应当理解，这里描述的材料仅是示例性的，本领域普通技术人员将认识到，可以使用各种其它材料。在该示例性实施例中，透明下电极153被形成为比不透明下电极152宽。电压通过维持电压线151施加到不透明下电极152。因为不透明下电极152由低电阻材料形成，所以它可以防止或减小信号延迟，但是开口率也会由于维持电压线151和不透明下电极152 而减小。因此，如果不透明下电极152被制作得小，而透明下电极153被制作得相对大，则存储电容器能够确保足够的电容，并可以提高开口率。上电极161形成在不透明下电极152和透明下电极153上，其中，第一层间绝缘层 133设置在上电极161与不透明下电极152和透明下电极153之间。上电极161与包括不透明下电极152和透明下电极153的下电极一起构成存储电容器。此时，第一层间绝缘层 133用作介电膜。在该示例性实施例中，上电极161可以由作为透明导电材料的ITO形成， 从而通过上电极161提高了开口率。上电极161用第二层间绝缘层135覆盖，并通过形成在第二层间绝缘层135中的第三接触孔176连接到漏电极173。可以通过包括不透明下电极152、透明下电极153、上电极161和作为介电膜的第一层间绝缘层133的存储电容器的构造来维持将要施加到稍后描述的像素电极181的电压信号。保护膜137形成在上文描述的薄膜晶体管和存储电容器上，有机膜139进一步形成在保护膜137上。提供到漏电极173的通路的通孔182形成在保护膜137和有机膜139 中，形成在有机膜139上的像素电极181通过通孔182连接到漏电极173。利用这种构造， 像素电极181可以接收驱动电压，在像素电极181和面对像素电极181的共电极之间施加电场，由此例如可以驱动置于像素电极181和共电极之间的液晶或有机发射层，从而显示
8图像。同时，在该示例性实施例中，通孔182和第三接触孔176形成在与不透明下电极 152对应(例如，基本上与不透明下电极152对准)的位置处。利用这种构造，可以有效地抑制由于通孔182和第三接触孔176导致的开口率的减小。然而，本发明不限于这种构造， 而是根据工艺条件等可以以不同的方式改变通孔182和第三接触孔176的位置。这样，根据该示例性实施例的阵列基底100可以通过利用具有包括不透明导电膜 142和透明导电膜143的双层的栅极线141，并通过利用具有包括不透明下电极152和透明下电极153的双层的存储电容器的下电极，提高开口率并抑制或减小了由信号延迟和产生的漏电流引起的画面质量劣化或不精确。下面将描述其它示例性实施例。在下面的描述中，仅简要地描述与第一示例性实施例中的组件相同或类似或等同的组件，或者会省略对其的描述。图3是根据第二示例性实施例的阵列基底的剖视图。参照图3，根据该示例性实施例的阵列基底101包括薄膜晶体管、存储电容器和像素电极181，薄膜晶体管和像素电极 181以与第一示例性实施例中的方式相同或类似的方式来构造。该示例性实施例中的存储电容器包括下电极、上电极161'以及置于下电极和上电极161'之间且用作介电膜的第一层间绝缘层133，其中，下电极包括不透明下电极152 和透明下电极153'。在该示例性实施例中，透明下电极153'的尺寸可以相对地大于上电极161'的尺寸。即，与第一示例性实施例中的透明电极153的尺寸相比，透明下电极153' 的尺寸会较大。利用这种构造，可以进一步提高与上电极161'的存储电容。因此，可以提高开口率，并可以改善存储电容器的性能。此外，在该示例性实施例中，仅有机膜139'形成在薄膜晶体管和存储电容器上， 并且没有形成单独的保护膜。因为保护膜的形成会导致开口率的减小，所以该示例性实施例可以通过省去保护膜来有助于开口率的提高。图4是根据第三示例性实施例的阵列基底的平面布局图。参照图4，根据该示例性实施例的阵列基底102包括薄膜晶体管、存储电容器和像素电极181，存储电容器和像素电极181以与第一示例性实施例中的方式相同或类似的方式来构造。在该示例性实施例中，薄膜晶体管包括有源层121'、栅极线141'、连接到数据线171的源电极172'和与源电极172'隔开的漏电极173'。此外，栅极绝缘膜形成在有源层121'和栅极线141'之间，第一层间绝缘层和第二层间绝缘层形成在栅极线141'与源电极172'及漏电极173'之间，第一接触孔174'和第二接触孔175'形成在栅极绝缘膜、第一层间绝缘层和第二层间绝缘层中。源电极172'和漏电极173'分别通过第一接触孔174'和第二接触孔175'连接到有源层121'的源极区和漏极区。与第一示例性实施例的漏电极173相比，该示例性实施例的漏电极173'被形成得较短。因此，如图4所示，薄膜晶体管具有这样的构造，S卩，薄膜晶体管朝向像素的中心偏移。漏电极通常由金属制成，这样会使开口率降低。在该示例性实施例中，可以通过使漏电极173'引起的开口率的减小最小化或降低来提高像素的总开口率。图5A至图5D是顺序地示出根据一个示例性实施例的阵列基底的制造工艺的视图。参照图5A至图5D，现在将描述根据一个示例性实施例的制造阵列基底的方法。参照图5A，在绝缘基底210上层叠多晶硅层220，然后通过第一掩模工艺形成有源层221。然后，顺序地层叠栅极绝缘膜230、透明导电膜240和不透明导电膜250，形成光致抗蚀剂层，然后通过第二掩模工艺由光致抗蚀剂层形成第一光致抗蚀剂膜261和第二光致抗蚀剂膜262。第一光致抗蚀剂膜261可以具有比有源层221的宽度小的宽度。在用于形成光致抗蚀剂膜261和沈2的第二掩模工艺中，通过使用半色调掩模将第二光致抗蚀剂膜262形成为具有比顶部宽的底部。在该示例性实施例中，透明导电膜240和不透明导电膜250分别包括ITO和钼。然而，这些材料仅是示例性的，透明导电膜240和不透明导电膜 250的材料不限于此。参照图5B，对不透明导电膜250执行第一蚀刻工艺，然后对透明导电膜240执行第二蚀刻工艺。这里，第一蚀刻工艺是使用例如气体等离子体反应的干蚀刻工艺，由此在第一光致抗蚀剂膜261和第二光致抗蚀剂膜262下方形成分别具有与第一光致抗蚀剂膜261 和第二光致抗蚀剂膜262的宽度基本相同的宽度的不透明导电膜251和不透明下电极252。 第二蚀刻工艺可以是使用例如能够蚀刻特定材料的蚀刻剂的湿蚀刻工艺，由此在不透明导电膜251和不透明下电极252下方形成分别具有比不透明导电膜251和不透明下电极252 的宽度小的宽度的透明导电膜Ml和透明下电极M2。在第二蚀刻工艺中，还可以执行剖面蚀刻。在第二蚀刻工艺中，可以沿剖面方向执行大约0. 2μπι的精细蚀刻。可选地，第一蚀刻工艺可以被执行为湿蚀刻工艺。在第一蚀刻工艺被执行为湿蚀刻工艺的情况下，不透明导电膜251和不透明下电极252被构造为在第一光致抗蚀剂膜沈1 和第二光致抗蚀剂膜262下方沿剖面方向被精细地蚀刻。参照图5C，通过在绝缘基底210的顶部上使用P+杂质(例如硼)掺杂有源层221 的侧部来形成源极区222和漏极区223。然后，通过灰化工艺来去除第二光致抗蚀剂膜262 的底部，以暴露第二光致抗蚀剂膜262下方的不透明下电极252。参照图5D，对不透明导电膜的材料执行第三蚀刻工艺，从而减小不透明下电极 252的宽度。第三蚀刻工艺可以被执行为湿蚀刻工艺，由此可以将不透明导电膜251和不透明下电极252蚀刻为分别具有比第一光致抗蚀剂膜261和第二光致抗蚀剂膜262的宽度小的宽度。由此，如图5D所示，不透明导电膜251的宽度可以与不透明导电膜Ml的宽度大约相同，不透明下电极252的宽度可以小于透明下电极242的宽度，由此提高了像素的开口率。在第三蚀刻工艺之后，在绝缘基底210的顶部轻掺杂P-杂质，从而形成轻掺杂漏极区025和2 )，相应地，在有源层221的中心处形成沟道区224。沟道区2M可以包括 N型杂质。这样，在形成包括不透明导电膜251和透明导电膜241的薄膜晶体管的栅电极、薄膜晶体管的有源层221以及包括不透明下电极252和透明下电极242的存储电容器的下电极之后，可以根据一般工艺形成剩余的组件。即，通过顺序地形成第一层间绝缘层、存储电容器的上电极、第二层间绝缘层、第一至第三接触孔以及源电极和漏电极来形成薄膜晶体管和存储电容器，并层叠保护膜和有机膜，以覆盖薄膜晶体管和存储电容器。在保护膜和有机膜中形成通孔，然后在保护膜和有机膜的顶部上形成像素电极，由此完成阵列基底。如上所述，可以省去保护膜，从而提高开口率。通过上文描述的工艺，栅极线和栅电极可以被形成为具有包括不透明导电膜251 和透明导电膜Ml的双层，存储电容器的下电极也可以被形成为具有包括不透明下电极
10252和透明下电极242的双层。因此，可以抑制或减小信号延迟，可以提高开口率，并可以通过减少漏电流来提高画面质量。此外，根据以上工艺，不需要附加的掩模来形成不透明导电膜251、透明导电膜Ml、不透明下电极252和透明下电极M2。因此，没有增加掩模工艺，因此简化了工艺。 虽然已经结合目前被视为实际的示例性实施例的内容描述了本公开，但应当理解，本发明不限于所公开的实施例。本发明的范围由权利要求书来确定。本领域技术人员应当认识到，可以在不脱离权利要求书的精神和范围的情况下做出各种修改和改变。
权利要求
1.一种阵列基底，所述阵列基底包括 有源层，包括沟道区；栅电极，设置为与所述沟道区对应； 栅极绝缘膜，位于所述有源层和所述栅电极之间，其中，所述栅电极包括透明导电膜和不透明导电膜，所述透明导电膜位于所述沟道区和所述不透明导电膜之间。
2.根据权利要求1所述的阵列基底，其中，所述透明导电膜和所述不透明导电膜彼此直接接触。
3.根据权利要求1所述的阵列基底，其中，所述透明导电膜包含氧化铟锡，所述不透明导电膜包含钼。
4.根据权利要求1所述的阵列基底，其中，所述透明导电膜和所述不透明导电膜具有相同的宽度。
5.根据权利要求1所述的阵列基底，其中，所述有源层包含多晶硅，所述有源层还包括位于所述沟道区的一侧的源极区和位于所述沟道区的另一侧的漏极区，其中，所述沟道区包含N型杂质，所述源极区和所述漏极区包括P型杂质。
6.根据权利要求1所述的阵列基底，所述阵列基底还包括电容器，所述电容器包括 透明下电极；第一绝缘膜，位于所述透明下电极上，并用作介电膜； 上电极，对应于所述透明下电极位于所述第一绝缘膜上； 不透明下电极，位于所述第一绝缘膜和所述透明下电极之间。
7.根据权利要求6所述的阵列基底，其中，所述透明下电极包含与所述透明导电膜的材料相同的材料，所述不透明下电极包含与所述不透明导电膜的材料相同的材料。
8.根据权利要求6所述的阵列基底，其中，所述透明下电极和所述不透明下电极分别与所述透明导电膜和所述不透明导电膜布置在同一层上。
9.根据权利要求6所述的阵列基底，其中，所述上电极包含透明导电材料。
10.根据权利要求6所述的阵列基底，其中，所述透明下电极的宽度大于所述上电极的宽度。
11.根据权利要求6所述的阵列基底，所述阵列基底还包括位于所述第一绝缘膜上的第二绝缘层，其中，所述第一绝缘膜在所述栅电极、所述有源层和所述栅极绝缘膜上， 所述上电极位于所述第一绝缘膜和所述第二绝缘层之间。
12.根据权利要求11所述的阵列基底，所述阵列基底还包括源电极，通过所述栅极绝缘膜、所述第一绝缘膜和所述第二绝缘层中的第一孔连接到位于所述沟道区的一侧的源极区；漏电极，通过所述栅极绝缘膜、所述第一绝缘膜和所述第二绝缘层中的第二孔连接到位于所述沟道区的另一侧的漏极区，并通过所述第二绝缘层中的第三孔连接到所述上电极。
13.根据权利要求12所述的阵列基底，其中，所述第三孔被设置为与所述不透明下电极对应，所述第一绝缘膜和所述上电极设置在所述第三孔和所述不透明下电极之间。
14.根据权利要求12所述的阵列基底，所述阵列基底还包括位于所述第二绝缘层、所述源电极和所述漏电极上的有机膜。
15.根据权利要求14所述的阵列基底，所述阵列基底还包括将所述第二绝缘层以及所述源电极和所述漏电极与所述有机膜隔开的保护膜。
16.根据权利要求14所述的阵列基底，所述阵列基底还包括通过所述有机膜中的第四孔连接到所述漏电极的像素电极。
17.根据权利要求16所述的阵列基底，其中，所述第四孔被设置为与所述不透明下电极对应，所述第一绝缘膜、所述上电极和所述漏电极设置在所述第四孔和所述不透明下电极之间。
18.—种制造阵列基底的方法，所述方法包括在基底上顺序地形成有源层、绝缘层、透明导电层、不透明导电层和光致抗蚀剂层；由所述光致抗蚀剂层形成第一光致抗蚀剂膜和第二光致抗蚀剂膜，所述第一光致抗蚀剂膜设置为与所述有源层对应，并具有比所述有源层的宽度小的宽度，所述第二光致抗蚀剂膜与所述第一光致抗蚀剂膜隔开；通过利用第一蚀刻工艺蚀刻所述不透明导电层来在所述第一光致抗蚀剂膜下方形成第一不透明导电膜和在所述第二光致抗蚀剂膜下方形成第二不透明导电膜；通过利用第二蚀刻工艺蚀刻所述透明导电层来在所述第一不透明导电膜下方形成第一透明导电膜和在所述第二不透明导电膜下方形成第二透明导电膜；利用灰化工艺减小所述第二光致抗蚀剂膜的宽度；利用第三蚀刻工艺将所述第一不透明导电膜的宽度减小为小于所述第一光致抗蚀剂膜的宽度，并将所述第二不透明导电膜的宽度减小为小于所述第二光致抗蚀剂膜的宽度；去除所述第一光致抗蚀剂膜和所述第二光致抗蚀剂膜。
19.根据权利要求18所述的方法，所述方法还包括在所述第二蚀刻工艺之后，使用P+ 杂质掺杂所述有源层的侧部，并且在去除所述第一光致抗蚀剂膜和所述第二光致抗蚀剂膜之后，使用P-杂质掺杂所述有源层。
20.根据权利要求18所述的方法，其中，所述第一不透明导电膜和所述第一透明导电膜形成栅电极，其中，所述第二不透明导电膜和所述第二透明导电膜形成电容器的下电极。
21.根据权利要求20所述的方法，其中，所述第一不透明导电膜和所述第一透明导电膜具有相同的宽度，其中，所述第二透明导电膜的宽度大于所述第二不透明导电膜的宽度。
22.根据权利要求18所述的方法，其中，所述第一蚀刻工艺为干蚀刻工艺。
23.根据权利要求18所述的方法，其中，所述第一蚀刻工艺为湿蚀刻工艺。
24.根据权利要求18所述的方法，其中，所述第二蚀刻工艺和所述第三蚀刻工艺为湿蚀刻工艺。
25.根据权利要求18所述的方法，其中，所述不透明导电层的电阻低于所述透明导电层的电阻。
26.根据权利要求25所述的方法，其中，所述不透明导电层包含钼。
27.根据权利要求25所述的方法，其中，所述透明导电层包含氧化铟锡。
全文摘要
本发明提供了一种阵列基底和一种制造该阵列基底的方法，所述阵列基底包括有源层，包括沟道区；栅电极，设置为与所述沟道区对应；栅极绝缘膜，位于所述有源层和所述栅电极之间。所述栅电极包括透明导电膜和不透明导电膜，所述透明导电膜位于所述沟道区和所述不透明导电膜之间。
文档编号H01L27/12GK102237372SQ20111011625
公开日2011年11月9日 申请日期2011年5月3日 优先权日2010年4月30日
发明者元裕奉, 太胜奎, 郑震九 申请人:三星移动显示器株式会社