专利名称：一种mos晶体管电容的制作方法
技术领域：
本发明涉及集成电路技术领域，特别涉及一种基于部分耗尽SOI CMOS工艺下的 MOS晶体管电容。
背景技术：
现有技术中，对存储信息进行冗余保存时涉及到的冗余可以是基于反馈机制，也可以是基于增加节点的翻转延时。可以采用包括十管单元、十二管单元等的多管单元技术对存储信息进行冗余保存。其优点在于，采用基于反馈机制的多管单元技术对存储信息进行冗余保存时，如果其中一个存储节点的信息被打翻，基于反馈机制的多管单元技术的存储节点能够对该被打翻的信息进行快速恢复；采用基于增加节点的翻转延时技术对存储信息进行冗余保存时，如果其中一个存储节点的信息被打翻，由于节点的增加和翻转的延时，基于增加节点的翻转延时技术有时间对已翻转的存储信息进行信息恢复。其缺点在于，存储单元面积大，写入时间长。还可以采用在互补存储节点间加耦合电容的方法对存储信息进行冗余保存。 其优点在于，当其中一个存储节点的信息翻转后，在该耦合电容的作用下，与该翻转后的存储节点信息相对应的反相存储节点能够发生与该翻转后的存储节点同方向的跳变，从而， 能够减弱单粒子翻转效应。其缺点在于，由于该耦合电容需要由寄生电容产生或者由多层插指金属产生。由寄生电容产生该耦合电容的方法中，工艺步骤复杂，且单位面积电容值小；由多层插指金属产生该耦合电容的方法中，MIM结构电容单位面积电容值小，产生的耦合电容小。这些因素都制约了在互补存储节点间加耦合电容的方法的抗单粒子翻转效应的效果。
发明内容
为了解决上述问题，本发明提出了一种能够增大单位面积电容值的MOS晶体管电容。并且，本发明还提出了一种应用了该MOS晶体管电容的存储单元。本发明提供的MOS晶体管电容包括P型体区，n+源区，n+漏区，附着于所述P型体区上的薄栅氧，以及，附着于所述薄栅氧上面的多晶硅栅，所述n+源区和η+漏区分别连接于所述P型体区。作为优选，所述P型体区的侧壁被STI包裹，所述P型体区的底部附着有氧化层， 所述氧化层底部附着有衬底，使得每个MOS晶体管的P型体区都是独立的。本发明提出的应用了上述MOS晶体管电容的存储单元包括4个NMOS晶体管ΝρΝ2、 N3> N4, 2个PMOS晶体管Pp P2和1个所述电容，
所述晶体管N1与队交叉耦合连接，所述晶体管P1与P2交叉耦合连接，所述晶体管P1 的漏极与所述晶体管N1的漏极相连，构成第I存储节点，所述晶体管I32的漏极与所述晶体管队的漏极相连，构成第II存储节点，所述第I存储节点与所述第II存储节点构成互补的存储节点，所述晶体管N1的源极和队的源极分别接地，所述晶体管P1的源极和P2的源极分别接电源，
所述电容的栅极连接于所述晶体管P1的栅极与所述晶体管N1的栅极之间，所述电容的源区、漏区、体区相连，所述电容的源区、漏区、体区均连接于所述晶体管P2的栅极与所述晶体管队的栅极之间，
所述晶体管N3的源极连接于所述晶体管P1的漏极与所述晶体管N1的漏极之间，所述晶体管N3的漏极连接于位线BL，所述晶体管N4的源极连接于所述P2的漏极与所述晶体管 N2的漏极之间，所述晶体管N4的漏极连接于位线BLB， 控制信号WL分别从所述晶体管N3和N4的栅极输入。本发明提供的MOS晶体管电容的有益效果在于
由于本发明提供的MOS晶体管电容的P型体区、η+源区和η+漏区是在部分耗尽SOI CMOS工艺条件下制成的双端BTS结构，n+源区和η+漏区分别连接于P型体区，无论是在截止区、耗尽区还是反型区，该MOS晶体管电容的电容值都略大于WX。x，从而，增大了 MOS晶体管电容在单位面积上的电容值。应用上述MOS晶体管电容的存储单元，第I存储节点与所述第II存储节点构成互补的存储节点，本发明提供的MOS晶体管电容的栅极连接于晶体管P1的栅极与晶体管N1的栅极之间，电容的源区、漏区、体区相连，电容的源区、漏区、体区均连接于晶体管P2的栅极与晶体管队的栅极之间，从而，电容在上述互补的存储节点之间构成一个耦合电容，当其中一个存储节点由于单粒子效应发生跳变的时候，由于该电容的作用，互补的另一个存储节点也发生同方向的跳变，从而能够减弱单粒子翻转效应的影响。
图1为本发明实施例提供的MOS晶体管电容的立体图； 图2为本发明实施例提供的MOS晶体管电容的纵剖面图； 图3为本发明实施例提供的MOS晶体管电容的版图4为本发明实施例提供的应用了该MOS晶体管电容的存储单元； 图5为在本发明实施例提供的应用了该MOS晶体管电容的存储单元的第I存储节点模拟单粒子翻转产生的激励电流的波形图6为本发明实施例提供的应用了该MOS晶体管电容的存储单元于第I存储节点模拟单粒子翻转产生的激励电流后，第I存储节点和第II存储节点的电压波形图。
具体实施例方式为了深入了解本发明，下面结合附图及具体实施例对本发明进行详细说明。参见附图1和附图2，本发明提供的MOS晶体管电容包括P型体区6，n+源区1，η+ 漏区2，附着于P型体区上的薄栅氧4，以及，附着于薄栅氧4上面的多晶硅栅3，P型体区6、 η+源区1和η+漏区2是在部分耗尽SOI CMOS工艺条件下制成的双端BTS结构，使得n+源区1和η+漏区2分别连接于P型体区6。其中，用于实现上述技术方案的一种方式是，P型体区6的侧壁被STI5包裹，P型体区6的底部附着有氧化层7，氧化层7底部附着有衬底8，使得每个MOS晶体管的P型体区6都是独立的。由于本发明提供的MOS晶体管电容的P型体区6、n+源区1和η.漏区2是在部分耗尽SOI CMOS工艺条件下制成的双端BTS结构，n+源区1和η+漏区2分别连接于P型体区6，无论是在截止区、耗尽区还是反型区，该MOS晶体管电容的电容值都略大于mx。x，从而，增大了 MOS晶体管电容在单位面积上的电容值。参见附图1和附图3，在本实施例提供的MOS晶体管的n+源区1和η+漏区2上分别设有两个接触孔9，在附图3中，虚线框10表示η.注入框，点划线框11表示ρ+注入框。参见附图4，本发明提出的应用了上述MOS晶体管电容的存储单元包括4个NMOS 晶体管N。N2、N3> N4, 2个PMOS晶体管Pp P2和1个本实施例提供的MOS晶体管电容12，
晶体管N1与队交叉耦合连接，晶体管P1与P2交叉耦合连接，晶体管P1的漏极与晶体管N1的漏极相连，构成第I存储节点，晶体管P2的漏极与晶体管队的漏极相连，构成第II 存储节点，第I存储节点与第II存储节点构成互补的存储节点，晶体管N1的源极和队的源极分别接地，晶体管P1的源极和P2的源极分别接电源，
电容12的栅极连接于晶体管P1的栅极与晶体管N1的栅极之间，电容12的源区、漏区、 体区相连，电容12的源区、漏区、体区均连接于晶体管P2的栅极与晶体管N2的栅极之间，
晶体管N3的源极连接于晶体管P1的漏极与晶体管N1的漏极之间，晶体管N3的漏极连接于位线BL，晶体管N4的源极连接于P2的漏极与晶体管N2的漏极之间，晶体管N4的漏极连接于位线BLB，
控制信号WL分别从晶体管N3和N4的栅极输入。在该存储单元中，第I存储节点与所述第II存储节点构成互补的存储节点，本发明提供的MOS晶体管电容12的栅极连接于晶体管P1的栅极与晶体管N1的栅极之间，电容 12的源区、漏区、体区相连，电容12的源区、漏区、体区均连接于晶体管P2的栅极与晶体管 N2的栅极之间，从而，电容12在上述互补的存储节点之间构成一个耦合电容12，当其中一个存储节点由于单粒子效应发生跳变的时候，由于该电容12的作用，当在该存储单元的第 I存储节点模拟如附图5所示波形的单粒子翻转产生的激励电流时，该第I存储节点和该第II存储节点的电压波形图如附图6所示，从附图6可以看出，与该第I存储节点互补的第 II存储节点也发生同方向的跳变，从而，能够减弱单粒子翻转效应的影响。以上的具体实施方式
，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式
而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种MOS晶体管电容，包括P型体区，η+源区，η+漏区，附着于所述P型体区上的薄栅氧，以及，附着于所述薄栅氧上面的多晶硅栅，其特征在于，所述η+源区和η+漏区分别连接于所述P型体区。
2.根据权利要求1所述的电容，其特征在于，所述P型体区的侧壁被STI包裹，所述P 型体区的底部附着有氧化层，所述氧化层底部附着有衬底，使得每个MOS晶体管的P型体区都是独立的。
3.一种基于权利要求1或2所述的MOS晶体管电容的存储单元，其特征在于，包括4个 NMOS晶体管N。N2, N3> N4, 2个PMOS晶体管P1. P2和1个权利要求1或2所述的电容，所述晶体管N1与队交叉耦合连接，所述晶体管P1与P2交叉耦合连接，所述晶体管P1 的漏极与所述晶体管N1的漏极相连，构成第I存储节点，所述晶体管I32的漏极与所述晶体管队的漏极相连，构成第II存储节点，所述第I存储节点与所述第II存储节点构成互补的存储节点，所述晶体管N1的源极和队的源极分别接地，所述晶体管P1的源极和P2的源极分别接电源，所述电容的栅极连接于所述晶体管P1的栅极与所述晶体管N1的栅极之间，所述电容的源区、漏区、体区相连，所述电容的源区、漏区、体区均连接于所述晶体管P2的栅极与所述晶体管队的栅极之间，所述晶体管N3的源极连接于所述晶体管P1的漏极与所述晶体管N1的漏极之间，所述晶体管N3的漏极连接于位线BL，所述晶体管N4的源极连接于所述P2的漏极与所述晶体管 N2的漏极之间，所述晶体管N4的漏极连接于位线BLB，控制信号WL分别从所述晶体管N3和N4的栅极输入。
全文摘要
本发明公开了一种MOS晶体管电容，属于集成电路技术领域。该电容包括P型体区，n+源区，n+漏区，附着于P型体区上的薄栅氧，以及，附着于薄栅氧上面的多晶硅栅，n+源区和n+漏区分别连接于P型体区，该电容增大了MOS晶体管电容在单位面积上的电容值。同时，本发明还公开了一种应用了该MOS晶体管电容的存储单元。该存储单元能够减弱单粒子翻转效应的影响。
文档编号H01L29/08GK102412312SQ20111030997
公开日2012年4月11日 申请日期2011年10月13日 优先权日2011年10月13日
发明者刘梦新, 毕津顺, 王一奇, 赵发展, 韩郑生 申请人:中国科学院微电子研究所