专利名称：一种基于SOI的SiGe-HBT晶体管的制备方法
技术领域：
本发明属于固体电子与微电子领域，涉及一种SiGe双极晶体管的制备方法，特别是涉及一种基于SOI的SiGe双极晶体管(SiGe-HBT)的制备方法。
背景技术：
由于现代通信对高频带下高性能、低噪声和低成本的RF组件的需求，传统的Si材料器件无法满足性能规格、输出功率等新的要求。在Si材料中引入Ge作为双极晶体管的基极形成的硅锗异质结双极晶体管(SiGe-HBT)则以低成本、高性能的潜质，受到市场的青睐。同样条件下，SiGe器件比Si器件频率高、速度快、噪声低、电流增益高，适合于高频应用。SiGeHBT工艺属于硅基技术，与Si器件工艺、BICMOS工艺有很好的兼容性，SiGe BICMOS工艺为功放与逻辑控制电路的集成提供极大的便利，也降低了工艺成本。SOI (Silicon On Insulator)是指绝缘体上娃技术。寄生电容电容小,使得SOI器件拥有高速度和低功耗。SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。因此，将SiGe-HBT工艺和SOI工艺结合，制造更高性能的基于SOI的SiGeBICMOS器件，成为一个新的器件研究方向。SiGe-HBT传统制造工艺中，在发射极刻蚀成型之后，外基区的自对准注入掺杂是必要的一步工艺，用来减小基区电阻。由于SiGe外延层较薄，外基区自对准注入掺杂往往会穿透SiGe外延层，注入到基区下方的集电区中，使部分外基区先下延伸到集电区，在集电区中形成额外的P型基区。对于体硅工艺和厚膜SOI工艺，由于集电区纵向宽度大，电流会向下经集电区下部的重掺杂埋层区至侧方的重掺杂集电区引出，因此这个额外基区对集电区电阻的影响可以忽略。但对于薄膜SOI工艺，因为顶层硅膜很薄(小于等于0. 15um)，集电区纵向宽度小，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低。因此，如何提出一种改进的基于SOI的SiGe-HBT的制备方法，以解决传统HBT制造工艺用于薄膜SOI工艺时，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低、以及由于集电区掺杂浓度增加导致的器件耐压降低的问题，成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI的SiGe-HBT的制备方法，用于解决现有技术中HBT制造工艺用于薄膜SOI工艺时，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低、以及由于集电区掺杂浓度增加导致的器件耐压降低的问题。为实现上述目的及其他相关目的，本发明提供一种基于SOI的SiGe-HBT的制备方法，所述方法至少包括
I)提供一包括衬底硅、埋层氧化硅和顶层硅的SOI衬底，采用离子注入工艺在所述顶层硅中进行N+型掺杂，以形成集电区，并在所述集电区周缘形成浅沟槽隔离；2)在所述顶层硅上制备第一氧化硅层，在所述第一氧化硅层上制备第一多晶硅层，然后在所述第一多晶硅层上进行光刻及刻蚀直至暴露出下方的集电区，以形成基区窗Π ；3)利用选择性外延工艺在所述基区窗口以及刻蚀剩下的所述第一多晶硅层上制备SiGe外延层，以形成基区和外基区；4)在所述SiGe外延层上制备第二氧化硅层，在所述第二氧化硅层上制备氮化硅层，然后在所述基区窗口区域内的所述氮化硅层上进行光刻及刻蚀直至暴露出下方的基区，以形成发射区窗口 ；5)在所述氮化硅层上制备N+型掺杂的第二多晶硅层，直至沉积在所述发射区窗口 中的第二多晶硅层的厚度大于所述氮化硅层和第二氧化硅层的总厚度；6)在所述第二多晶硅层表面旋涂光刻胶对其进行光刻及刻蚀工艺，以刻蚀掉除覆盖在所述发射区窗口上方之外的其它第二多晶硅层；继续以该光刻胶为掩膜，对所述氮化硅层和第二氧化硅层进行刻蚀直至暴露出所述外基区，形成以所述氮化硅层和第二氧化硅层为侧墙隔离的发射区；7)继续以步骤6)中所述光刻胶为掩膜，利用离子注入工艺，并控制注入的能量向所述外基区中注入氟化硼进行P+型掺杂；8)去除光刻胶，在所述集电区两侧刻蚀出集电极接触区；9)在所述集电区、发射区以及外基区分别制备硅化物接触面和电极。可选地，所述SOI衬底中顶层硅为轻掺杂的P型硅，厚度为80nm 150nm ;所述第一氧化硅层的厚度为80nm ;第二氧化硅层的厚度为45nm ;所述氮化硅层的厚度为20nm ;第一多晶娃层的厚度为80nm 90nm ;第二多晶娃层的厚度为250nm 350nm ;所述SiGe外延层的厚度为80nm 150nm。可选地，所述集电区N+掺杂的浓度为lE16cnT3 5E17cnT3 ;所述发射区N+掺杂的浓度为lE20cnT3 lE21cnT3 ;所述基区P型掺杂的浓度为lE19cnT3 lE20cnT3。可选地，所述N+型掺杂的杂质离子为磷、砷、或其组合。可选地，所述步骤7)中采用离子注入工艺注入氟化硼的能量为SKeV 12KeV，注入氟化硼的剂量为1E14 5E14 ;所述氟化硼注入的深度小于所述SiGe外延层的厚度。如上所述，本发明的基于SOI的SiGe-HBT的制备方法，具有以下有益效果该方法通过在所述外基区注入杂质由硼改为氟化硼，并将注入能量和剂量限定在特定范围内，有效解决了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
图Ia Ik显示为本发明中制备基于SOI的SiGe-HBT的工艺流程截面图。图2显示为本发明中所述外基区注入时分别使用氟化硼和硼时器件SiGe外延层和顶层硅层中纵向杂质分布对比图示意图。图3a 3b显示为本发明中所述外基区注入掺杂时分别使用氟化硼和硼时所制备的SiGe-HBT器件测试对比示意图。元件标号说明11SOI 衬底110衬底硅111埋层氧化硅112顶层硅1120集电极 12浅槽隔离(STI)13第一氧化硅层14第一多晶硅层15基区窗口16SiGe 外延层160基区161外基区17第二氧化硅层18氮化硅层19发射极窗口20第二多晶硅层200发射区21光刻胶
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅Ia至图lk、图2、图3a至图3b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一对照附图Ia至图lk，本发明提供一种基于SOI的纵向SiGe-HBT的制备方法，包括以下几个步骤步骤一如图Ia至图Ib所示，提供一个SOI衬底11，包括背衬底硅110、埋层氧化硅111和顶层硅112，其中所述SOI衬底11是常规SOI起始晶片，所述埋层氧化硅111厚度为IOOnm 200nm,所述顶层娃112的厚度为50nm 150nm。本实施例中所述埋层氧化娃111的厚度暂选为150纳米，所述顶层硅112的厚度暂选为lOOnm，但并不限于此，在其它实施例亦可为其它厚度，例如埋层氧化娃111的厚度可取100nm、120nm、180nm、或200nm等，顶层娃112的厚度可取50nm、80nm、lOOnm、120nm、或150nm等。然后，米用离子注入工艺在所述顶层硅112中进行N+型掺杂以形成集电区1120，并在所述集电区1120周缘形成浅沟槽隔离(STI) 12。所述N+型集电区1120的掺杂离子为磷和砷，且掺杂浓度为lE16cm_3 5E17cm_3，但并不限于此，在其它实施例中，亦可选用其它N型掺杂剂。需要说明的是，所述SOI衬底11的顶层硅112为轻掺杂的P型硅，本发明通过在所述轻掺杂的P型硅中注入N+型杂质形成N阱区作为集电区1120 (图中仅以N+阱区集电区示出)。步骤二 如图Ic所示，采用热氧化工作在所述集电区1120上制备第一氧化硅层13，该第一氧化硅层13的厚度为SOnm ;然后采用低压化学汽相淀积(LPCVD)或等离子体增强化学气相沉积工艺(PECVD)在所述第一氧化娃层13上制备第一多晶娃层14,该第一多晶娃层14的厚度为80nm 90nm,本实施例中暂选为82nm ;接着在所述第一多晶娃层14上进行图形化光刻，根据光刻的图形对所述第一氧化硅层13和第一多晶硅层14进行刻蚀直至 暴露出下方的集电区1120，以形成基区窗口 15 ;所述刻蚀方法采用本领域技术人员所公知的技术，在此不再赘述。所述第一氧化硅层13在后续步骤中被刻蚀为基区的隔离层。需要说明的是，本实施例中制备的第一多晶硅层14为后续步骤中在其表面制备的SiGe外延层16提供结构匹配的衬底支持，外延材料与衬底材料的晶体结构相同或相近具有晶格常数失配小、结晶性能好、缺陷密度低的优点。步骤三如图Id所示，采用选择性外延工艺在所述基区窗口 15以及刻蚀剩下的所述第一多晶娃层14上生长一层SiGe外延层16,该SiGe外延层16的厚度为80nm 150nm,本实施例中暂选为lOOnm。但并不限于此，在其它实施例中所述SiGe外延层16的厚度亦可取80nm、90nm、120nm、或150nm等。所述SiGe外延层16用来作为所述SiGe-HBT的基区160和外基区161，位于后续步骤中发射区下方的SiGe外延层16为基区160，所述基区160两侧的SiGe外延层16作为外基区161。步骤四如图Ie至图If所示，采用磁控溅射工艺或真空蒸发工艺在所述SiGe外延层16上依次制备第二氧化硅层17和氮化硅层18，本实施例中所制备的第二氧化硅层17的厚度为45nm，所制备的氮化硅层18的厚度为20nm，但并不限于此，在其它实施例中，所述第二氧化硅层17和氮化硅层18的厚度可以根据所制备的器件的性能的不同也改变。然后在所述基区窗口 15区域内的所述氮化硅层18上进行光刻及刻蚀直至暴露出下方的SiGe外延层16也即基区160，以形成发射区窗口 19。步骤五如图Ig所示，利用低压化学汽相淀积(LPCVD)或等离子体增强化学气相沉积工艺(PECVD)在所述氮化硅层18上及发射区窗口 19中制备第二多晶硅层20，并同时对所述第二多晶硅层20进行N+掺杂，直至沉积在所述发射区窗口 19中的第二多晶硅层20的厚度大于所述氮化硅层18和第二氧化硅层17的总厚度；所述第二多晶硅层20的厚度为250nm 350nm,本实施例中暂选为300nm,但并不限于此,在其它实施例中亦可选250nm、280nm、300nm、320nm、或350nm等厚度。所述第二多晶硅20中N+掺杂的杂质可以为磷或砷，本实施例中暂选为砷；掺杂砷的浓度为lE20cm_3 lE21cnT3。步骤六如图Ih所示，在所述第二多晶硅层20表面旋涂光刻胶21进行光刻及刻蚀工艺，以刻蚀掉除覆盖在所述发射区窗口 19上方之外的其它第二多晶硅层20，具体工艺为首先，在所述第二多晶硅层20表面旋涂一层粘附性好、厚度适当、均匀的光刻胶21，所用光刻胶21为负性光刻胶，光照后形成不可溶物质，例如采用聚乙烯醇月桂酸酯等作为光敏材料。所述光刻胶21的典型厚度小于3 μ m，本实施例暂选为2 μ m，在其它实施例中，亦可以选用其它合适的厚度，特此声明。然后通过前烘、曝光、显影、坚膜等工艺将需要刻蚀掉的第二多晶娃层20上方的光刻胶21显影掉,而所述发射区窗口 19上方的光刻胶21保留。其次，利用光刻胶21为掩膜，对所述第二多晶硅层20进行干法或湿法刻蚀，直至露出下方的氮化娃层18 ;继续以光刻胶21为掩膜,对所述氮化娃层18和第二氧化娃层17进行刻蚀直至暴露出所述外基区161，以形成所述氮化硅层18和第二氧化硅层17为侧墙隔离的发射区200。步骤七如图Ii所示，继续以所述光刻胶21为掩膜，利用离子注入工艺，并控制注入的能量向所述外基区161中注入氟化硼(BF2)进行P+型掺杂，且所述氟化硼注入的深 度小于所述外基区层161即SiGe外延层16的厚度；其中，所述离子注入的能量为SKeV 12KeV，注入氟化硼的剂量为1E14 5E14。如图2所示为外基区161注入离子分别使用氟化硼(BF2)和硼(Boron)时，器件SiGe外延层16和顶层硅112中纵向杂质分布对比图，其中横轴X为离子注入深度，纵轴为注入杂质浓度分布。从图中可以看出，尽管氟化硼的注入能量大于硼的注入能量，但是氟化硼注入的深度小于硼注入的深度，同时，随着注入深度的增加，氟化硼杂质分布浓度显著地由高到低递减，而注入的硼杂质分布浓度是平稳递减。因此在所述外基区注入改为氟化硼时，P型杂质进入顶层硅112的浓度非常小，不会产生额外P型区。步骤八如图Ij所示，去除光刻胶21，从所述外基区161向下依次刻蚀掉部分SiGe外延层16、第一多晶硅层14、以及第一氧化硅层13，露出集电区1120以形成集电极接触区(未示出)。所采用的刻蚀工艺为本领域技术人员所熟知的技术，在此不再赘述。步骤九如图Ik所示，在所述集电区1120接触区、发射区200以及外基区161裸露处分别制备硅化物接触面(未示出)，然后分别在所述硅化物接触面形成有金属电极(未示出)，即对应集电区1120、发射区200和外基区161的电极分别为集电极C、发射极e和基极b。该步骤中基极b、集电极C、发射极e以及各自对应的硅化物的形成工艺和现有半导体工艺技术相同，不在详细写出。至此，所述基于SOI的SiGe-HBT晶体管的制备工艺完成。如图3a至图3b所示，图3a显示为现有技术中在外基区中注入硼的最终器件测试图，图3b为本发明中所述外基区注入氟化硼的最终器件测试图；其中，横轴Vbe为器件基极b和发射极e之间的偏压，纵轴分别为器件截止频率Ft和集电极c电流Ic。通过对比可知，本发明中通过在SiGe外延层16中掺杂来代替硼，集电区1120电阻得到极大改善，器件的最高截止频率Ft由原来的16. 9GHz大幅提高到29GHz，从而器件的性能得到了极大改善。综上所述，本发明提出了一种基于SOI的SiGe-HBT晶体管的制备方法，该方法通过在所述外基区注入杂质由硼改为氟化硼，并将注入能量和剂量限定在特定范围内，有效解决了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。而且，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。而且，该制备工艺简单，易于实现。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种基于SOI的SiGe-HBT晶体管的制备方法，其特征在于，所述工艺至少包括 1)提供一包括衬底硅、埋层氧化硅和顶层硅的SOI衬底，采用离子注入工艺在所述顶层硅中进行N+型掺杂，以形成集电区，并在所述集电区周缘形成浅沟槽隔离； 2)在所述顶层硅上制备第一氧化硅层，在所述第一氧化硅层上制备第一多晶硅层，然后在所述第一多晶硅层上进行光刻及刻蚀直至暴露出下方的集电区，以形成基区窗口 ； 3)利用选择性外延工艺在所述基区窗口以及刻蚀剩下的所述第一多晶硅层上制备SiGe外延层，以形成基区和外基区； 4)在所述SiGe外延层上制备第二氧化硅层，在所述第二氧化硅层上制备氮化硅层，然后在所述基区窗口区域内的所述氮化硅层上进行光刻及刻蚀直至暴露出下方的基区，以形成发射区窗口； 5)在所述氮化硅层上制备N+型掺杂的第二多晶硅层，直至沉积在所述发射区窗口中的第二多晶硅层的厚度大于所述氮化硅层和第二氧化硅层的总厚度； 6)在所述第二多晶硅层表面旋涂光刻胶对其进行光刻及刻蚀工艺，以刻蚀掉除覆盖在所述发射区窗口上方之外的其它第二多晶硅层；继续以该光刻胶为掩膜，对所述氮化硅层和第二氧化硅层进行刻蚀直至暴露出所述外基区，形成以所述氮化硅层和第二氧化硅层为侧墙隔离的发射区； 7)继续以步骤6)中所述光刻胶为掩膜，利用离子注入工艺，并控制注入的能量向所述外基区中注入氟化硼进行P+型掺杂； 8)去除光刻胶，在所述集电区两侧刻蚀出集电极接触区； 9)在所述集电区、发射区以及外基区分别制备硅化物接触面和电极。
2.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述SOI衬底中顶层硅为轻掺杂的P型硅，厚度为80nm 150nm。
3.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述第一氧化硅层的厚度为80nm ;第二氧化硅层的厚度为45nm ;所述氮化硅层的厚度为20nm。
4.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法,其特征在于第一多晶娃层的厚度为80nm 90nm ;第二多晶娃层的厚度为250nm 350nm。
5.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述SiGe外延层的厚度为80nm 150nm。
6.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述集电区N+掺杂的浓度为lE16cnT3 5E17cnT3 ;所述发射区N+掺杂的浓度为lE20cnT3 lE21cnT3 ;所述基区P型掺杂的浓度为lE19cnT3 lE20cnT3。
7.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述N+型掺杂的杂质离子为磷、砷、或其组合。
8.根据权利要求I所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述步骤7)中采用离子注入工艺注入氟化硼的能量为SKeV 12KeV，注入氟化硼的剂量为1E14 5E14。
9.根据权利要求8所述的基于SOI的SiGe-HBT晶体管的制备方法，其特征在于所述氟化硼注入的深度小于所述SiGe外延层的厚度。
全文摘要
本发明提供一种基于SOI的SiGe-HBT晶体管的制备方法，该方法通过在所述外基区注入杂质由硼改为氟化硼，并将注入能量和剂量限定在特定范围内，有效解决了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
文档编号H01L29/737GK102800589SQ20121030413
公开日2012年11月28日 申请日期2012年8月24日 优先权日2012年8月24日
发明者柴展, 陈静, 罗杰馨, 伍青青, 王曦 申请人:中国科学院上海微系统与信息技术研究所