专利名称：搭桥晶粒多晶硅薄膜晶体管的制造方法
搭桥晶粒多晶娃薄膜晶体管的制造方法技术领域
本发明总的涉及多晶粒薄膜晶体管(TFT)，更具体地，涉及一种没有源漏极掺杂处理的搭桥晶粒结构的多晶硅薄膜晶体管的制造方法。
背景技术：
为实现多晶硅TFT有源矩阵显示器面板的工业化制造，需要很高质的多晶硅膜。它需要满足以下要求:低温加工、可以在大面积玻璃衬上实现、低制造成本、稳定的制造工艺、高性能、一致的特性、以及晶硅TFT的高可靠性。
高温多晶硅技术可以用来实现高性能TFT，但是它不能用于商业显示器面板中使用的普通玻璃衬底。在这样的情形下必须使用低温多晶硅(LTPS)。有三种主要的LTPS技术:(1)通过在600°C长时间退火的固相结晶(SPC) ；(2)准分子激光晶化(ELC)或闪光灯退火；以及(3)金属诱导结晶(MIC)及其有关变体。ELC产生最好的结果但是昂贵，SPC成本最低但是花的时间长，这些技术都不能满足上述低成本和高性能的所有要求。
所有多晶薄膜材料所共有的是，膜的晶粒在尺寸、晶体取向和形状上基本上随机分布。晶界通常也对优良TFT的形成有害，当该多晶薄膜被用作TFT中的有源层时，电特性取决于在有源沟道中存在多少晶粒和晶界。
所有现有技术的共同问题是，它们以不可预料的模式(pattern)在TFT有源沟道内形成许多晶粒。晶粒的分布是随机的，使得TFT的电特性在衬底上有些不均匀。该电特性的宽分布对显示器的性能有害并且导致问题，例如mura缺陷和亮度不均匀。
多晶薄膜晶体管的晶粒形成随机的网络。对于任何半导体材料例如硅、锗、硅锗合金、三五族化合物半导体、以及有机半导体来说，事实都是如此。晶粒内部的传导几乎与晶体材料相同，而跨过晶界的传导更差并且造成迁移率的，总体损失并且增加的阈值电压。在由这种多晶薄膜制成的薄膜晶体管(TFT)的有源沟道内部，晶粒结构几乎是二维随机网络。随机性以及相应而生的可变电导不利地影响显示器性能和图像质量。
如图1a所示的典型多晶硅结构，低温多晶硅膜101包括晶粒102。在相邻的晶粒102之间有明显的晶界103。每个晶粒102的长度大小从数十纳米到几微米，并且被认为是单晶。许多位错、堆垛层错以及悬挂键的缺陷分布在所述晶界103中。由于不同的制备方法，低温多晶硅膜101内部的晶粒102可以随机分布或沿确定的取向。至于常规的低温多晶硅膜101，在晶界103中有严重的缺陷，如图1b中所示。在晶界103中的严重缺陷将引入高势垒104。垂直于载流子105传输方向的所述势垒104 (或倾斜势垒的垂直分量)将影响载流子的初始状态和能力。对于在该低温多晶硅膜101上制造的薄膜晶体管，阈值电压和场效应迁移率受晶界势垒104限制。当高的反向栅电压施加在TFT中时，分布在结区域中的晶界103也引起大的漏电流。
在美国专利US 2010/0171546A1 (该专利的全部内容均作为背景技术援引于此)，披露了一种搭桥晶粒(BG)结构的多晶硅薄膜晶体管(TFT)。采用掺杂BG多晶硅线，本征或轻掺杂通道被分隔成多个区域。单个栅极覆盖了整个包括掺杂线的有源通道，用来控制电流的流动。BG TFT的源漏极区域需要进一步的二次重掺杂处理。图2是搭桥晶粒(BG)结构的多晶硅薄膜晶体管的源和漏注入的示意图。如图2中所示，剂量为4*1014/cm2的硼离子903利用栅电极802作为离子阻挡层被注入沟道。源和漏902被形成。栅电极802下面的沟道901未掺杂。使用BG多晶硅作为有源层，TFT被设计成使电流垂直流过在通道结晶区域的平行线，晶界的影响可以减少。与传统的低温多晶硅TFT相比，BG多晶硅TFT的可靠性，均匀性和电学性能都得到显著的改善。发明内容
本发明的目的是为了提供更好的布局和简化BG多晶硅薄膜晶体管的制造工艺。利用所披露的新布局，源/漏极掺杂处理是没有必要的。从而简化了制造工艺和制造周期，降低了成本。由于没有源/漏极掺杂过程，掺杂活化的处理也是没有必要的。因此，有着金属栅极的η型TFT的源/漏极掺杂物激活问题也迎刃而解了。
本申请公开了一种新结构的架桥结晶多晶硅薄膜晶体管及其制造过程。
其中该搭桥晶粒多晶硅薄膜晶体管包括一个由低温多晶硅半导体材料构成的有源层，在有源层中具有多个横向导电桥；横向导电桥的位置垂直于沟道区域内所需电流的流动方向；同时，横向导电桥的位置平行于源/漏极区域内所需电流的流动方向。
该形成搭桥晶粒多晶硅薄膜晶体管的制造过程，包括如下步骤:步骤一、制造多晶硅薄膜，形成一个有源区域；步骤二、制造多个彼此大致平行导线；导线的位置垂直于有源区域中沟道区域内所需电流的流动方向；同时，导线的位置平行于有源区域中源/漏极区域内所需电流的流动方向。
通过应用所披露的新结构，源/漏极掺杂处理不再是必要的。在传统的BGTFT中所披露的两个离子注入过程，可以减少到一个。
通过上述技术方案，本发明提供下列优点:改善电性能；改善场效应迁移率；改善接通电流的均匀性。降低成本；减小阈值电压和漏电流；晶粒迁移率和晶界电阻的随机性减小；在“接通”状态中降低势垒和改善载流子迁移率；在“关断”状态中减小漏电流；简化工艺和缩短了处理时间；在形成金属栅极之后不再需要对源漏极掺杂物进行激活。
图1a是现有技术中典型多晶硅结构；
图1b是图1a的相应势垒的图2是美国专利US 2010/0171546Α1多晶硅薄膜晶体管的源和漏注入的示意图3是BG线的导电性的各向异性测试结构布局；
图4是BG线电导率的测试结果；
图5是搭桥晶粒多晶硅薄膜晶体管布局的第一实施例；
图6是搭桥晶粒多晶硅薄膜晶体管布局的第二实施例；
图7是搭桥晶粒多晶硅薄膜晶体管布局的第一实施例的传输特性；
图8是搭桥晶粒多晶硅薄膜晶体管布局的第二实施例的传输特性。
具体实施方式
下面结合附图和具体实施例对本发明提供的一种没有源漏极掺杂处理的搭桥晶粒多晶硅薄膜晶体管的制造方法进行详细描述。
同时在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；同时，附图并不是按比例严格绘制，其重点仅是放在公开的原理上。
所发明的BG TFTs布局利用BG线导电性的各向异性(电流平行于BG线方向与电流垂直于BG线方向的电学特性不相同)，以消除美国专利号为US2010/0171546A1的专利中的源极/漏极掺杂过程。
BG线是沿Y轴方向的掺杂区域。当沿着BG线施加电压，在电流流动路径就没有能量势垒。因此，BG结构表现出较低的电阻率。相反，当跨过几对BG线施加电压时，BG结构就会出现高电阻率，因为那里形成了由一系列掺杂BG线(301)和未掺杂区域(302)形成的半导体接触结。图3给出了 BG结构导电率的测试。
测试步骤和结果如图4所示。当在电极11和12之间施加电压，则测量到PA量级范围的电流。当在电极11和21之间施加电压，则测量结果为mA量级范围的电流。此结果说明，平行和垂直BG线的方向，电阻率有很大的区别。在平行于BG线的方向，电阻很小。而在垂直于BG线的方向，电阻极大。两方向的电阻率相差达9个数量级。
基于以上这样的事实，根据本发明第一实施例，设计出一种新的搭桥晶粒多晶硅薄膜晶体管有源层布局，其中该搭桥晶粒多晶硅薄膜晶体管包括一个由低温多晶硅半导体材料构成的有源层，在有源层中具有多个横向导电桥。其中横向导电桥的位置垂直于沟道区域内所需电流的流动方向；同时，横向导电桥的位置平行于源/漏极区域内所需电流的流动方向。
在图5中，提出一个Z字形有源层，即将有源层中的源极区与漏极区构造为一不对称的位置，沟道区域分别连接源极区的一端与漏极区的另一端，从而将有源层设计成Z字形。优选的，该横向导电桥宽度小于10 μ m,间距小于10 μ m ;横向导电桥是通过对沟道层掺杂形成；更为优选的是，其中低温多晶硅半导体材料的半导体是由激光退火、固相晶化或金属诱导晶化形成的低温多晶硅材料。
同时，采用玻璃衬底支撑上述半导体材料，并以栅极覆盖了有源沟道的大部分，包括多个高电阻和低电阻的横穿区域，并且栅极与上述有源沟道绝缘。其中的横穿区域可优选为掺杂形成平行线，上述横穿区域掺杂剂的单位面积剂量的选取范围为IXio14/Cm2-1X 1016/cm2,优选为2X 1015/cm2-4X IO1Vcm2 ;掺杂区域是以离子注入方式形成的。以p型沟道的器件为例，栅极上的一个负偏压开启TFT，漏极加负电压。电流沿着BG线从源极流向沟道区域。栅极上的负偏压诱导有源层反型。沟道因此导电且电流沿着BG线流入漏极区域。实心箭头代表源极/漏极区域中电流流向。在器件关闭状态，正偏电压施于栅极，沟道不导电。一系列反偏结阻碍了电流。结果，电流不能流经沟道区域。
本设计与美国专利US 2010/0171546A1的主要区别在于:
在美国专利US 2010/0171546A1中，BG线在器件沟道及源极漏极区域中都是垂直于电流流动方向的。源极漏极的形成是由另外的离子注入工艺进行二次掺杂来实现的。
在本设计中，充分利用了 BG线的导电性的各向异性。在源极漏极区域，使电流的流动方向与BG线平行。而在器件沟道中，使电流流动方向与BG线垂直。
前文已经证实，在沿着BG线长度的方向，电阻很小，BG线的导电性很高。因此在 源极漏极区域，如果电流沿着与BG线平行方向流动，此路径的电阻很小，因此不需要再进 行第二次离子注入工艺进行掺杂。
而在器件沟道区域，电流的方向是与BG线垂直的。这样设计使得本专利设计的器 件保持了美国专利us 2010/0171546A1所提及的所有优点。
在本发明的具体实施例中，控制电流的流向与BG线的相对方向，是由全新设计有 源层的形状(Z型和C型)来实现的(相对于传统的矩形有源层设计)。
根据本发明第二实施例，设计出一种新的搭桥晶粒多晶硅薄膜晶体管有源层布 局，如图6所示。提出一个C形有源层，将有源层构造为源/漏极区域上下对称，而沟道区 域位于源/漏极区域左侧，以连接源/漏极区域，从而将有源层设计成C字形。第二实施例 的工作原理与本发明的第一实施例设计的Z形设备相同。实心箭头代表源极/漏极区域中 电流的流向。虚线箭头代表沟道中电流的流向。其中该搭桥晶粒多晶硅薄膜晶体管包括一 个由低温多晶硅半导体材料构成的有源层，在有源层中具有多个横向导电桥。其中横向导 电桥的位置垂直于沟道区域内所需电流的流动方向；同时，横向导电桥的位置平行于源/ 漏极区域内所需电流的流动方向。优选的，该横向导电桥宽度小于10 μ m,间距小于10 μ m ; 横向导电桥是通过对沟道层掺杂形成；更为优选的是，其中低温多晶硅半导体材料的半导 体是由激光退火、固相晶化或金属诱导晶化形成的低温多晶硅材料。同时，采用玻璃衬底支 撑上述半导体材料，并以栅极覆盖了有源沟道的大部分，包括高电阻和低电阻的多个横穿 区域，并且栅极与上述有源沟道绝缘。其中的横穿区域可优选为掺杂形成平行线，上述多 个横穿区域掺杂剂的单位面积剂量的选取范围为I X IO1Vcm2-1 X 1016/cm2，优选为2 X IO15/ cm2-4X IO1Vcm2 ;掺杂区域是以离子注入方式形成的。
上述两种实施例中TFT新布局的应用，设备制造工艺几乎与美国专利号为美国专 利US 2010/0171546A1中BG TFT发明相同。唯一的区别是在刻蚀成栅极电极后该发明没 有源极/漏极掺杂过程或者掺杂激活过程。同时对于本领域技术人员可以理解的是，虽然 在实施例一二中形成的是Z字形有源层或C字形有源层，然而这仅是较佳实施例，根据说明 书及其附图可以理解任何实施例的其他变形对于本领域技术人员也是显而易见的，诸如其 他非对称有源层字形、以及反向C字形等，也均可以实现本发明。当然，为了增加布线 的方便性，也可以做成H字形或工字线，把对角或位于沟道一侧的做为源漏极即可。
接下来，本发明根据上述新的搭桥晶粒多晶硅薄膜晶体管有源层布局，提供了一 种制造形成多晶硅半导体薄膜的方法，首先制造多晶硅薄膜，形成一个有源区域；然后制造 多个彼此大致平行导线；其中导线的位置垂直于有源区域中沟道区域内所需电流的流动方 向；同时，导线的位置平行于有源区域中源/漏极区域内所需电流的流动方向。
该导线为横向导电桥；其中即将有源层中的源极区与漏极区构造为一不对称的位 置，沟道区域分别连接源极区的一端与漏极区的另一端，从而将有源层设计成Z字形；或将 有源层构造为源/漏极区域上下对称，而沟道区域位于源/漏极区域左侧，以连接源/漏极 区域，从而将有源层设计成C字形。所述导线宽度小于10 μ m、间距，小于10 μ m。
由非晶硅薄膜形成多晶硅薄膜和制造多个导线的次序可以调换。并且在形成多晶 硅半导体薄膜时进行掺杂多晶硅薄膜从而形成导线。其中的掺杂过程可以选用掩模板的光 刻技术、两束相干激光束的光波干涉的光刻技术、或者利用纳米压印过程。
更进一步的，在制造形成多晶硅半导体薄膜的方法中，采用大面积光栅制造技术或电子束直接写入图案化半导体薄膜与掺杂的横向区域形成一个有源区域，电流流动方向跨过横向区域；同时，形成源极/漏极区域，电流流动方向沿着横向区域；在有源区域上沉积绝缘层然后在有源区域顶部形成栅极；上述栅极图案覆盖除了薄膜晶体管两端用于形成源极和漏极区域的全部有源沟道；光刻绝缘层形成源极和漏极电接触。栅极形成后源极或漏极区域不需要额外的掺杂或激活。
以下各段会给出实验结果并进行分析。
实验结果
具有上文所设计结构的TFT被制造出来且进行测试。用于示范，作为有源层的材料是IOOnm厚的固相结晶多晶硅。栅介质是70nm厚的低温LPCVD沉淀二氧化硅。
运用第一实施例和第二实施例的设备传输特性分别如图7和图8所示。晶体管的尺寸是W = 24μπι, LI = L2 = L3 = 20 μ m，W和L1-L3定义在图5和图6中标记。
为了方便比较，没有BG线但具有源极/漏极离子植入过程的具有相同尺寸的设备也在作为参考的图7和图8中所示。
设备性能的重要参数在下表中列出:(使用W/L = 24/60，Vds = -5V计算).
权利要求
1.一个形成多晶硅半导体薄膜的方法，包括如下步骤: 步骤一、制造多晶硅薄膜，形成一个有源区域； 步骤二、制造多个彼此大致平行导线；导线的位置垂直于有源区域中沟道区域内所需电流的流动方向；同时，导线的位置平行于有源区域中源/漏极区域内所需电流的流动方向。
2.如权利要求1所述的方法，其特征在于，该导线为横向导电桥。
3.如权利要求1所述的方法，其特征在于，在所述步骤一中，将有源层中的源极区与漏极区构造为一不对称的位置，沟道区域分别连接源极区的一端与漏极区的另一端，从而将有源层设计成Z字形。
4.如权利要求1所述的方法，其特征在于，在所述步骤一中，将有源层构造为源/漏极区域上下对称，而沟道区域位于源/漏极区域左侧，以连接源/漏极区域，从而将有源层设计成C字形。
5.如权利要求1所述的方法，其特征在于，所述导线宽度小于10μ m、间距小于10 μ m。
6.如权利要求1所述的方法，其特征在于，由非晶硅薄膜形成多晶硅薄膜和制造多个导线的次序可以调换。
7.如权利要求1所述的方法，其特征在于，该方法采用掺杂多晶硅薄膜从而形成所述导线的步骤。
8.如权利要求7所述的方法，其特征在于，掺杂过程利用使用掩模板的光刻技术。
9.如权利要求7所述的方法，其特征在于，掺杂过程利用使用两束相干激光束的光波干涉的光刻技术。
10.如权利要求7所述的方法，其特征在于，掺杂过程利用纳米压印过程。
11.如权利要求1所述的方法，其特征在于，其中:采用大面积光栅制造技术或电子束直接写入图案化半导体薄膜与掺杂的横向区域形成该有源区域，在有源区域上沉积绝缘层然后在有源区域顶部形成栅极；上述栅极图案覆盖除了薄膜晶体管两端用于形成源极和漏极区域的全部有源沟道；光刻绝缘层形成源极和漏极电接触。
12.如权利要求8所述的方法，其特征是在栅极形成后源极或漏极区域不需要额外的掺杂或激活。
全文摘要
本发明披露了一种新结构的搭桥晶粒多晶硅薄膜晶体管(TFT)的制备方法。使用BG多晶硅作为有源层，TFT通道区域，电流垂直流过平行的BG线。相比之下，在源/漏区，电流平行流过BG线。利用BG线导电性的的各向异性，可以不必进行源/漏极掺杂处理。制造过程可以简化，与传统的没有BG结构的多晶硅薄膜晶体管相比，所披露的没有源漏掺杂的BG多晶硅TFT保持了有源漏极掺杂处理的BG-TFT的所有优点。
文档编号H01L21/28GK103137484SQ201110389560
公开日2013年6月5日 申请日期2011年11月30日 优先权日2011年11月30日
发明者周玮, 赵淑云, 郭海成 申请人:广东中显科技有限公司