高保持电压器件的制作方法

专利名称：高保持电压器件的制作方法
技术领域：
本发明涉及一种半导体器件。
背景技术：
可控硅整流器(SCR)是一种能够在低工作电压下传导高电流的器件。将维持电流 的SCR两端的电压称作保持电压。SCR通常用于半导体中的静电放电保护(ESD)。对于经典的SCR，保持电压典型地是约I. 2V。当通过ESD事件触发SCR时，SCR安全地传导来自ESD事件的电流，保护所述半导体器件。当在利用大于I. 2V的电源电压操作的系统中实现SCR时，SCR可能变成闭锁。闭锁的SCR在正常工作期间传导电流，并且不只是在ESD事件期间作为保护器件。由此，SCR可能经常烧坏。为了解决闭锁问题，使得可以在利用较高电源电压操作的系统中实现SCR，可以通过添加与SCR串联的二极管或者通过堆叠串联的多个SCR来增加SCR的保持电压。在高电压(HV)应用中的这些解决方案的问题是需要太多的附加元件以达到电源电压以上的保持电压。二极管只可以将保持电压增加O. 7V，实践中将要求太多的二极管。同样地，按照需要堆叠许多串联的SCR也是不实用的。由于附加元件的个数，实现二极管或SCR所需要的面积太大。另外，由于来自许多附加器件的达林顿效应(Darlington effect)导致的泄露也将太闻。替代地，在HV技术中可以使用其他器件，例如齐纳二极管、栅极接地η-型沟道金属氧化物半导体(GGNMOS)和电阻性互补金属氧化物半导体(RC-MOS)，然而这些器件也占用较大的面积并且表现出触发问题。需要一种具有大于电源电压的高保持电压和高电流容量的新器件。

发明内容
一种高保持电压(HV)静电放电(ESD)保护电路，包括可控硅整流器(SCR)器件和位于SCR器件的阳极和阴极之间长度(LAC)内的补偿区域，所述补偿区域增加了 SCR器件的保持电压。所述补偿区域可以向SCR器件引入负反馈机制，这可以影响SCR的回路增益，并且使其在较高的保持电压下达到再生反馈。


根据以下描述可以进行更详尽的理解，以下描述作为示例给出并且结合附图进行理解，其中
图I示出了高保持电压(HV)静电放电(ESD)保护电路的第一实施例。图2示出了图I所示的HV ESD保护电路的第一实施例的顶视图。图3示出了在替代的阱中包括可控硅整流器(SCR)补偿区域的HVESD保护电路的
第二实施例。图4示出了包括用于SCR补偿区域的替代布局的HV ESD保护电路的第三实施例的顶视图。图5示出了包括SCR阴极和补偿区域的替代布局的HV ESD保护电路的第四实施例的顶视图。
图6示出了包括将补偿区域延伸的低掺杂区域的HV ESD保护电路的第五实施例。图7示出了包括具有低掺杂区域的补偿区域的替代布局的HV ESD保护电路的第六实施例。图8示出了 HV ESD保护电路的第七实施例，所述HV ESD保护电路包括将第一导电性的第一补偿区域延伸的第一导电性的低掺杂区域和将第二导电性的第二补偿区域延伸的第二导电性的第二低掺杂区域。图9示出了包括在两个补偿区域下面延伸的低掺杂区域的HV ESD保护电路的第八实施例。图10示出了 HV ESD保护电路的第九实施例，所述HV ESD保护电路包括具有第一导电类型的第一阱区的补偿区域和具有第二导电类型的第二阱区的补偿区域。图11示出了包括多对补偿区域的HV ESD保护电路的第十实施例。图12示出了包括按照第一结构连接的多对补偿区域的HV ESD保护电路的第十一实施例。图13示出了包括按照第二结构连接的多对补偿区域的HV ESD保护电路的第十二实施例。图14示出了包括按照第三结构连接的多对补偿区域的HV ESD保护电路的第十三实施例。图15示出了包括用于促进负反馈的附加补偿区域的HV ESD保护电路的第十四实施例。图16示出了包括用于在第一位置中阻碍表面隔离的栅极的HV ESD保护电路的第十五实施例。图17示出了包括用于在第二位置中阻碍表面隔离的栅极的HV ESD保护电路的第十六实施例。图18示出了包括分离为两个区域的第一补偿区域的HV ESD保护电路的第十七实施例。图19示出了包括分离为两个区域的第二补偿区域的HV ESD保护电路的第十八实施例。图20示出了包括深阱/掩埋层结构的第一种实现的HV ESD保护电路的第十九实施例。图21示出了包括深阱/掩埋层结构的第二种实现的HV ESD保护电路的第二十实施例。
图22示出了包括将阱与深阱/掩埋层结构隔开的隔离区域的HVESD保护电路的第二 H实施例。图23示出了包括用于影响补偿区域操作的控制电路的HV ESD保护电路的第
二十二实施例。图24示出了包括用于影响阱区的外部电路的HV ESD保护电路的第二十三实施例。图25示出了包括外部触发器的HV ESD保护电路的第二十四实施例。图26示出了包括用于影响反向击穿电压的阱区的HV ESD保护电路的第二十五实施例。
图27示出了包括用于调节反向击穿电压的栅极区的HV ESD保护电路的第二十六实施例。图28示出了包括用于补偿的附加SCR的HV ESD保护电路的第二十七实施例。图29示出了包括第一两指状物配置的HV ESD保护电路的第二十八实施例。图30示出了图29所示的HV ESD保护电路的第二十八实施例的顶视图。图31示出了包括第二两指状物配置的HV ESD保护电路的第二十九实施例。图32示出了图31所示的HV ESD保护电路的第二十九实施例的顶视图。
具体实施例方式这里描述的电路包括导电类型的多个阱，其中所述导电类型包括N型和P型。当下文中进行参考时，第一导电类型可以是与第二导电类型相反。例如，如果第一导电类型是N型，第二导电类型可以是P型。同样地，如果第一导电类型是P型，第二导电类型可以是N型。在以下实施例中，可以利用任一种配置的导电类型来实现电路。附图可以描述特定类型的双极型晶体管，然而可以利用相反导电类型的区域实现附图中所示的电路，其结果是相反类型的晶体管。在这种情况下，PNP双极型晶体管将变成NPN双极型晶体管，而NPN双极型晶体管将变成PNP双极型晶体管。在以下描述中，在多个附图中的相应部件类似地使用共同的数字标示。通常，部件序号将以附图序号开始。例如，图I中所示的阳极区域101与图5中所示的类似阳极区域501相对应。同样地，在图6中所示的由区域601、603和610形成的双极型器件681与图21中所示的由区域2101、2103和2110形成的类似双极型器件2181相对应。在一些情况下，为了清楚地说明或者由于附图的取向，在附图中可能不会明确地示出双极型晶体管。然而，应该理解的是，由附图X中的区域x02、xl0和x20形成的双极型器件x82可以与由附图y中的区域y02、yio和y20形成的双极型器件y82类似。本领域普通技术人员应该理解的是可以将区域视为用作多个功能。例如，阱区可以用作第一晶体管的发射极和可控硅整流器(SCR)的阳极。由此，在以下描述中依赖于其起到的作用情形来将相同的区域称作不同的术语。作为示例，针对相同的区域，可能先看到描述发射极601，随后看到描述阳极601。数字标示将提供对于正在考虑的区域的明确符号，同时前述描述应该在讨论的情形下有利于描述的可读性。图I示出了高电压(HV)静电保护(ESD)电路100的第一实施例。HV ESD保护电路100包括区域101、104和105，其可以是第一导电类型的高掺杂的。区域102、103和106可以是第二导电类型的高掺杂的。阱区110可以是第一导电类型的，并且可以具有比区域
101、104和105更低的掺杂水平。阱区120可以是第二导电类型的，并且可以具有比区域
102、103和106更低的掺杂水平。高掺杂区101和103可以形成于阱区120中，并且高掺杂区102、104、105和106可以形成于阱区110中。高掺杂区101、102、103、104、105和106可以通过场氧化物、沟槽隔离或者等效的材料在芯片表面上分离。半导体芯片可以包括除了HVESD保护电路100之外的其他电路。区域101 (发射极)、110 (集电极)和120 (基极)可以形成第一双极型器件181。区域102 (发射极)、110 (基极)和120 (集电极)可以形成第二双极型器件182，所述第二双极型器件182可以是与第一双极型器件181相反类型的。双极型器件181和182可以耦合以形成SCR器件。可以将区域101和102分别称作SCR器件的阳极和阴极。可以将这两个 区域之间的间隔称作阳极-阴极间隔(LAC)。区域105和106可以形成于LAC中。区域105和106可以通过连接191耦合。连接191可以是金属触点、通孔、金属线、电阻器、电容器、二极管、金属氧化物半导体(MOS)器件、双极型器件、控制电路、在区域105和106之间形成连接的任意其他电子元件或者元件的组合。区域102(发射极)、106(集电极)和110(基极)可以形成双极型器件183。阳极101可以通过电阻性元件192与区域103耦合。同样地，阴极102可以通过电阻性元件193与区域104耦合。区域110的阱电阻可以产生将区域105与区域104耦合的电阻性路径。区域101是双极型器件181的发射极。当将区域101和120之间的结正向偏置时，双极型器件181开始将集电极电流注入到阱110中。该电流可以包括阱110中的多数载流子。可以通过区域104和电阻器193将所述电流抽取到阴极102。通过电阻器193的电流可以在电阻器193两端产生电压差，使得区域110和区域102之间的结可以变成正向偏置。区域102可以是两个双极型器件182和183的发射极。流过双极型器件182的电流可以是阱120中的集电极电流的形式。可以通过电阻器192和区域103从阳极101抽取该电流。流过电阻器192的电流可以在电阻器两端产生电压差，所述电压差可以将区域101和120之间的结正向偏置。电流的上述行为描述了正反馈回路。一旦将所述结正向偏置，例如通过外部触发电流，正反馈可以保持SCR器件是激活的。如果反馈电流足够高到保持所述结正向偏置，而无需注入连续的外部触发电流，所述双极型器件181和182之间的反馈可以是再生的。所述再生反馈可以保持SCR器件是激活的。当包括SCR在内的双极型器件(在这种情况下是双极型器件181和182)的正向增益的乘积大于或等于单位I时，SCR可以维持是再生的。将该乘积统称为回路增益。如果回路增益大于或等于1，强制进入双极型器件181或182的少量电流可以乘以双极型器件的正向增益，并且注入到其他双极型器件的基极。然后，可以将所述电流乘以其他双极型器件的正向增益，并且注入到第一双极型器件的基极。这种正反馈操作可以将双极型器件驱动至饱和，其中所述电流不能再增加。对于典型的SCR器件，阳极和阴极两端的保持电压可以是I. 2V。双极型晶体管的有效正向增益可以通过厄利效应(Early effect)依赖于集电极-发射极电压，其中dIc/dVce = Ic/I Va I ,⑴
其中，Va是厄利电压，I。是集电极电流，而diydVM是集电极电流变化与集电极-发射极电压变化之比。由此，在阳极101和阴极102之间施加的电压的增加可以增加回路增益，并且因此增加双极型器件181和182之间的正反馈。增加的正反馈可以增加SCR的触
发速度。通过增加图I中的SCR的保持电压，可以将区域105和106看作是SCR补偿区域。如果在图I的SCR的阳极101和阴极102之间不存在区域105和106，SCR可以表现出IV至2V的典型保持电压。增加区域105和105可以通过从SCR器件转移出电流向所述SCR器件引入负反馈机制。区域102可以用作双极型器件183和双极型器件182的发射极。区域110也可以用作双极型器件182和183的基极。由此，当双极型器件182传导电流时，双极型器件183也可以传导电流。可以使得双极型器件183比双极型器件182更有效率，使得可以通过双极型器件183而不是双极型器件182来传导相对更大部分的发射极电流。由此，双极型器件182的更少的集电极电流对于正反馈有贡献，其负补偿SCR回路增益。
当双极型器件183传导电流时，可以将其集电极106处的电压抽取至阴极102的电压。同样地，通过连接191，可以依赖于连接191的特性，将区域105的电压抽取至集电极106的电压。在图I中，区域105的电压可以类似于区域106的电压。在双极型晶体管181的集电极附近的区域中，区域105的电压可以保持区域110的电压为低。区域105的低电压可以提供电流流至阴极102的替代路径，而不是通过区域104或者双极型器件182。区域110的较低局部电压也可以使其对于区域110-102的结更加难以变成正向偏置。由此，可以减小双极型器件181和182之间的SCR反馈机制的增益，可以将其看作是引入负反馈。为了增加SCR的正反馈以应对由区域105和106弓丨入的负反馈效应，可以增加SCR器件两端的电压，这可以增加双极型器件的正向增益。一旦正反馈大到足以应对负反馈，使得SCR的回路增益大于或等于1，所述SCR可以是再生的。由此，由于区域105和106引入的负反馈，图I中描述的SCR的保持电压可以更高。将区域105和106设置在SCR器件的LAC内可以通过影响SCR器件的反馈周期以及补偿SCR器件回路增益来改变SCR器件的特性。将区域105和106设置在SCR器件的阳极101和阴极102之间显著地影响了 SCR器件的操作。可以将设置在阳极101和阴极102之间的阱110中的区域105和106看作是有效地位于双极型器件182的基极内。双极型器件183可以有效地从双极型器件182的基极抽取少数载流子，其可以降低双极型器件182的正向增益。由于由双极型器件181注入到阱110中的电流以及由双极型器件182注入到阱120中的电流的方向性，将区域105和106设置在如图I所示的LAC内具有显著的效果。总体上电流可以从阳极101朝着阴极102流动。因此，可以将区域105和106直接设置于这一电流路径中，显著地影响了 SCR器件的操作。将区域105和106设置于LAC外部将对于SCR器件的性能几乎没什么影响。设置在LAC内的区域105和106可以使得双极型器件183相对于双极型器件182更强。如果将区域105和106设置在LAC外部，183的集电极将不再位于双极型器件182的基极中。由此，双极型器件183可以对于SCR器件的正反馈周期具有降低的影响。另外，由于双极型器件181注入的多数载流子从阱120的方向到达阱110和区域102之间的结，将少数载流子从区域102注入到阱110中可以主要沿阱120的方向发生。如果将区域105和106设置在LAC外部，双极型器件182将优于双极型器件183。
将区域105和106设置于LAC内使得能够将区域105设置为紧邻双极型器件181的集电极结，这有助于最小化集电极和区域105之间的阱电阻。相反地，将区域105设置于LAC外部增加了双极型器件181的区域105和集电极结之间的距离。双极型器件181的集电极结将电流注入到阱110中。增加的距离可以导致双极型器件181的集电极结和区域105之间增加的阱电阻，其可以导致在所述电阻两端建立(build-up)较高电压。建立较高电压将允许阱110和区域102之间的结更加易于变成正向偏置。因此，将区域105和105设置于LAC外部，通过减小它们对于SCR器件的负反馈的贡献而减小了它们的有效性。如果将区域105和106设置于LAC的外部，SCR的正反馈可以比区域105和106的负反馈影响相对更强。这种情况可以导致失控效应(runaway effect)。电流可能会优选阳极101和阴极102之间的直接路径，而不是通过区域105和106的路径，这可能会降低它们的影响。对于直接路径的优选可以导致更加强烈的正反馈，进一步减小了区域105和106的影响。由此，将区域105和106设置于LAC内对于增加保持电压是优选的。图2示出了图I所示的HV ESD保护电路100的实施例的顶视图。尽管在图2中 未示出，区域101、110和120可以形成双极型器件181 ;区域102、110和120可以形成双极型器件182 ;以及区域102、106和110可以形成双极型器件183。区域101、102、103、以及104、110和120可以形成SCR器件。补偿区域105和106可以引入负反馈效应，其可以增加SCR器件的保持电压。区域101-106的宽度和长度可以对于每一个区域是不同的，与图I和图2所示的不同。图3示出了 HV ESD保护电路300的实施例，其中可以将补偿区域305和306设置于阱区320内。区域305可以是第二导电类型的高掺杂，而区域306可以是第一导电类型的高掺杂。区域301、306和320形成双极型晶体管383，所述双极型晶体管可以利用双极型器件381来完成，并且可以减小双极型器件381而不是双极型器件382的有效正向增益，其与图I所示的类似。应当理解，可以应用于区域310的各种实现也可以应用于区域320。区域310和320的掺杂水平可以影响最终的保持电压。图4示出了 HV ESD保护电路400的实施例的顶视图，其中可以按照交错的方式而不是如替代实施例中所示的平行方式实现补偿区域405和406。所示的交错布局可以通过度补偿区域405和406的布局进行优化来增加面积效率。区域405和406也可以按照多种方式通过连接器元件相连，以适应具体需要的性能，并且实现区域之间所需的电压关系。图5示出了 HV ESD保护电路500的实施例的顶视图，其中可以将区域502分段，并且可以将补偿区域506延伸到502的段之间的空间。区域502和506的布局可以相对于双极型晶体管582增加双极型晶体管583的有效性，可以导致更高的保持电压。尽管可以将区域502和506分段并且按照图5所示的布局取向，应当理解，替代的布局是可能的，其对于SCR器件的特定需要行为是优选的。图6示出了 HV ESD保护电路600的实施例，其中区域606可以被阱区636包围。区域636可以是与区域606相同导电性的，但是具有比区域606更低的掺杂浓度。在一个实施例中，区域636至少接触区域606，并且在另一个实施例中，区域636完全包围区域606。如图6所示，区域636可以将补偿区域606进一步延伸到阳极601和阴极602之间的电流路径中。区域636也可以通过增加其集电极606的结面积来增加双极型器件683的有效性。在一个实施例中，区域636可以是比区域606更深地延伸到区域610中的低掺杂区。在另一个实施例中，区域636可以是与区域620相同的阱类型。在再一个实施例中，区域636可以是比区域606更深地延伸到区域610中的任意阱区，并且具有与区域606相同的导电性。应该理解的是可以将与阱区636类似类型的阱区添加至这里所述实施例的任一个，或者从中去除。图7示出了 HV ESD保护电路700的实施例，与图6所示实施例类似，其中交换补偿区域705和706的位置，使得区域706更靠近阳极701，而区域705更靠近阴极702。区域736与图6的区域636类似并且是与区域706相同导电类型的。区域736可以将区域706更深地延伸到区域710中。图8示出了 HV ESD保护电路800的实施例，与图6所示实施例类似，其中HV ESD保护电路800还包括区域835。区域835可以是与区域805相同导电类型的。在一个实施例中，区域835至少接触区域805，并且在另一个实施例中，区域835完全包围区域805。如图8所示，区域835可以将区域805进一步延伸到阳极801和阴极802之间的电流路径。在一个实施例中，区域835可以是比区域810更深地延伸到区域805中的低掺杂区。区域·805可以具有低电压，而区域835可以将所述低电压进一步延伸到区域810中，这可以引起将更大量的电流通过双极型器件883而不是双极型器件882转移。图9示出了 HV ESD保护电路900的实施例，与图8所示的实施例类似，其中区域935可以延伸到区域905和906两者下方。区域935可以是与区域905相同导电类型的。在该实施例中，可以不形成与图8的区域836类似的低掺杂区。图10示出了 HV ESD保护电路1000的实施例，包含与图3和图6所示实施例类似的特征，其中HV ESD保护电路1000可以包括补偿区域1005和1006以及补偿区域1007和1008两者。区域1005、1006和1010可以形成第一补偿双极型器件，而区域1007、1008和1020可以形成第二补偿双极型器件。图10示出了区域1036，所述区域1036可以是与区域1006相同导电性的，并且可以与图6中区域636如何延伸区域606类似地延伸区域1006。包括区域1005、1006、1007和1008可以降低SCR器件的效率，这可以增加保持电压。图11示出了 HV ESD保护电路1100的实施例，与图10所示的实施例类似，其中区域1105可以延伸到区域1106和1107两者下方。区域1105和1107可以是第一导电类型的。区域1106和1108可以是第二导电类型的。区域1136和1138可以是第二导电类型的，并且分别延伸区域1106和1108。尽管图11所示的实施例描述了两个耦合的成对补偿区域，可以将任意个数的耦合对补偿区域设置于SCR器件的LAC内。添加耦合对可以增加SCR器件的保持电压，同时增加SCR器件的面积消耗。图12-14示出了 HV ESD保护电路的实施例，包括多个耦合对的补偿区域的几种可能变换(permutation)。应当理解，图12-14所示的稱合对结构只是稱合对的连接和设置的多种可能变换的三种。以下三个示例并非意味着对于耦合对区域的潜在结构和布置的排除性列举。图12示出了 HV ESD保护电路1200的实施例，包括补偿区域1205和1206，所述补偿区域可以彼此相邻并且可以通过连接元件1291耦合。补偿区域1207和1208可以彼此相邻，并且可以通过连接元件1294耦合。耦合对可以通过连接元件1295彼此耦合。图13示出了 HV ESD保护电路1300的实施例，包括可以通过连接元件1391耦合的补偿区域1305和1306以及可以通过连接元件1394耦合的补偿区域1307和1308。在图13所示的实施例中，可以将区域设置为使得区域1305位于耦合对1307和1308之间，而区域1308位于耦合对1305和1306之间。图14示出了 HV ESD保护电路1400的实施例，包括可以通过连接元件1491耦合的补偿区域1405和1406以及可以通过连接元件1494耦合的补偿区域1407和1408。在图14所示的实施例中，可以将区域1407和1408设置于区域1405和1406之间。图15示出了 HV ESD保护电路1500的实施例，其中区域1507和1508可以与区域1506是相同导电类型的，并且可以设置在区域1506和区域1502之间。区域1507和1508可以通过连接元件1594耦合。在该实施例中，可以通过区域1502、1508和1510形成附加的双极型晶体管。可以将区域1507看作是双极型器件1583的发射极，其中在前述实施例中，通过区域1502类似地构建双极型器件1583的发射极。所述附加的双极型晶体管可以从区域1510抽取附加的高能少数载流子。可以将区域1508处收集的高能少数载流子减小为低能少数载流子，因为在更高电压通过区域1507注入少数载流子。由于减小的动量，可以通过区域1506更加容易地收集所述低能载流子，这增加了双极型器件1583的效率。由于LAC 内的额外区域1507和1508产生更长的基极长度，可以减小双极型器件1582的有效性。尽管图15描述了一对耦合区域1507和1508，可以将任意对的类似耦合区域设置于LAC内。图16示出了 HV ESD保护电路1600的实施例，其中可以将栅极1694设置于补偿区域1606和阴极1602之间。栅极1694可以阻碍在区域1602和1606之间局部的芯片表面隔离层，这可以增加双极型器件1683的效率。替代地，可以设置特定的层(例如浅沟隔离(STI)块)以防止在区域1602和1606之间形成隔离层。图17示出了 HV ESD保护电路1700的实施例，其中可以将栅极1794设置于补偿区域1705和1706之间。栅极1794可以阻碍在区域1705和1706之间局部的芯片表面隔离层，这可以改善区域1705和1706之间的连接。替代地，可以设置特定的层(例如浅沟隔离(STI)块)以防止在区域1705和1706之间形成隔离层。图18示出了 HV ESD保护电路1800的实施例，其中可以将补偿区域1806分离为区域1806A和1806B。可以将补偿区域1805设置于区域1806A和1806B之间。区域1805、1806A和1806B可以通过连接元件1891耦合在一起。应当理解，在LAC内的区域1805、1806A和1806B的各种其他相对设置是可能的。还应当理解，可以将区域1806分离为多于2个区域。图19示出了HV ESD保护电路1900的实施例，其中可以将补偿区域1905分离为区域1905A和1905B。可以将补偿区域1906设置于区域1905A和1905B之间。区域1905A、1905B和1906可以通过连接元件1991耦合在一起。应当理解，在LAC内的区域1905A、1905B和1906的各种其他相对设置是可能的。还应当理解，可以将区域1905分离为多于2个区域。图20示出了HV ESD保护电路2000的实施例，其中可以添加深或者掩埋层2021以隔离阱区2010。区域2010可以隔离为将其与芯片中的其他器件隔开，或者针对处理问题。区域2010可以是第一导电类型的，而区域2003、2020、2021、2022和2023可以是第二导电类型的。掩埋层2021可以将区域2003和区域2023电阻性地耦合。区域2003和2023可以安全地与相同的节点相连，而不会在SCR器件的操作中带来任何显著的干扰。图21示出了 HV ESD保护电路2100的实施例，与图20上所示的实施例类似，其中深阱区2121不能完全延伸到阱区2120或2122的下方。图22示出了 HV ESD保护电路2200的实施例，与图20和21所示的实施例类似，其中可以添加附加的区域2212以将阱区2220与掩埋层2221隔开。区域2210A、2210B和2212可以是第一导电类型的，而区域2220、2221、2222A和2222B可以是第二导电类型的。在该实施例中，可以将区域2201与区域2223A和2223B隔开。也可以通过区域2210A、2210B和2212将区域2220与区域2221、2222A和2222B隔离。区域2222A和2222B可以通过第二导电类型的单阱形成。区域2223A和2223B可以通过第二导电类型的单个环形区域形成。区域2210A和2210B可以通过第一导电类型的单阱形成。图23示出了 HV ESD保护电路2300的实施例，其中控制电路2394和/或2395可以与补偿区域2305和2306耦合。控制电路可以是以下的任一个电阻器、电容器、二极管、MOS器件、双极型器件、这些元件的任意组合或者可以用于更改通过补偿区域2306部分地 形成的双极型器件2383行为的任意其他电子元件。控制电路可以改变双极型器件2383的集电极的电阻，这影响了双极型器件2383的操作，进而可以影响SCR器件的反馈。通过改变SCR器件的反馈，可以调节保持电压。在ESD事件期间，可能需要低保持电压以防止对于芯片的损坏以及减小功耗。诸如控制电路2394和2395之类的附加电路可以在已经通过ESD事件触发SCR器件之后更改SCR器件的保持电压。在一个实施例中，控制电路可以用作开关，用于在第一 ESD时间段期间将区域2305和2306去耦合，在第一 ESD事件中可以耗散最高的ESD能量。第一 ESD时间段的典型持续时间可以是在30ns-100ns之间。通过将补偿区域2305和2306去耦合，HVESD保护电路2300可以表现出低保持电压。在第一 ESD时间段之后，所述开关可以将区域2305和2306短接在一起，这可以增加通过补偿区域2305和2306引入的负反馈。增加负反馈可以增加保持电压，这可以避免正常芯片操作期间的闭锁。尽管已经针对单个的补偿区域对2305和2306描述了该实施例，应当理解，该技术可以应用于引入多种负反馈效应的多个补偿区域。图24示出了 HV ESD保护电路2400的实施例，包括外部电路2492和2493来代替图6中类似所示的电阻器。应当理解，HV ESD保护电路的任意实施例(包括这里描述的任意实施例)，诸如图I的电阻器192和193之类的外部电阻可以不是必要的。作为示例，夕卜部电路2492可以耦合在区域2401和2403之间，并且外部电路2493可以耦合在区域2402和2404之间。外部电路2492和2493可以分别控制阱区2420和2410的偏置。图25示出了 HV ESD保护电路2500的实施例，包括外部触发器2594-2598。外部触发器可以是电阻器、电容器、二极管、MOS器件、双极型器件或者用于接通SCR器件的任意电子部件或者部件的组合。可以存在触发器2594-2598的任一个触发器。同样可以存在触发器2594-2598的任意组合。如图25所示，触发器可以与区域2501、2502、2503、2504、2505或2506的任一个耦合。在ESD事件期间，触发器可以将电流注入到区域(例如，构成SCR的双极型器件的基极)中，这引起SCR的结正向偏置并且接通HV ESD保护电路2500。图26示出了 HV ESD保护电路2600的实施例，与图6类似，并且包括与区域2620相同导电类型的区域2609。替代地，区域2609可以是与区域2610相同导电类型的。如果区域2620中的电压相对于区域2610增加达到区域2620和2610之间的结的反向击穿电压，则可以感应出电流，并且流过区域2603和2604，可以将其看作是SCR的触发信号。然后，所感应的电流可以触发SCR器件接通。区域2609可以降低区域2620和2610之间的结的反向击穿电压。可以将区域2609看作是用于调节触发电压的一种方式。图27示出了 HV ESD保护电路2700的实施例，与图26类似，包括设置于区域2709和2706之间的栅极2794。栅极2794可以阻碍在区域2709和2706之间局部的芯片表面隔离层，进而可以调节区域2720和2710之间的结的反向击穿电压。替代地，可以设置特定的层(例如浅沟隔离(STI)块)以防止在区域2709和2706之间形成隔离层。图28示出了 HV ESD保护电路2800的实施例，包括在SCR器件的LAC中的补偿区域2805、2806和2807。区域2805、2807和2810可以是第一导电类型的，而区域2806和2802可以是第二导电类型的。区域2836可以是第二导电类型的低掺杂区域，并且在区域2806和2807下面延伸。第一双极型器件可以由区域2836 (集电极)、区域2810 (基极)和区域2802(发射极)形成。第二双极型器件可以由区域2807(发射极)、区域2836(基极)和区域2810(集电极)形成。当第一双极型器件传导电流时，可以从区域2806抽取所述电 流，这可以引起区域2836中的电压降。所述电压降可以引起区域2836和2807之间的结变成正向偏置。所述正向偏置的结可以引起第二双极型器件导通，并且将电流注入到区域2810中。由此，第一双极型器件和第二双极型器件形成了附加的SCR。所述附加的SCR通过建立对于阴极2802的优选电流路径降低了双极型器件2882的效率，可以增加SCR器件的保持电压。图29示出了 HV ESD保护电路2900的实施例，包括多个指状物配置。在图29所示的实施例中，左半部分和右半部分每一个均构成了两个指状物配置的一个指状物。区域2903可以是对于左半“A”指状物和右半“B”指状物公共的触发器接头(tap)。区域2920可以是与对于指状物两者公共的区域2903相同导电类型的低掺杂区域。尽管图29示出了具有两个指状物的实施例，应当理解，具有任意个数指状物的结构是可能的。图30示出了图29所示的HV ESD保护电路2900的实施例的顶视图。可以将图29中所示的补偿区域2905实现为区域2920周围的单个环形区域2905。可以将图29所示的补偿区域2906实现为区域2905周围的单个环形区域2906。可以通过如图30所示包围环形区域2906，将在图29中延伸区域2906的低掺杂区2936实现为区域2936。图31示出了 HV ESD保护电路3100的实施例，包括多个指状物配置。在图31所示的实施例中，左半部分和右半部分每一个均构成了两个指状物配置的一个指状物。区域3104可以是对于左半“A”指状物和右半“B”指状物公共的触发器接头。尽管图31示出了具有两个指状物的实施例，应当理解，具有任意个数指状物的结构是可能的。应当理解，图31与图29的不同之处在于图31所示的实施例可以具有第一导电类型的中心阱，而图29所示的实施例可以具有第二导电类型的中心阱。图32示出了图31所示的HV ESD保护电路3100的实施例的顶视图。可以将图31中所示的补偿区域3106实现为区域3102A、3102B和3104周围的单个环形区域3106。可以将图31所示的补偿区域3105实现为区域3105周围的单个环形区域3106。可以通过如图32所示包围环形区域3106，将在图31中延伸区域3106的低掺杂区3136实现为区域3136。可以将图31所示的补偿区域3103实现为单个环形区域3103。可以将图31所示的补偿区域3120实现为单个环形区域3120。尽管贯穿附图1-32示出了区域和间距的具体尺寸，应当理解，其他尺寸的区域和间距也是可以的。尽管附图通常按照单指状物布局描述了 HV ESD保护电路，应当理解，也可以将附图中所示的实施例实现为多指状物布局 。
权利要求
1.一种静电放电(ESD)保护电路，包括 第一导电类型的第一低掺杂阱； 第二导电类型的第二低掺杂阱； 在第一低掺杂阱中形成的第一导电类型的第一高掺杂区； 在第一低掺杂阱中形成的第二导电类型的第二高掺杂区； 在第二低掺杂阱中形成的第一导电类型的第三高掺杂区； 在第二低掺杂阱中形成的第二导电类型的第四高掺杂区； 在第二高掺杂区和第二低掺杂阱之间的第一低掺杂阱中形成的第一导电类型的第五高掺杂区； 在第二高掺杂区和第二低掺杂阱之间的第一低掺杂阱中形成的第二导电类型的第六高掺杂区；以及 触发电路，用于在ESD事件期间接通所述ESD保护电路，其中所述触发电路与第一高掺杂区、第二高掺杂区、第三高掺杂区、第四高掺杂区、第五高掺杂区或者第六高掺杂区的至少一个f禹合。
2.根据权利要求I所述的ESD保护电路，还包括 第一电阻器，耦合在第一高掺杂区和第二高掺杂区之间；以及 第二电阻器，耦合在第三高掺杂区和第四高掺杂区之间。
3.根据权利要求I所述的ESD保护电路，其中 第五高掺杂区与第六高掺杂区直接相连，并且没有其他区域与第五高掺杂区和第六高掺杂区相连； 第二高掺杂区是所述ESD保护电路的阴极；以及 第三高掺杂区是所述ESD保护电路的阳极。
4.根据权利要求I所述的ESD保护电路，其中所述触发电路包括以下至少之一 第一触发电路，耦合在第四高掺杂区和第二高掺杂区之间； 第二触发电路，耦合在第三高掺杂区和第一高掺杂区之间 第三触发电路，其中第五高掺杂区与第六高掺杂区相连，并且第三触发电路耦合在第三高掺杂区和第五高掺杂区之间； 第四触发电路，耦合在第四高掺杂区和第一高掺杂区之间；以及第五触发电路，其中第五高掺杂区与第六高掺杂区相连，并且第五触发电路耦合在第四高掺杂区和第五高掺杂区之间； 其中第一、第二、第三、第四和第五触发电路的任一个配置用于在ESD事件期间接通所述ESD保护电路。
5.根据权利要求I所述的ESD保护电路，其中 第六高掺杂区形成于第二高掺杂区和第五高掺杂区之间。
6.根据权利要求I所述的ESD保护电路，其中 没有高掺杂区形成于第五高掺杂区和第二轻掺杂区之间 没有高掺杂区形成于第五高掺杂区和第六高掺杂区之间；以及 没有高掺杂区形成于第六高掺杂区和第二高掺杂区之间。
7.根据权利要求I所述的ESD保护电路，其中第五高掺杂区通过连接元件与第六高掺杂区耦合； 其中所述连接元件包括以下至少之一金属连接、金属触点、通孔、金属线、电阻器、电容器、二极管、金属氧化物半导体(MOS)器件、双极型晶体管和控制电路。
8.根据权利要求7所述的ESD保护电路，其中 所述连接元件在半导体器件的正常工作期间处于第一状态，并且其中所述连接元件在ESD事件的第一时间段期间处于第二状态。
9.根据权利要求8所述的ESD保护电路，其中 所述连接元件在ESD事件的第二时间段期间处于第一状态。
10.根据权利要求I所述的ESD保护电路，还包括 第一导电类型的第七高掺杂区，形成于第六高掺杂区和第二高掺杂区之间；以及第二导电类型的第八区域，形成于第二高掺杂区和第三高掺杂区之间的第一低掺杂阱中，其中第八区域至少部分地包围第六高掺杂区和第七高掺杂区。
11.根据权利要求I所述的ESD保护电路，还包括 第二导电类型的第七区域，至少部分地包围第六高掺杂区。
12.根据权利要求11所述的ESD保护电路，其中 第七区域的掺杂水平高于第二低掺杂阱的掺杂水平，并且第七区域的掺杂水平低于第六高掺杂区的掺杂水平。
13.根据权利要求I所述的ESD保护电路，还包括 第一导电类型的第七区域，至少部分地包围第五高掺杂区。
14.根据权利要求13所述的ESD保护电路，其中 第七区域的掺杂水平高于第一低掺杂阱的掺杂水平，并且第七区域的掺杂水平低于第五高掺杂区的掺杂水平。
15.根据权利要求I所述的ESD保护电路，还包括 第二导电类型的第三低掺杂阱，包围第一低掺杂阱和第二低掺杂阱。
16.根据权利要求I所述的ESD保护电路，还包括 第二导电类型的第三低掺杂阱；以及 第二导电类型的第四低掺杂阱，位于第一低掺杂阱下方，并且至少部分地位于第二低掺杂阱和第三低掺杂阱的下方； 其中第二低掺杂阱、第三低掺杂阱和第四低掺杂阱的组合至少部分地包围第一低掺杂阱。
17.根据权利要求I所述的ESD保护电路，还包括 第二导电类型的第三低掺杂阱； 第二导电类型的第四低掺杂阱，位于第一低掺杂阱、第二低掺杂阱和第三低掺杂阱的下方；以及 第一导电类型的第五低掺杂阱，位于第四低掺杂阱和第二低掺杂阱之间； 其中第三低掺杂阱和第四低掺杂阱的组合至少部分地包围第一低掺杂阱、第二低掺杂阱和第五低掺杂阱。
18.根据权利要求I所述的ESD保护电路，其中 第一导电类型是P型，而第二导电类型是η型。
19.根据权利要求I所述的ESD保护电路，其中 第一导电类型是η型，而第二导电类型是P型。
20.根据权利要求I所述的ESD保护电路，还包括 第二导电类型的第七区域，形成于第一低掺杂阱和第二低掺杂阱之间的结处，其中第七区域至少部分地延伸到第一低掺杂阱和第二低掺杂阱中，并且其中所述触发电路包括第七区域。
全文摘要
高保持电压(HV)静电放电(ESD)保护电路，包括可控硅整流器(SCE)器件和位于SCR器件的阳极和阴极之间长度(LCA)内的补偿区域，所述补偿区域增加了SCR器件的保持电压。所述补偿区域可以向SCR器件引入负反馈机制，这可以影响SCR的回路增益，并且使其在较高的保持电压下达到再生反馈。
文档编号H01L27/092GK102884624SQ201180009779
公开日2013年1月16日 申请日期2011年2月22日 优先权日2010年2月22日
发明者斯文·范韦梅尔斯, 奥利维耶·马里沙尔 申请人:索菲科斯公司