专利名称：用于半导体器件的表面耐压区、半导体器件和电容器的制作方法
技术领域：
本发明涉及半导体器件，特别是涉及横向高压器件的表面耐压区及纵向高压器件的结边缘区。
背景技术：
在参考文献I (X.B.Chen, et al., “Theory of optimum design ofreverse-biased p_n junction using resistive field plates and variation lateraldoping”, Solid-State Electronics, Vol.35, N0.8, pp.1365-1370 (1992))中公开了与衬底掺杂(下面设为P—型)反型的表面耐压区(下面设为η型)的最佳掺杂密度。图1 (a)示出用这种耐压层作叉指条图形的二极管的一个元胞的结构图，图中I代表P—型衬底区，2代表n+型接触区，3代表P+型接触区，4代表表面耐压层的η型区，A代表阳极，K代表阴极，耐压区是坐标X = O到X = L的一段区域。图1(b)的实线表示在一定距离L下为了得到最高击穿电压所需的最佳表面杂质电荷密度D，这里，Dtl = qNBWpp，q代表电子电荷，Wpp代表同衬底(P—)浓度下单边突变平行平面结(n+-p_结)的耗尽层厚度，Nb为衬底的受主浓度，而Dtl代表这时n+区的耗尽层电荷密度。图中所示是L = 2ffpp的情形，由此所得到表面耐压区可以承受同衬底单边突变平行平面结的击穿电压的95%。该图中的虚线5、6及7段代表用三段均匀表面杂质电荷来代替实线所表示的最佳情形。用这种三段近似所得的击穿电压只比实线所得的略低。图1(c)及图1(d)分别表示在最佳表面变掺杂的条件下表面的横向电场Ex及表面电位V的分布情况。图中的Erait及Vbpp分别代表同衬底掺杂浓度下的单边突变平行平面结在击穿时的最大电场及击穿电压。图1(e)示意地画出了一种三段均匀表面杂质电荷的实施方法。在这里，表面耐压区有一个均匀施主密度的η型区4，其电荷密度超过图1 (b)虚线中5段的最大电荷密度。在这个η型区4的顶部有一个薄的P型区8，它的受主密度也是均匀的，但并不全部覆盖于η型区4之上。在该图中P型区8覆盖最少的部分(即含图中A及Α’点的部分)，η区4的施主电荷和P区8的受主电荷的共同作用产生的平均电荷密度等于图1(b)的三段近似的虚线段5。在该图的中间部分，P型区8有较多部分覆盖于η型区4之上，使得这一部分的施主电荷和受主电荷的共同作用产生的平均电荷密度等于图1(b)的三段近似的虚线段6。而在该图的右边部分，P型区8全部覆盖于η型区4之上，使得这一部分的平均电荷密度等于图1(b)的三段近似的虚线段7。这种方法就是上述的利用异位杂质补偿作用的方法。显然，作为近似的段数越多，则得到的击穿电压越接近于图1(b)实线达到的效
果O但是上述的异位杂质补偿方法可能会在CMOS或BiCMOS工艺中没有合适的P型区8剂量或合适的η型区4剂量可用。此外，在深亚微米工艺的条件下，η型漂移区4本身就很薄，从而该区施主浓度很高，导致迁移率很小。因此用该技术做的横向η-MOST的比导通电阻很大。再则，如η型区4上面有P型区8覆盖，则对应的η型区4厚度更小，比导通电阻更大。此外，正如在参考文献2 (X.B.Chen, “Lateral high-voltage devicesusing an optimized variational lateral doping，，，Int.J.Electronics.Vol.83, N0.3,pp.449-459(1996)) 一文中所述，用图1(e)所示的补偿方法中，在p型区8的边界上，例如在图中的A点及A’点，会产生一个平行于半导体表面而垂直于P型条8的方向的电场，该电场也会使击穿电压略为下降。在本发明人的中国发明专利ZL02142183.8以及美国发明专利US6936907 B2中提出了用高介电系数的材料的薄膜覆盖于半导体表面，它可以从某一个区域将电位移线引导到需要引入一定电位移(Electric Displacement)的半导体表面的某处。但是高介电系数的材料一般具有铁电性，因此只适用于电压变化非常缓慢的器件中。而且，要求高介电系数的材料能与半导体材料有同样的热膨胀系数更增加了困难。
发明内容
本发明提出一种用掺有导电颗粒的绝缘体材料来取代上述高介电系数的材料。由于导电颗粒在电场作用下可产生偶极子一样的电矩，它的宏观作用和高介电系数(HK)的材料一样，我们或可称它为膺高介电系数(Pseudo-ΗΚ或PHK)材料。这种材料宏观上讲具有一个比较高的介电系数ε j.
本发明的一个目的，在于利用含有导电颗粒的绝缘体材料的薄膜(以下简称PHK膜)覆盖于半导体表面。通过PHK膜可以从某一个区域将电位移线引导到需要引入一定电位移的半导体表面的 某处，也可以从半导体表面的某一个区域将电位移线引出。这里所述含有导电颗粒的绝缘体材料的宏观介电系数^远大于半导体的介电系数es。本发明的内容如下:1.参见图2、图3、图4、图5、图6、图15、图16及图17，提供一种用于半导体器件的表面耐压区，所述半导体器件含有第一种导电类型的半导体衬底(P—区I)及一个与衬底相接触的最大电位区，该最大电位区为重掺杂的第二种导电类型的半导体区(n+区2)或金属区，还有一个与衬底相联接的最小电位区，该最小电位区为重掺杂的第一种导电类型的半导体区(P+区3)或金属区；所述表面耐压区位于衬底之顶部从最大电位区到最小电位区的区域，所述表面耐压区至少包含一段覆盖在半导体表面的含有导电颗粒的绝缘体膜(PHK膜9);所述含有导电颗粒的绝缘体膜有一个比导电颗粒尺寸大的范围内的平均介电系数，称为宏观介电系数；当所述表面耐压区在最大电位区(η+区2)与最小电位区(P+区3)间加有接近反向击穿电压时，耐压区处处对衬底发出净的第一种符号的电位移，此电位移线的平均电位移约从qNBWpp逐渐地或阶梯式地下降，这里q代表电子电荷，Nb代表衬底(P—区I)的杂质浓度，Wpp代表由该衬底形成的单边突变平行平面结在其击穿电压下的耗尽层厚度，电位移系指在一段表面横向尺寸远小于Wpp而又大于该处表面耐压区厚度的面积内有效的总电位移通量数除以该面积所得之值；该处表面耐压区的厚度指该处含有导电颗粒的绝缘体膜(PHK膜9)的厚度加该处的对衬底有不同掺杂的表面薄层(例如图15和图17中的η区4)的厚度；所述的净的第一种符号的电位移线的符号是指此种电位移线和第二种导电类型的半导体(例如图15和图17中的η区4)的电离杂质产生的电位移线的符号一致；所述的净的第一种符号的平均电位移是指第一种符号的平均电位移减去与第一种符号相反的、第二种符号的平均电位移之值；所述表面耐压区在上述净的第一种符号的平均电位移作用下，沿表面横向的电场从最大电位区(η+区2)指向最小的电位区(P+区3)，且其值从接近于零而逐渐地或阶梯式增加(例如图1(b)中的实线与虚线)；所述含有导电颗粒的绝缘体膜(PHK膜9)所引起的电位移是指在表面一小段距离处，在离最大电位区最近的一边的沿表面横向的电场乘以此边上的方块电容减去离最大电位区最远的一边的沿表面横向的电场乘以此边上的方块电容所得之值；所述的方块电容是指含导电颗粒的绝缘体膜中平行于表面的电位移分量被该处平行于表面的电场分量所除所得之量。2.参见图16，根据本发明的上述半导体器件的表面耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜(PHK膜9)还有一段或多段在其顶部有导体，该导体是浮空的(例如图16中覆盖在PHK膜9之上的导体)，在此情况下，所述的含有导电颗粒的绝缘体膜(PHK膜9)引起的电位移是指顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移，所述的顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移是指在该处膜的顶部的电位减半导体表面的电位所得之值乘以该含有导电颗粒的绝缘体膜的比电容，所述的比电容是指该含有导电颗粒的绝缘体膜的顶部与其下面的半导体表面之间的电位差除由此电位差引起的电位移所得之值。3.参见图15、图17，根据本发明的上述半导体器件的表面耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是连接到耐压区外部的一个电位端(例如图15或图17中PHK膜9之上有导体且该导体与电极A连接)，在此情况下，所述的含有导电颗粒的绝缘体膜引起的电位移是指顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移，所述的顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移是指在该处膜的顶部的电位减半导体表面的电位所得之值乘以该含有导电颗粒的绝缘体膜的比电容，所述的比电容是指该含有导电颗粒的绝缘体膜的顶部与其下面的半导体表面之间的电位差除由此电位差引起的电位移所得之值。4.参见图4、图5、图6、图15、图16及图17，根据本发明的上述半导体器件的表面耐压区，其中所述表面耐压区还包含一段或多段净掺杂为第二种导电类型(图4、图5、图
15、图16、图17中的η区4或图6中的η区14、15、16)或第一种导电类型的半导体表面薄层，该表面薄层的杂质浓度及/或类型与衬底(P—区I)不一致，在此情况下，所述的平均电位移包括表面耐压区中净掺杂为第二种导电类型或第一种导电类型的半导体表面薄层的电离杂质电荷所产生的电位移，也包括由含有导电颗粒的绝缘体膜(PHK膜9)引起的电位移。5.参见图1 (a)、图2、图3、图4、图5、图6、图15、图16及图17，根据本发明的上述
半导体器件的表面耐压区，其中所述的第一种导电类型的半导体衬底是P型半导体(P-区I)，第二种导电类型的半导体是η型半导体，第一种符号的电位移线的符号与正电荷产生的电位移线符号一致，最大电位区具有最高电位，最小电位区具有最低电位，所述耐压区处处对衬底发出正的电位移通量。6.参见图14，根据本发明的上述半导体器件的表面耐压区，其中所述的第一种导电类型的半导体衬底是η型半导体(η区4)，第二种导电类型的半导体是P型半导体，第一种符号的电位移线的符号与负电荷产生的电位移线符号一致，最大电位区具有最低电位，最小电位区具有最高电位，所述耐压区处处吸收来自衬底的正的电位移通量，亦即处处对衬底发出负的电位移通量。7.参见图2、图3，根据本发明的上述半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜(PHK膜9)的方块电容从离开表面最大电位区(n+区2)开始逐渐地或阶梯式地减小，直至表面最小电位区(P+区3)。8.参见图5，根据本发明的上述半导体器件的表面耐压区，所述的表面耐压层区在靠近最大电位区(n+区2)有一段第二种导电类型的掺杂区(η区4)，其单位面积的杂质数量超过NbWpp;所述的含有导电颗粒的绝缘体膜(PHK膜9)的方块电容从离开表面最大电位区开始逐渐地或阶梯式地减小，直至表面最小电位区(P+区3)。9.参见图4，根据本发明的上述半导体器件的表面耐压区，所述的表面耐压区从最大电位区(η+区2)到最小电位区(P+区3)均有第二种导电类型的掺杂区(η区4)，其单位面积的杂质数超过NbWpp ;所述的含有导电颗粒的绝缘体膜(PHK膜9)的方块电容随离开表面最大电位区开始逐渐地或阶梯式地增加，此含导电颗粒的绝缘体膜还覆盖于最小电位区相联接的区域。10.参见图6，根据本发明的上述半导体器件的表面耐压区，所述的表面耐压区在靠近最大电位区(η+区2)有一段第二种导电类型的掺杂区(η区14、15)，其单位面积的杂质数量超过NbWpp，在靠近最小电位区(P+区3)有一段净剂量为第一种导电类型的掺杂区(P+区3与η区16耗尽电荷补偿之后仍为P型)，所述的含有导电颗粒的绝缘体膜(PHK膜9)的方块电容从离开表面最大电位区开始逐渐地或阶梯式地增加，而在靠近最小电位区的净剂量为第一种导电类型的掺杂区上又不断减小。11.参见图2，根据本发明的上述半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜(PHK膜9)的顶部在邻近表面最大电位区(η+区2)的一段内有导体(电极K的粗黑线)与最大电位区相联接，在此段内的比电容随离开最大电位区的距离的增加而逐渐地或阶梯式地减少，而在此段之外的表面耐压区也有含有导电颗粒的绝缘体膜(PHK膜9)但其顶部没有导体，此含导电颗粒的绝缘体膜构成的方块电容随着接近于最小电位区而逐渐地或阶梯式地减少。12.参见图17，根据本发明的上述半导体器件的表面耐压区，所述的表面耐压区从最大电位区(η+区2)到最小电位区(P+区3)均有第二种导电类型的掺杂区(η区4)，其单位面积的杂质数超SnbWpp ;所述的含有导电颗粒的绝缘体膜(ρηκ膜9)分为两个区域，在邻近最大电位区的区域内其顶部没有导体(PHK膜9的左边部分)，在此区域内方块电容随离开表面最大电位区的距离的增加而逐渐地或阶梯式地增加；所述的含有导电颗粒的绝缘体膜在邻近最小电位区的区域内(PHK膜9的右边部分)其顶部有导体与最小电位区相联接，在此区域内比电容随接近最小电位区的距离的减少而逐渐地或阶梯式地增加。13.参见图2、图3、图4、图5、图6、图14、图15、图16、图17，根据本发明的上述半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜的厚度随离开最大电位区的距离是逐渐地或阶梯式变化的。14.参见图10，根据本发明的上述半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜在半导体表面覆盖的比率随离开最大电位区的距离是逐渐地或阶梯式变化的。15.参见图12，根据本发明的上述半导体表面耐压区，所述的含有导电颗粒的绝缘体膜至少有一段是多种宏观介电系数不同的材料的薄层(PHK1 20、PHK2 21及PHK3 22)紧密结合而形成的。
16.参见图13，根据本发明的上述半导体表面耐压区，在离开最大电位区的一定距离的表面，至少包含一段含有导电颗粒的绝缘体膜覆盖于其上部。17.参见图2、图3、图4、图5、图6、图15、图16及图17，提供一种半导体器件，包括第一种导电类型的半导体衬底及一个与衬底相接触的最大电位区，该最大电位区为重掺杂的第二种导电类型的半导体区或金属区，还有一个与衬底相联接的最小电位区，该最小电位区为重掺杂的第一种导电类型的半导体区或金属区；其特征在于，位于衬底之顶部从最大电位区到最小电位区之间包含根据本发明上面所述的表面耐压区。18.提供一种半导体器件，包括第一种导电类型的半导体衬底及一个与衬底相接触的最大电位区，该最大电位区为重掺杂的第二种导电类型的半导体区或金属区，还有一个与衬底相联接的最小电位区，该最小电位区为重掺杂的第一种导电类型的半导体区或金属区；其特征在于，位于衬底之顶部从最大电位区到最小电位区之间包含根据本发明上面所述的表面耐压区作为该半导体器件有源区外的边缘。19.参见图18、图20、图21及图22，提供一种用于半导体器件的薄耐压区，所述半导体器件含有一个最小电位区，该最小电位区为重掺杂的第一种导电类型的半导体区(图
18、图20中的P+区3或图21、图22中的P区24)或金属区，还含有一个最大电位区，该最大电位区为重掺杂的第二种导电类型的半导体区(图18、图20中的n+区2或图21、图22中的n+区26)或金属区；所述的半导体器件的薄耐压区位于最大电位区到最小电位区之间，其特征在于:所述表面耐压区至少包含一段覆盖在半导体表面的含有导电颗粒的绝缘体膜(PHK膜9);当所述的半导体器件的薄耐压区在最大电位区与最小电位区间加有接近反向击穿电压时，薄耐压区每处向含有导电颗粒的绝缘体膜(PHK膜9)发出与该处净掺杂剂量产生的电位移相同的电位移线；所述的向含有导电颗粒的绝缘体膜发出的电位移线经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收；所述薄耐压区在其所产生的电位移线被含有导电颗粒的绝缘体膜所吸收后，从最大电位区到最小电位区的电场分量接近于常数。20.根据本发明的上述半导体器件的薄耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是浮空的，所述的向含有导电颗粒的绝缘体膜发出的电位移线被覆盖于含有导电颗粒的绝缘体膜顶部的导体所吸收，经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收。21.参见图18、图20、图21及图22，根据本发明的上述半导体器件的薄耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体(覆盖于PHK膜9之上的粗黑线)，该导体是连接到耐压区外部的一个电位端(图18及图20的电极A，或图21的电极S或图22的电极D)，所述的向含有导电颗粒的绝缘体膜发出的电位移线被覆盖于含有导电颗粒的绝缘体膜顶部的导体所吸收，经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收。22.参见图18、图20、图21及图22，根据本发明的上述半导体器件的薄耐压区，其中所述的半导体器件的薄耐压区包含一段或多段净掺杂为第一种导电类型或第二种导电类型的薄层(η区4)。23.参见图20、图21及图22，提供一种半导体器件，包括一个最小电位区，该最小电位区为重掺杂的第一种导电类型的半导体区(图20中的P+区3或图21、图22中的P区24)或金属区，还包括一个最大电位区，该最大电位区为重掺杂的第二种导电类型的半导体区(图20中的n+区2或图21、图22中的n+区26)或金属区；其特征在于:该半导体器件还包括一个位于最大电位区到最小电位区之间的根据本发明上面所述的半导体器件的薄耐压区。24.参见图20、图21及图22，根据本发明的上述半导体器件，在薄耐压区的一面被所述的含有导电颗粒的绝缘体膜(PHK膜9)覆盖，另一面则与一个低介电系数的膜(I区28)相接触，此低介电系数的膜又与一个半绝缘或绝缘的厚半导体层(S区27)相联接。25.根据本发明的上述半导体器件，在薄耐压区的两面均被所述的含有导电颗粒的绝缘体膜所覆盖。26.参见图23，提供一种电容器，所述电容器的两个极板中的任一极板是一种金属(金属电极E)或半导体材料(n+区5)，所述电容器两个极板之间是含有导电颗粒的绝缘体材料(PHK膜9)。本文中提供了五个例子来说明本发明的实施例。
第一个例子如图2的二极管所示，它是由P—型衬底1，n+型接触区2，p+型接触区3，PHK膜层9构成，其中A是阳极，K是阴极。在表面耐压区(从X = (^Ijx = L)完全没有电离施主，它的电位移通量是靠从阴极K发出的电位移通量，经过PHK膜9逐渐散发到半导体表面。图中带有箭头的线代表电位移线。这里，在没有电极覆盖的PHK膜9处，PHK膜9的厚度随离开K的距离逐渐变薄，这使得进入半导体的电位移通量也逐渐减小。第二个例子如图4所示，它是由P.型衬底1，η.型接触区2，ρ+型接触区3，η型漂移区4及PHK膜层9构成，其中A是阳极，K是阴极。这里半导体表面已有一层η型区4，但它在电离时产生的电位移大于图1 (b)要求的D的最大值，从O到L的PHK的膜9的作用是吸收X > O处的η区4的电位移通量，这些电位移通量最后可以被与阳极A相联的P+区3顶部所吸收。这里PHK膜9的厚度随离开X = O处的距离而逐渐增加，使得PHK膜9中允许有愈来愈多的电位移通量流过，其结果使得X = O到X = L的距离中η区4之下有对衬底符合图1(b)要求的电位移。第三个例子如图5所示。它是由ρ_型衬底1，η+型接触区2，ρ+型接触区3，η型区4及PHK膜9构成，其中A是阳极，K是阴极。这里在X = 0到X = Cltl的一段表面之下已有一层η型区4，但是它电离产生的电位移大于图1 (b)要求的D的最大值，而在这一段之后到X = L的一段则完全没有电离施主可用，从X = O到X = (Itl的PHK膜9的作用是吸收X彡O处的η型区4的电位移通量，这些电位移通量在没有η型区4的X > Cltl地方逐渐释放到衬底。其结果使得X = O到X = L的距离内在耐压区下产生符合图1 (b)要求的电位移。第四个例子如图13所示，是在图1(e)的包括A点及A’点的区域内有条状的PHK膜9覆盖，使得被覆盖的半导体顶部η区4有电位移通量流出半导体进入PHK层9，然后通过PHK膜9流向处于半导体顶部的P区8然后进入P区8。其效果相当于被覆盖的η区4的有效施主密度减少，而被覆盖的P区8的有效施主密度增加，A点及Α’点的平行于半导体表面而垂直于P型条8的方向上的电场可以大大下降。第五个例子如图18所示，是在一个由η+型接触区2，η型区4和ρ+型接触区3构成的η+ηρ+ 二极管。在整个耐压区η型区4上部有PHK膜9覆盖，PHK膜9的顶部全有导体与阳极A相联接。η区4的施主发出的电位移线全部或几乎全部经过PHK膜9而终止于其上面的导体。使得阴极K对阳极A加正电压时，η区4中电场的分布接近于n+-1-p+ 二极管中i区的电场分布，即横向电场接近于不变的常数，从而能够使η区4在最短的横向距离内，承受最闻的电压。
图1表示了一个以P—型半导体为衬度的最佳表面耐压区情形；其中图1(a)示出一个叉指条图形二极管的元胞示意图(图中耐压区是横坐标X从O到L距离内的区域，K代表阴极，A代表阳极)；图1(b)示出在一个表面耐压区的距离为L = 2Wpp下，阴极K与阳极A间能承受0.95VBpp的表面施主密度的电位移D随表面距离变化的示意图。(Vbpp为同衬底杂质浓度Nb下的单边突变平行平面结的击穿电压，Wpp为同衬底杂质浓度Nb下的单边突变平行平面结在反向电压为Vbpp下的耗尽层厚度。Dtl代表同衬底平行平面结在反向电压Vbpp下的n+区的耗尽区的单位面积的施主数乘电子电荷q，D0 = qNBffpp, Nb为衬底的受主浓度);图1(c)示出在图1(b)的沿半导体表面掺杂条件下表面的横向电场Ex随表面距离变化的示意图。(Erait代表同衬底所做单边突变平行平面结的击穿临界电场)；图1 (d)示出在图1 (b)的沿表面掺杂条件下表面的电位V(Vbpp为同衬底杂质浓度Nb下的单边突变平行平面结的击穿电压)；图1(e)示出表示实现异位杂质补偿法的一种实施方法。图2表示用PHK膜覆盖于表面耐压区来达到表面电位移接近于图1(b)要求的D的一种方法(图中的带箭头的曲线代表在PHK膜中的电位移线)。图3表示用PHK膜覆盖于表面耐压区来达到表面电位移接近于图1(b)要求的D的另一种方法。图4表示用PHK膜覆盖使表面指向衬底的有效的电位移随X的增加而逐渐减少(图中η区的单位面积施主数超过应有的最大值)。图5表示表面有一段施主密度超过应有的最大值而另一段则完全没有的情形，用PHK膜覆盖能对衬底发生符合最佳耐压区要求的电位移。图6示出表面η区的施主的电位移达到图1(b)的最大值，其上部分覆盖P区的电位移(为负值)又大于图1(b)的最大值的情形下利用PHK膜的例子。图7示出从X1到X2处进入半导体的电位移通量为PHK膜中从X1处流向右边的通量减PHK膜中从X2处流向右边的通量)。图8示出一段PHK膜之上有导体，该导体联于某一电位的情形。图9示出PHK膜厚度不是常数，且顶部有导体联接到一定的电位Vtl的情形。图10示出用PHK膜的覆盖率的变化来代替厚度的变化的情形。图11示出PHK膜通过一个LK(低介电系数)的薄膜与半导体联接的情形。图12示出三段不同介电系数的材料(PHK1, PHK2, PHK3)，其介电系数依次增加。图13示出在图1(e)的半导体表面一段上盖有PHK膜以减小该图中A点及Α’点平行于半导体表面且垂直于P型条的电场。图14示出VLD作n_VDM0ST的边缘技术(从x = O到x = L是表面耐压区)。
图15示出利用如图4的耐压区制造横向n-MOST的例子。图16示出利用在PHK膜顶部有浮空电极达到需要的VLD的例子。图17示出顶部有与阳极A相联的导体的PHK膜以达到需要的VLD的例子。图18示出顶部全有导体与阳极A相联的PHK膜的二极管的例子。图19示出在图18所示的二极管中，理想的横向电场Ex及电压V(X)随距离x的变化；其中图19 (a)示出图18中η型半导体横向电场Ex随距离χ的变化；图19(b)示出图18中当阴极K对阳极有电压Vk时η区内部电位V随距离χ的变化。图20示出用顶部全有导体与阳极相联的PHK膜，在SIS上制作二极管的例子。图21示出利用图20的结构制造横向MOST的例子。图22示出用顶部全有导体与漏极相联的PHK膜制造横向MOST的例子。图23示出了一个用PHK材料作为MIS电容的I层的例子。具体的实施方案 根据上面所述，表面耐压区的作用可认为是它对衬底产生一个随离开高电位端距离而变化的电位移，即变化横向电位移(Variation Lateral Electric Displacement,简称VLD)。根据前述道理，我们也可用别的办法对衬底产生一个最佳VLD。图2示出一个通过在半导体表面有一个厚度变化的含有导电颗粒的绝缘体(简称PHK)膜9来达到最佳VLD的方法。图中所示为一个叉指条图形的高压二极管的一个元胞。图中从阴极K的n+型接触区2到阳极A的P+型接触区3完全没有表面η型区4。图中的粗线代表电极接触，带黑点的阴影区代表PHK膜9。此PHK膜9的介电系数S1远大于半导体的介电系数ε s。PHK膜9的厚度在阴极边上的χ = O处开始直到χ = (I1处是逐渐增加的，在O彡χ彡cU彡(I1)处的PHK膜9的顶部有导体与阴极K相联接。图中的带有箭头的曲线示意地表示PHK膜内9的电位移线。在顶部有导体的区域，有较大的电位移流入半导体。在此区之后，由于电位移线经过的距离越来越大，而且PHK膜9的厚度愈来愈小，因此通过PHK膜9进入半导体内的电位移也愈来愈小。适当设计并制造这种随距离变化的PHK膜9，可以使进入半导体的电位移D(X)符合图1(b)曲线的要求。图3示出另一种用PHK膜9达到符合图1(b)曲线要求的方法。这里的PHK膜在阴极K处的n+型重掺杂区2上方的膜较厚。电位移线从此重掺杂区2进入PHK膜9，然后逐渐流入半导体表面。所以这种PHK膜9可以起到和图2的PHK膜9同样的作用。上述两例子是对p_衬底I完全没有η型耐压区4的情形，含导电颗粒的绝缘体膜提供了半导体表面各处所需的进入衬底的(正)电位移通量。实际上，(如果需要的话)，含导电颗粒的绝缘体层还可以提供必需的负通量，即从衬底流出的通量。图4示出一个这种情形的例子。在这里，从与阴极K联接的η+区2到与阳极A联接的P+区3的半导体表面本身有一个η型薄层4，其施主剂量大于图1(b)所示的最大剂量。为了达到半导体薄层之下沿χ方向的电位移表现为随χ增加而逐渐减少的、如图1(b)所示的剂量，采用了一个表面有随χ增加而不断增厚的PHK膜9覆盖，它的末端与阳极A相联。从X = O开始，有部分电位移通量从半导体表面流出到PHK膜9，在χ = Cl1处，由于PHK膜9变厚，有更多的通量流出，如此等等。流出的通量的作用相当于图1(e)中半导体表面掺P型的作用一样，结果使η区4下面穿入P—衬底I的通量随距离逐渐减少。上面的例子都是有一端与电极或重掺的与电极相联的区相联。实际上，PHK膜起着从半导体表面吸收电位移通量与/或向半导体表面放出电位移通量的作用，图5示意地示出另一个使用PHK膜的例子。这里η型区4是均匀掺杂的，它的剂量为比图1 (b)所示的最大的D除以q之值大，但只占了从与阴极K相连的n+区2附近的到χ = d0的一段距离。剩下的一段则完全不能对衬底提供正的电位移通量。在有了上层的PHK膜后，从第I段的PHK膜10开始，半导体表面有正通量流入PHK膜，这使得该段由η区4向衬底的正电位移符合图1(b)的最大一段5的要求。流入第一段PHK膜的电位移通量沿着χ坐标方向流入第2段11，其中一部分从第2段11又反流入半导体表面，造成了那里有正通量流入，还有一部分流入第3段12。第3段12又有部分电位移通量流入半导体表面。其余的电位移通量在第4段13流入半导体表面。适当地设计各段的物理参数与几何参数，可使进入到衬底的电位移近似地符合图1(b)的要求。图6示出另一个应用PHK膜的例子。在这个图中，η型区的第一区14施主密度恰等于图1(b)的三段阶梯式变化的电位移最大的一段5。N型区的第二区15的施主密度产生的电位移比图1(b)的三段阶梯式变化的电位移的中间一段6为高。而第三区16的η型区施主密度减去在该区顶部的P+型区3的受主密度所得的电位移比图1 (b)的三段阶梯式变化的电位移的最低一段7还低，15区及16区的半导体表面之上有一层PHK膜9，它吸收了 15区的部分电位移通量而在16区又放出到半导体表面，结果使χ = O到χ = L的区域内对P_衬底I产生符合图1(b)的阶梯式变化的电位移。关于PHK膜的设计，可以采用标准的数值计算软件，如TMA/MEDICI，TMA/DAVINCI等作模拟。下面介绍粗略的计算方法，这些方法至少可以作为模拟计算的初值。计算的理论基础是两点:1)在没有空间电荷的区域，电位移通量守恒，(即divD=0, D是电位移矢量)。因此，进入某段PHK膜的电位移通量等于流出的电位移通量；2)两端电位差与路径无关(B卩curl左=0,左是电场强度矢量)。因此，在PHK膜与半导体的界面两边，平行于界面的电场分量相等。设PHK膜9的厚度由图7的坐标X1到X2从&变到t2，且设这一小段(X1到X2)中PHK膜9的厚度远小于同衬底平行平面结在击穿电压下的耗尽层厚度Wpp乘ei/es。从χ=X1左边进入PHK膜9的通量在垂直于纸面的单位距离内的值为I^1Dx(X1) = ε =Ex(X1),而从X2这一段穿出的为t2Dx (X2) = t2 ε Px(X2),其中Ex代表E在χ方向的分量。两者相减为S1 U1Ex(X1) _t2Ex(X2))。根据这个式子，对于一个给定的Ex(X)可从图1 (C)及图1(b)算出含有导电颗粒的绝缘体膜的厚度。在本专利中，把PHK膜中电位移矢量的横向分量被电场的横向分量除所得之量称为方块电容，以Cd表示。对于上述只有一种PHK膜的情形，那么很明显，Cd是该PHK膜的介电系数ε工乘以膜的厚度t,即(:□= ετt 可以看出，当上段的式子中X1接近于X2时，由PHK膜引入到半导体的电位移Dy可用微分形式表示为:Dy = -d (C D Ex) / dx (1)对于图3的χ = O到χ = L以及图2和图5的χ = (Itl到χ = L的距离内，Dy应按图1(b)所示的要求，而Ex应按图1(c)的要求。这样就可以求出(^随距离的变化。实际上，Cd随距离χ增加而有足够的减小，超过Ex随距离χ的增加而增加的影响，则可保证Dy有足够的正值。
对于图4中的χ = O到χ = L以及图5的χ = O到χ = dQ的情形，由于半导体表面η型区4产生的电位移Dn已经大于图1 (b)示出的最大电位移(后者约为1.1D0)，因此要求PHK膜9提供的Dy是负的。Dy的数值等于Dn减去图1(b)所示的D值。Cd随距离χ的适度增加可供得Dy有合适的负值。上面讨论的是PHK膜上部没有导体联接到一定电位的情形。下面讨论一段PHK膜之上有导体联接到一定电位Vtl而这段含有导电颗粒的绝缘体材料两端没有含有导电颗粒的绝缘体材料相联接的情形。如图8所示，设半导体表面在χ处的理想电位为V(X)(可从图1(d)查出)，应进入的电位移为Dy(x)，则在χ处的含有导电颗粒的绝缘体材料的厚度t可近似取为 ε I (V0-V (χ)) /t = Dy (χ),即 t = ε x (V0-V (χ)) /Dy (χ)。在本专利中，把PHK膜顶部有电极，它与其下面半导体表面有电位差引起的进入半导体表面的电位移除以该电位差，称为比电容(单位面积的电容)CV。对于上述只有一种均匀PHK膜的情形，则显然Cv等于PHK膜的介电系数除以其厚度t，即Cv = ε 利用Cv的定义，上式可写为:Dy (χ) = Cv (V0-V (χ)) (2)像图9那样的PHK膜9的顶部有导体联接到一个电位Vtl的情形，设PHK膜9的厚度不是均匀的，这种情形的理论设计比较复杂，设在X1处厚度St1，在X2处厚度为t2。一个粗略的确定ti及t2的方法如下。从X1到X2进入半导体表面的电位移通量有两个来源。一个来源是由PHK膜9顶部导体产生的电位移通量。另一个来源是由PHK膜9在X1处左边流入的电位移通量减去在X2处从右边流出的电位移通量。由PHK膜9顶部发出而垂直于半导体表面的电位移通量可由垂直于表面的电场决定。此垂直电场在Xl、X2点上的值E',分别可近似取为E' y(X1) = (Vtl-V(X1) Vt1及E' y(x2) = (VQ-V(X2))/t2,从而其电位移分别为 ε β' Jx1)及 ε y (X2) , X1 到 X2 段由PHK膜9顶部产生的电位移通量平均值可近似取为[ε占'y(x1)+eIE/ y(x2)]/2。实际上，上述垂直于半导体表面的电场E',是？皿膜9顶部的电场的分量。该电场本身是垂直于PHK膜9顶部的导体。此导体的平面与半导体表面的平面有一个夹角Qtl,它可由tan Θ Q = (I^t1V(X2-X1)来定出。设顶部的电场是E'，则E' y = cos Θ。。顶部的电场还有一个χ方向的分量，是E' X = E' sin Θ QO由上面可知,E' x = E' ytan Θ。。半导体表面的平行电场Ex可由图1 (C)来决定。于是，在X1点处PHK膜9中平行于表面的电场从半导体表面的Ex变到顶部的E' χ。其平均值是(Εχ+Ε' χ)/2，它在&及X2 两点有不同的值[Ex(X1)+E' Jx1)]/2 及[Ex(X2)+E' χ(χ2)]/2。由此得到 PHK 膜 9 从 X1处左边进入的电位移通量为[Ex(X1)+E' x(Xi)]/2，WX2处右边出去的电位移通量为eIt2[Ex(x2)+E/ x(x2)]/2，这两个电位移通量相减再被(X2-X1)除，即为由平行于半导体表面的电场引入到半导体的电位移。在以上所述的例子中，采用了改变含有导电颗粒的绝缘体膜的厚度来达到所需的进入半导体表面的电位移，实际上，正如U.S.Patent5, 726，469及U.S.Patent 6，310，365BI中所指出那样，所需的电位移只是一种比同衬底单边突变平行平面结在击穿电压下的耗尽区厚度Wpp小得多的区域内的平均值。因此，显然可以采用有的地方有含有导电颗粒的绝缘体膜，而有的地方没有这种方法来代替不同厚度的PHK膜。图10示出一个代替图4的方法。该图是从顶部看的一个PHK膜9(图中阴影区)在一个单元中的安排，设PHK膜9厚度是t，那么最右边相当于均匀的厚度为t的PHK层，中间段则相当于一个厚度比t小的PHK层，左边的一段的等效厚度比中间段更小。等效的PHK层厚度等于在z方向PHK层覆盖率(即单位长度内有介质的区域的长度对单位长度的比例)乘其厚度t。现在从方块电容的角度看上段的讨论。实际上，图4中PHK膜9的方块电容C口随χ的增加而增加。而图10的PHK膜面积不断扩大，这意味着等效(或平均)的方块电容Cd随χ的增加而增加。所以图4及图10的两种PHK膜对电位移通量起着同样的作用。对于PHK膜顶部有导体相联且联接于一定的电位的情形，则等效的PHK膜的厚度算法和上面不一样。覆盖率低的区域由顶部发出的电位移线平均值也就减小，这相当于该处的PHK膜厚度增加。从比电容的角度来讨论，则覆盖率低的区域并联的比电容数量减少，故平均比电容也减少。相当于在全有PHK膜时PHK膜的厚度增加。总之，进入半导体的通量可以通过改变PHK层的图形来变化。含有导电颗粒的绝缘体膜当然不限于一种材料，它可以是几种材料的组合。甚至，在半导体表面可以先覆盖一层低介电系数的材料(例如在Si上的SiO2)再覆盖一层(或多层)含有导电颗粒的绝缘体材料。只要这层低介电系数的材料的厚度远小于其上层的含有导电颗粒的绝缘体材料的厚度，那么这层低介电系数的材料对于电位移通量从半导体表面进入含有导电颗粒的绝缘体材料膜，以及从含有导电颗粒的绝缘体材料膜进入半导体表面并没有严重的影响。图11示出在半导体17表面紧贴了一层薄的低的介电系数的材料18，在其上才是上述的含有导电颗粒的绝缘体材料19的情形。在有η层PHK膜，而每层厚度各为&，...、时，则顶部没有导体连接时，式(I)中的C □可与为:
Cn = ECm
Z=I其中CDi= ε nti。当顶部有导体连接时，ε η为第i层的介电系数。则式⑵的Cv则可写为:
I I7^ =
Vvi其中Cvi = ε JiAi含有导电颗粒的绝缘体材料本身也可以是多种材料，图12示出利用了三种含有导电颗粒的绝缘体材料取代图4的情形，三种含有导电颗粒的绝缘体材料分别为PHK1膜20，PHK2膜21和PHK3膜22，其中ε3> ε2 > ε i，当ε ^ ε 2、ε 3各种材料及宽度选择合适时，它们可能保持同样的厚度。利用PHK膜还可以消除电场的尖峰，图13示出一个减小图1(e)的A点及Α’点平行于半导体表面但垂直于P型条5的电场的方法。在ζ方向的半导体表面安排一条PHK膜9 (图中的阴影区)，该PHK膜9在覆盖于η区4的顶部处吸收部分施主的正电位移通量而在覆盖于P区8的顶部处将正电位移通量放出。其效果等于是在η区4顶部有部分P区8，而P区8顶部的剂量减少，使得Z方向的电场大大减弱。
以上讨论都是对P型衬底的情况进行的。对本领域熟悉的技术人员不难知道，上述讨论容易推理到衬底为η型的情况。
上述的表面耐压区自然可以用于各种器件。显而易见，对于纵向器件，它可以作为有源区外的结边缘技术。图14示出一个利用此种耐压区作n-VDMOST的边缘技术的例子，它由n+型漏区23，η型区4，P源材料衬底区24，η+型源接触区25，η+型漏接触区26及厚度变化的PHK膜9构成，其中G是栅电极，D是漏电极，S是源电极。这是利用图3的方法，所不同的是现在P型与η型和图3正好相反。
对于横向(表面)器件，上面只举了二极管的例子。图15示出了一个利用图4的表面耐压区制造横向n-MOST的例子，此结构由P—型衬底1，η型区4，P源衬底区24，η.型源区25，η+型漏接触区26及厚度变化的PHK膜9构成，其中G是栅电极，D是漏电极，S是源电极，栅与半导体之间有X的阴影区是栅绝缘层。其中X = O到L是表面耐压区，PHK膜9的最后一段顶部有导体与源相联接，源也与衬底相联结。
图16示出一种在PHK膜上有浮空电极来达到所需的VLD的例子。这里在PHK膜之下的半导体和图5 —样。在PHK膜的顶部有浮空电极时，设浮空电极的电位为Vfl，则从X = O到Cltl 一段，由半导体发出的电位移通量通过PHK膜被顶部电极所吸收。而在X > Cltl处，则顶部电极发出电位移线，经过PHK膜进入半导体表面。一个近似计算PHK膜几何参数及物理参数的例子如下。从X = O到X = Cltl这一段的半导体表面电位平均值按需要为Vtl,从X = (Itl到X = (I1这一段的半导体表面电位平均值按需要为V1,从X = (I1到X = d2这一段的半导体表面电位平均值按需要为V2，从X = d2到X = d3( = L)这一段的半导体表面电位平均值按需要为V3 ;又设上述各段之上PHK膜的比电容依次为Cvtl, Cvl, Cv2, Cv3 ;再设各段进入半导体表面的电位移的平均值按需要各为Dtl, D1, D2, D3(其中Dtl的值实际上是负的)，这些量的关系为
权利要求
1.一种用于半导体器件的表面耐压区，所述半导体器件含有第一种导电类型的半导体衬底及一个与衬底相接触的最大电位区，所述最大电位区为重掺杂的第二种导电类型的半导体区或金属区，还有一个与衬底相联接的最小电位区，所述最小电位区为重掺杂的第一种导电类型的半导体区或金属区； 所述表面耐压区位于衬底的顶部从所述最大电位区到所述最小电位区的区域，其特征在于: 所述表面耐压区至少包含一段覆盖在半导体表面的含有导电颗粒的绝缘体膜，所述含有导电颗粒的绝缘体膜有一个比导电颗粒尺寸大的范围内的平均介电系数，称为宏观介电系数； 当所述表面耐压区在所述最大电位区与所述最小电位区间加有接近反向击穿电压时，所述表面耐压区各处对衬底发出净的第一种符号的电位移线，此电位移线的平均电位移约从qNBWpp逐渐地或阶梯式地下降，这里q代表电子电荷，Nb代表衬底的杂质浓度，Wpp代表由该衬底形成的单边突变平行平面结在其击穿电压下的耗尽层厚度，电位移系指在一段表面横向尺寸远小于Wpp而又大于该处表面耐压区厚度的面积内有效的总电位移通量数除以该面积所得之值；该处表面耐压区的厚度指该处含有导电颗粒的绝缘体膜的厚度加该处的对衬底有不同掺杂的表面薄层的厚度； 所述的净的第一种符号的电位移线的符号是指此种电位移线和第二种导电类型的半导体的电离杂质产生的电位移线的符号一致； 所述的净的第一种符号的平均电位移是指第一种符号的平均电位移减去与第一种符号相反的、第二种符号的平均电位移之值； 所述表面耐压区在所述净的第一种符号的平均电位移作用下，沿表面横向的电场之值从最大电位区到最小电位区，从零逐渐地或阶梯式地增加； 所述含有导电颗粒的绝缘体膜所引起的电位移是指在表面一小段距离处，在离所述最大电位区最近的一边的沿表面横向的电场乘以此边上的方块电容减去离所述最大电位区最远的一边的沿表面横向的电场乘以此边上的方块电容所得之值； 所述的方块电容是指含导电颗粒的绝缘体膜中平行于表面的电位移分量被该处平行于表面的电场分量所除所得之量。
2.根据权利要求1所述的半导体器件的表面耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是浮空的，在此情况下，所述的含有导电颗粒的绝缘体膜引起的电位移是指顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移，所述的顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移是指在该处膜的顶部的电位减半导体表面的电位所得之值乘以该含有导电颗粒的绝缘体膜的比电容，所述的比电容是指该含有导电颗粒的绝缘体膜的顶部与其下面的半导体表面之间的电位差除由此电位差引起的电位移所得之值。
3.根据权利要求1所述的半导体器件的表面耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是连接到所述表面耐压区外部的一个电位端，在此情况下，所述的含有导电颗粒的绝缘体膜引起的电位移是指顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移，所述的顶部有导体的含有导电颗粒的绝缘体膜所引起的电位移是指在该处膜的顶部的电位减半导体表面的电位所得之值乘以该含有导电颗粒的绝缘体膜的比电容，所述的比电容是指该含有导电颗粒的绝缘体膜的顶部与其下面的半导体表面之间的电位差除由此电位差引起的电位移所得之值。
4.根据权利要求1所述的半导体器件的表面耐压区，其中所述表面耐压区还包含一段或多段净掺杂为第二种导电类型或第一种导电类型的半导体表面薄层，该表面薄层的杂质浓度及/或类型与衬底不一致，在此情况下，所述的平均电位移包括表面耐压区中净掺杂为第二种导电类型或第一种导电类型的半导体表面薄层的电离杂质电荷所产生的电位移，也包括由含有导电颗粒的绝缘体膜引起的电位移。
5.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，其中所述的第一种导电类型的半导体衬底是P型半导体，第二种导电类型的半导体是η型半导体，第一种符号的电位移线的符号与正电荷产生的电位移线符号一致，所述最大电位区具有最高电位，所述最小电位区具有最低电位，所述表面耐压区处处对衬底发出正的电位移通量。
6.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，其中所述的第一种导电类型的半导体衬底是η型半导体，第二种导电类型的半导体是P型半导体，第一种符号的电位移线的符号与负电荷产生的电位移线符号一致，所述最大电位区具有最低电位，所述最小电位区具有最高电位，所述表面耐压区处处吸收来自衬底的正的电位移通量，亦即处处对衬底发出负的电位移通量。
7.根据权利要求1所述的半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜的方块电容从最大电位区到最小电位区逐渐地或阶梯式地减小。
8.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的表面耐压层区在靠近所述最大电位区有一段第二种导电类型的掺杂区，其单位面积的杂质数量超过NbWpp;所述的含有导电颗粒的绝缘体膜的方块电容从离开最大电位区开始逐渐地或阶梯式地减小，直至表面最小电位区。
9.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的表面耐压区从所述最大电位区到所述最 小电位区均有第二种导电类型的掺杂区，其单位面积的杂质数超过 NbWpp ； 所述的含有导电颗粒的绝缘体膜的方块电容随离开最大电位区开始逐渐地或阶梯式地增加，此含导电颗粒的绝缘体膜还覆盖于所述最小电位区相联接的区域。
10.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的表面耐压区在靠近所述最大电位区有一段第二种导电类型的掺杂区，其单位面积的杂质数量超过NbWpp,在靠近所述最小电位区有一段净剂量为第一种导电类型的掺杂区，所述的含有导电颗粒的绝缘体膜的方块电容从离开最大电位区开始逐渐地或阶梯式地增加，而在靠近所述最小电位区的净剂量为第一种导电类型的掺杂区上又不断减小。
11.根据权利要求2-3中任一项所述的半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜的顶部在邻近最大电位区的一段内有导体与所述最大电位区相联接，在此段内的比电容随离开所述最大电位区的距离的增加而逐渐地或阶梯式地减少，而在此段之外的表面耐压区也有含有导电颗粒的绝缘体膜但其顶部没有导体，此含有导电颗粒的绝缘体膜构成的方块电容随着接近于所述最小电位区而逐渐地或阶梯式地减少。
12.根据权利要求2-3中任一项所述的半导体器件的表面耐压区，所述的表面耐压区从所述最大电位区到所述最小电位区均有第二种导电类型的掺杂区，其单位面积的杂质数超过NBWpp ； 所述的含有导电颗粒的绝缘体膜分为两个区域，在邻近所述最大电位区的区域内其顶部没有导体，在此区域内方块电容随离开最大电位区的距离的增加而逐渐地或阶梯式地增加； 所述的含有导电颗粒的绝缘体膜在邻近所述最小电位区的区域内其顶部有导体与最小电位区相联接，在此区域内比电容随接近所述最小电位区的距离的减少而逐渐地或阶梯式地增加。
13.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜的厚度随离开所述最大电位区的距离是逐渐地或阶梯式地变化的。
14.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜在半导体表面覆盖的比率随离开所述最大电位区的距离是逐渐地或阶梯式地变化的。
15.根据权利要求1-4中任一项所述的半导体器件的表面耐压区，所述的含有导电颗粒的绝缘体膜至少有一段是多种宏观介电系数不同的材料的薄层紧密结合而形成的。
16.根据权利要求4所述的半导体器件的表面耐压区，在离开所述最大电位区的一定距离内的表面，有含有导电颗粒的绝缘体膜覆盖于其上部。
17.一种半导体器件，包括第一种导电类型的半导体衬底及一个与衬底相接触的最大电位区，所述最大电位区为重掺杂的第二种导电类型的半导体区或金属区，还有一个与衬底相联接的最小电位区，所述最小电位区为重掺杂的第一种导电类型的半导体区或金属区；其特征在于，位于衬底之顶部从所述最大电位区到所述最小电位区之间包含根据权利要求1-4中任一项所述的表面耐压区。
18.一种半导体器件，包括第一种导电类型的半导体衬底及一个与衬底相接触的最大电位区，所述最大电位区为重掺杂的第二种导电类型的半导体区或金属区，还有一个与衬底相联接的最小电位区，所述最小电位区为重掺杂的第一种导电类型的半导体区或金属区；其特征在于，位于衬底之顶部从最大电位区到最小电位区之间包含根据权利要求1-4中任一项所述的表面耐压区作为该半导体器件有源区外的边缘。
19.一种用于半导体器件的薄耐压区，所述半导体器件含有一个最小电位区，所述最小电位区为重掺杂的第一种导电类型的半导体区或金属区，还含有一个最大电位区，所述最大电位区为重掺杂的第二种导电类型的半导体区或金属区； 所述的半导体器件的薄耐压区位于所述最大电位区到所述最小电位区之间，其特征在于: 所述表面耐压区至少包含一段覆盖在半导体表面的含有导电颗粒的绝缘体膜； 当所述的半导体器件的薄耐压区在所述最大电位区与所述最小电位区间加有接近反向击穿电压时，薄耐压区每处向含有导电颗粒的绝缘体膜发出与该处净掺杂剂量产生的电位移相同的电位移线； 所述的向含有导电颗粒的绝缘体膜发出的电位移线经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收； 所述薄耐压区在其所产生的电位移线被含有导电颗粒的绝缘体膜所吸收后，从所述最大电位区到所述最小电位区的电场分量接近于常数。
20.根据权利要求19的半导体器件的薄耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是浮空的，所述的向含有导电颗粒的绝缘体膜发出的电位移线被覆盖于含有导电颗粒的绝缘体膜顶部的导体所吸收，经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收。
21.根据权利要求19的半导体器件的薄耐压区，其中所述覆盖在半导体表面的含有导电颗粒的绝缘体膜还有一段或多段在其顶部有导体，该导体是连接到耐压区外部的一个电位端，所述的向含有导电颗粒的绝缘体膜发出的电位移线被覆盖于含有导电颗粒的绝缘体膜顶部的导体所吸收，经过含有导电颗粒的绝缘体膜最后被重掺杂的第一种或第二种导电类型的半导体区或金属区所吸收。
22.根据权利要求19的半导体器件的薄耐压区，其中所述的半导体器件的薄耐压区包含一段或多段净掺杂为第一种导电类型或第二种导电类型的薄层。
23.一种半导体器件，包括一个最小电位区，所述最小电位区为重掺杂的第一种导电类型的半导体区或金属区，还包括一个最大电位区，所述最大电位区为重掺杂的第二种导电类型的半导体区或金属区；其特征在于: 该半导体器件还包括一个位于最大电位区到最小电位区之间的根据权利要求19-22任一项所述的半导体器件的薄耐压区。
24.根据权利要求23所述的半导体器件，在薄耐压区的一面被所述的含有导电颗粒的绝缘体膜覆盖，另一面则与一个低介电系数的膜相接触，此低介电系数的膜又与一个半绝缘或绝缘的厚半导体层相联接。
25.根据权利要求23所述的半导体器件，在薄耐压区的两面均被所述的含有导电颗粒的绝缘体膜所覆盖。
26.—种电容器,所述电容器的两个极板中的任一极板是一种金属或半导体材料，所述电容器两个极板之间是含有导电颗粒的绝缘体材料。
全文摘要
本发明提出一种用于半导体器件的表面耐压区、半导体器件和电容器，涉及半导体器件技术领域。该半导体器件用含有导电颗粒的绝缘体薄膜覆盖于半导体表面作为实现最佳横向变电位移的方法或辅助方法。此含有导电颗粒的绝缘体膜可以在半导体表面引入电位移，也可以在半导体表面取出电位移，也可以在一部分取出电位移而在另一部分引入电位移。利用最佳横向变电位移可以制造横向高压器件，并可作为纵向高压器件的结边缘技术，又可防止在覆盖异位补偿杂质层的边界上强电场的产生。
文档编号H01L29/861GK103208516SQ20121000635
公开日2013年7月17日 申请日期2012年1月11日 优先权日2012年1月11日
发明者陈星弼 申请人:电子科技大学