专利名称：沟栅场效应晶体管结构及其形成方法
技术领域：
本发明总体涉及功率半导体技术，并且尤其是涉及积累型和增强型沟栅(trenched-gate)场效应晶体管(FET)及其制造方法。
背景技术：
功率电子应用中的关键部件是固态开关。从汽车应用中的点火控制到电池驱动的电子消费品、再到工业应用中的功率转换器，都需要一种最佳地适合具体应用要求的电源开关。固态开关，例如包括功率金属氧化物半导体场效应晶体管(功率M0SFET)、绝缘栅双极晶体管(IGBT)和各种类型的半导体闸流管，已经持续发展以满足这种要求。在功率MOSFET的情况下，已经开发出很多技术，其中包括例如，具有横向沟道(channel)的双扩散结构(DMOS)(例如，Blanchard等人的美国专利第4，682，405号)、沟栅结构(例如，Mo等人的美国专利第6，429，481号)以及用于晶体管漂移区的电荷平衡的各种技术(例如，Temple的美国专利第4，941，026号；Chen的美国专利第5，216，275号；以及Neilson的美国专利第6，081，009号)，以满足不同的并且经常是有竞争性的性能要求。电源开关的一些规定的性能特性是它的导通电阻(on-resistance)、击穿电压(breakdown voltage)和开关速度(转换速度，switching speed)。根据具体应用的需要，不同的重点放在各性能指标(性能标准)上。例如，对于大于约300-400伏特的电源应用来说，与功率MOSFET相比，IGBT显示出了固有的较低导通电阻，但是由于其缓慢的关闭特性(turn off characteristic)它的开关速度较低。因此，对于需要低导通电阻的具有低开关频率的大于400伏特的应用来说，IGBT是优选的开关，而功率MOSFET经常是对于较高频率应用的精选器件。如果给定应用的频率要求规定了所使用的开关类型，那么电压要求就决定了具体开关的结构组成。例如，在功率MOSFET的情况下，由于漏极-源极导通电阻RDSon和击穿电压之间的比例关系，在保持低RDSon的同时提高晶体管的电压特性是具有挑战性的。已经开发出了晶体管漂移区的各种电荷平衡结构，以不同程度成功地战胜了这种挑战。
两种不同的场效应晶体管是积累型FET和增强型FET。在传统的积累型FET中，由于没有形成反型沟道(反向沟道，inversion channel)，因而沟道电阻消除了，从而改善了晶体管功率处理能力及其效率。而且，由于没有pn本体二极管(体二极管，body diode),减少了同步整流电路中由pn 二极管引起的损失。传统积累型晶体管的缺点在于漂移区需要是低掺杂(轻掺杂，lightly doped)的以支持足够高的反偏压。然而，低掺杂的漂移区导致了较高的导通电阻和较低的效率。类似地，在增强型FET中，提高晶体管的击穿电压经常是以较高导通电阻为代价的，反之亦然。
器件性能参数也受制造工艺的影响。已经通过开发各种改进的处理技术，来进行各种尝试，以解决部分这些挑战。无论是在超轻便的消费电子器件(consumer electronicdevice)中，还是在通信系统的路由器和集线器中，电源开关的各种应用随着电子工业的发展而增长。电源开关因此属于具有高开发潜力的半导体器件。
发明内容
本发明针对功率器件以及它们的制造方法提供了各种具体实施方式
。概括地，根据本发明的一个方面，肖特基(Schottky) 二极管优选地与积累型FET或增强型FET集成于单个单元(single cell)内。根据本发明的其它方面，提供了制造具有自对准特征以及其它优点和特征的各种功率晶体管结构的方法。根据本发明的一种具体实施方式
,单片集成(monolithically integrated)场效应晶体管和肖特基二极管包括延伸到半导体区内的栅极沟槽。具有基本三角形形状的源极区位于栅极沟槽的每一侧的侧面。接触开口延伸到相邻栅极沟槽之间的半导体区域中。导体层填充接触开口以(a)沿每一源极区倾斜侧壁的至少一部分电接触源极区，以及(b)沿接触开口的底部电接触半导体区，其中，导体层与半导体区形成肖特基接触。根据本发明的另一具体实施方式
，单片集成沟槽(monolithically integratedtrench)FET和肖特基二极管包括延伸到外延层内且终止于此的栅极沟槽，所述外延层在基板上延伸。每个栅极沟槽内具有凹入式栅极(recessed gate),在凹入式栅极顶上有电介质材料。外延层的传导类型(导电类型，conductivity type)与基板(衬底，substrate)相同，但是掺杂浓度比基板低。源极区位于栅极沟槽的每一侧的侧面，且每一源极区的顶面低于电介质材料的顶面。接触开口延伸到相邻栅极沟槽之间的外延层内。导体层填充接触开口以电接触源极区和外延层，并且与半导体区形成肖特基接触。外延层和源极区包括碳化娃、氮化镓、以及砷化镓中的一种。根据本发明的又一具体实施方式
，单片集成沟槽FET和肖特基二极管包括延伸到第一传导型半导体区中的栅极沟槽，每一栅极沟槽内具有凹入式栅极，并在凹入式栅极的顶上有电介质材料。第一传导型源极区位于栅极沟槽的每一侧的侧面。每一源极区具有上表面，其相对于电介质材料的上表面是凹入的，所述电介质材料在相应的凹入式栅极的顶上。第二传导型的本体区(body region)沿每一栅极沟槽的侧壁在相应的源极区与半导体区之间延伸。接触开口延伸到相邻栅极沟槽之间的半导体区内。导体层填充接触开口并电接触源极区、本体区和半导体区，并且导体层与半导体区形成肖特基接触。根据本发明的另一具体实施方式
，单片集成沟槽FET和肖特基二极管包括延伸到半导体区内的栅极沟槽，每一栅极沟槽内具有栅极，且在栅极的顶上有电介质材料。半导体源极间隔体(source spacer)位于栅极沟槽的每一侧的侧面，以使位于每两个相邻栅极沟槽之间的每一对相邻的半导体源极间隔体之间形成接触开口。导体层填充接触开口并且接触半导体源极间隔体和半导体区，而且与半导体区形成肖特基接触。根据本发明的另一具体实施方式
，单片集成沟槽FET和肖特基二极管包括延伸到第一传导型半导体区内的栅极沟槽。第一传导型的源极区位于栅极沟槽的每一侧的侧面。屏蔽电极沿每一栅极沟槽的底部放置，并且通过屏蔽电介质层与半导体区绝缘。栅极位于每一沟槽中的屏蔽电极上方，并且栅极和屏蔽电极之间具有电介质层。电介质帽(电介质盖，dielectric cap)位于栅极上方。导体层接触源极区和半导体区，使得导体层与半导体区形成肖特基接触。以下结合附图，对本发明的这些和其它方面进行更详细地描述。
图I是根据本发明示例性具体实施方式
的具有集成的肖特基的沟栅积累 (accumulation)FET的简化横截面视图；图2A-2I是根据本发明示例性具体实施方式
的简化横截面视图，其示出了用于形成图I中的集成的FET肖特基二极管结构的各工艺步骤；图3A-3E是根据本发明另一示例性具体实施方式
的简化横截面视图，其示出了图2G-2I所示工艺步骤中的后一部分的步骤的替代工艺步骤；图3EE是替代具体实施方式
的简化横截面视图，其中，图3A-3E工艺步骤中的电介质间隔体在形成顶侧导体层之前被移除了 ；图4是图3EE中结构的变型的简化横截面图，其中，屏蔽电极在栅极的下方形成；图5是图3E中结构的变型的简化横截面图，其中，接触开口延伸至与栅极沟槽大约相同的深度；图6是图5中积累FET-肖特基二极管结构的增强型变型的简化横截面视图；图7A示出了模拟(仿真)结果，其中，示出了两个SiC基积累FET的电场线，一个比另一个具有较深的肖特基接触凹入(接触凹陷，contact recess)；图7B是关于较深和较浅肖特基接触凹入的两种情况的漏极电流与漏极电压的模拟曲线图；图8是根据本发明示例性具体实施方式
的具有多晶硅源极间隔体的沟栅积累FET的简化横截面视图；图9A-9H、图91_1、以及图9J-1是根据本发明示例性具体实施方式
的简化横截面视图，示出了用于形成图8中的FET-肖特基二极管结构的各工艺步骤；图91-2和图9J-2是简化横截面视图，示出了对应于图91_1和图9J-1的步骤的替代工艺步骤，其产生了图8中FET-肖特基二极管结构的变型；图10和图11是简化横截面视图，分别示出了图9J-1和图9J-2中FET-肖特基结构的变型，其中，屏蔽电极在栅极的下面形成；图12是根据本发明另一具体实施方式
的具有屏蔽电极位于栅极之下的沟栅积累FET-肖特基结构的简化横截面视图；图13是简化横截面视图，其示出了图1具体实施方式
的变型，其中，改变了相邻沟槽之间的肖特基区以形成MPS结构；图14示出了图I中FET-肖特基结构的漏极电流-漏极电压特性图(左图)和栅极电压-栅极电荷(右图)图；图15A-15H是根据本发明另一具体实施方式
的简化横截面视图，示出了用于形成具有自对准特性的沟栅FET的各个工艺步骤；图16示出了根据本发明另一具体实施方式
的具有非平面顶面(在顶部金属形成之前)的P-沟道沟栅FET的等比例视图；图17A、图17B-1和图17B-2是用于形成图16中FET的两个简化工艺步骤的横截面视图；图18是根据本发明具体实施方式
的横截面视图，示出了用于形成自对准源极和 重本体区(重体区，heavy body region)的技术；图18A-18I是根据本发明示例性具体实施方式
的用于形成图18中所示的沟栅FET的不同工艺步骤的横截面视图；图19A-19H是根据本发明另一示例性具体实施方式
的工艺步骤中不同工艺步骤的横截面视图，其中，形成了非表面多晶硅，并且与图18A-18I的工艺相比，掩模的数量减少了 ；图20A-20G是根据本发明又一示例性具体实施方式
的横截面视图，其示出了另一工艺步骤，其中，与图18A-18I中的相比，掩模的数量减少了 ；图21A-21H是根据本发明示例性具体实施方式
的横截面视图，其示出了用于形成沟栅FET (该沟栅FET类似于由图18A-18I得到的，除了肖特基二极管与FET集成之外)的工艺步骤；图22A-22F是根据本发明另一具体实施方式
的横截面视图，其示出了用于以减少的掩模数量来形成沟栅FET的又一工艺步骤；图23A-23I是根据本发明又一具体实施方式
的用于形成具有自对准特征的沟栅FET的不同工艺步骤的横截面视图；以及图24A-24I示出了根据本发明又一具体实施方式
的用于形成具有自对准特征的沟栅FET的不同工艺步骤的横截面视图。
具体实施例方式电源开关可以由功率M0SFET、IGBT、各类型的半导体闸流管等中任一种来实现。为了说明的目的，在此所呈现的许多新技术以功率MOSFET的情形进行描述。然而应该理解，在此描述的本发明的各具体实施方式
并不限于功率MOSFET且可以应用于许多其它类型的电源开关技术，例如包括IGBT和其它类型的双极性开关。而且，为了说明的目的，所示出的本发明的具体实施方式
包括特定的P型区和η型区。本领域技术人员应当理解，此处的教导可等价应用于各区传导性相反的器件。图I示出了根据本发明示例性具体实施方式
的优选与肖特基二极管集成于单个单元的沟栅积累场效应晶体管(FET)的简化横截面视图。低掺杂的η型外延层104在高度掺杂的η型基板102上延伸且与之接触。栅极沟槽106延伸到外延层104中且终止于此。每一栅极沟槽106沿其侧壁和底部衬(排列，line)有电介质层108，且包括凹入式栅极(recessed gate) 110以及在凹入式栅极110顶上的绝缘材料112。η型传导性的三角形源极区114位于沟槽106每一侧的侧面。源极区114沿垂直方向交叠多晶硅栅极110。在作为高电压FET的这种应用中，该交叠不是必须的，其中，缺少交叠会对晶体管导通电阻Rdson产生极小的影响。缺少栅极-源极交叠大大影响低电压晶体管中的Rdson，因而在这样的晶体管中它的出现是有利的。外延层104的凹入部分和源极区114 一起形成具有圆形底部的V形接触开口 118。肖特基势鱼金属(barrier metal) 120在结构上延伸且填充接触开口 118以沿源极区114的倾斜侧壁与源极区114接触，且在其凹入部分与外延层104相接触。由于源极区114是高掺杂的并且外延层104是低掺杂的，从而顶侧导体层120与源极区114形成欧姆接触且与外延层104形成肖特基接触。在一个具体实施方式
中，肖特基势垒金属120包括钛。背侧导体层122，例如包括铝(或钛)，接触基板102。与增强型晶体管不同，图I结构100中的积累型晶体管不包括其中形成有传导沟道(conduction channel)的本体区或阻断讲(闭塞讲，blocking well)(在本实例中是P 的掺杂浓度和栅极110的掺杂类型，结构100中的晶体管正常地打开(导通)或关闭(截止)。当沟道区完全耗尽且稍微反向时，晶体管关闭。同样，由于没形成反型沟道(反向沟道，inversion channel)，因此消除了沟道电阻，从而提高了晶体管功率处理能力及其效率。而且，由于没有pn体二极管，所以消除了由Pn 二极管在同步整流电路中引起的损失。在图I的具体实施方式
中，结构100中的FET是垂直沟栅积累M0SFET，其具有形成源极导体的顶侧导体层120和形成漏极导体的底侧导体层120。在另一具体实施方式
中，基板102是P型的，从而形成积累IGBT。图2A-2I是根据本发明示例性具体实施方式
的简化横截面视图，示出了用于形成图I中的集成的FET-肖特基二极管结构100的各工艺步骤。在图2A中，使用传统方法，下外延层204和上外延层205在η型基板202上顺序形成。可替换地，可以使用包括外延层204、205的初始晶片材料(wafer material)。上η型外延层205比下η型外延层204具有更高的掺杂浓度。在图2Β中，利用已知技术，使用掩模(未示出)来限定和蚀刻硅以形成沟槽206，该沟槽206穿过上外延层205且终止于下外延层204。在形成沟槽的过程中可以使用传统的干或湿蚀刻。在图2C中，在结构上生长或沉积例如包括氧化物的电介质层208，从而沟槽206的侧壁和底部衬有电介质层208。在图2D中，随后使用传统技术沉积多晶硅层209以填充沟槽206。多晶硅层209可以原位掺杂来获得所需的栅极掺杂类型和浓度。在图2Ε中，使用传统的技术，深刻蚀(回蚀刻,etch back)多晶娃层209且凹入沟槽206中以形成栅极210。凹入式栅极210 (recessedgate)沿垂直方向交叠上外延层205。如上所述，根据应用目标和设计目的，凹入式栅极210无需交叠上外延层205(即，工艺步骤和最终结构不必受到该交叠的限制)。在其它具体实施方式
中，栅极210包括多晶碳化娃(多晶娃碳化物，polysilicon carbide)或金属。在图2F中，在结构上形成例如由氧化物形成的电介质层211并且随后使用传统的技术进行平坦化。在图2G中，至少在器件的有源区(active area)上实施平坦化的电介质层211 (在有源区(active region))的毪式蚀刻(租式蚀刻,blanket etch),以暴露上外延层205的表面区域，同时电介质层211的部分212保留在凹入式栅极210中。在图2H中，利用传统的技术，至少在有源区中实施毪式倾斜(blanket angled)娃蚀刻(例如,在有源区的干蚀刻)，以形成具有圆底的V形接触开口 218。接触开口 218延伸完全通过上外延层205，从而在每两个相邻的沟槽之间形成两个源极区214。接触开口 218伸入且终止于下外延层204的上半部分。在图21中，顶侧导体层220使用传统技术形成。顶侧导体层220包括肖特基势垒金属。如图所示，顶侧导体层220填充接触开口 218，以便沿着源极区214的倾斜侧壁与源极区214接触，并且沿着接触开口 218的底部与下外延层204接触。由于源极区214是高掺杂的且下外延层204是低掺杂的，因此顶侧导体层220与源极区214形成欧姆接触，且与下外延层204形成肖特基接触。如可以看到的，源极区214和肖特基接触对于(关于)沟槽206是自对准的。图3A-3E是根据本发明另一示例性具体实施方式
的简化横截面图，示出了由图2G-2I所示的工艺步骤的后一部分工艺步骤的替代工艺步骤。因此，在本具体实施方式
中，实施由图2A-2G所示的相同的工艺步骤，并转到由图3B所示的步骤(图3A所示的步骤与图2G所示的步骤相同)。在图3B中，上外延层305被深蚀刻，以足够地暴露电介质材料312的 上侧壁，用于容纳随后形成的电介质间隔体316。在一种具体实施方式
中,第二外延层305被深蚀刻O. 05-0. 5 μ m范围的量。在图3C中，使用传统技术，间隔体316邻近于已暴露的电介质材料312的上侧壁而形成。间隔体316是用不同于电介质材料312的电介质材料制成的。例如，如果电介质材料312是由氧化物制成的，则间隔体316可以由氮化物制成。在图3D中，上外延层305的已暴露表面区凹入并完全通过外延层305,从而形成伸入下外延层304的接触开口 318。通过凹入并完全通过上外延层305，仅上外延层305的直接位于间隔体316之下的部分314保留了。部分314形成晶体管的源极区。如可以看到的，接触开口 318以及如此形成的源极区314对于沟槽306是自对准的。在图3E中，顶侧导体层320和底侧导体层322使用传统技术形成。导体层320包括肖特基势垒金属。如图所示，顶侧导体层320填充接触开口 318，以便沿源极区314的侧壁与源极区314接触，并且与下外延层304的凹入部分接触。由于源极区314是高掺杂的而下外延层304是低掺杂的，因此顶侧导体层320与源极区314形成欧姆接触，并且与下外延层304形成肖特基接触。在图3EE所示的替代具体实施方式
中，在形成顶侧导体层之前，电介质间隔体316被移除了，从而暴露源极区314的顶面。顶侧导体层321由此沿源极区314的顶面和侧壁进行接触。从而减小了源极接触电阻。在上述各具体实施方式
的可替换变型中，使用了已知技术以在形成栅极之前沿各沟槽的底部形成厚底电介质(thick bottom dielectric)。厚底部电介质降低了米勒电容(miller capacitance)。从此处所述的各具体实施方式
中可以看出，肖特基二极管优选地与FET集成于单个单元，在这样的单元的阵列中多次重复此操作。同样，肖特基接触和源极区对于沟槽是自对准的。另外，肖特基接触导致了低导通电阻Rdson，从而导致了低导通损失，并且还改善了晶体管的反向恢复特性。在不需要密集单元间距的情况下，还获得了良好的阻断能力(阻塞倉泛力，blocking capability) 在图2A-2I和图3A-3E所示的示例性工艺步骤中，没有使用扩散或注入(植入，implantation)。虽然可以用传统的晶体硅材料来进行这些工艺步骤，但是它们尤其适合于使用另一类型的材料，诸如碳化硅(SiC)、氮化镓(GaN)、以及砷化镓(GaAs)，其中，扩散、注入和掺杂剂活化工艺是很难完成和控制的。在这样的具体实施方式
中，基板、下外延层和上外延层、以及晶体管的其它区可以包含SiC、GaN、以及GaAs中的一种。另外，在传统的碳化硅基增强型FET中，反型沟道对导通电阻的贡献尤其大。相反，对于图21和图3E中的积累晶体管的碳化硅具体实施方式
中的积累沟道的导通电阻贡献相当小。图4示出了本发明另一具体实施方式
的横截面视图。在图4中，屏蔽电极424在栅极410之下形成。屏蔽电极424通过屏蔽电介质425与下外延层404绝缘，且通过电极间电介质(iner-electrode dielectric)427与交叠的栅极410绝缘。屏蔽电极424有助于使米勒电容减小至可以忽略的量，从而剧烈地减小晶体管的开关损耗。尽管没有在图4中示出，但屏蔽电极424还电连接至源极区414，或者连接至地电位，或者根据设计和性能需求规定而电连接至其它电位。如果需要的话，可以在各栅极410之下形成偏压于相同或不同电位的一个以上的屏蔽电极。用于形成这样的屏蔽电极的一种或多种方法披露在上面所提及的普通转让(commonly assigned)申请第11/026,276中。而且,在申请第11/026,276号中所披露的其它电荷平衡结构也可以与在此所披露的各具体实施方式
相结合，以进一步改善器件的性能特性。
某些传统的碳化硅基沟栅晶体管的缺点是栅极氧化物击穿电压低。根据本发明，通过将肖特基接触凹入更深地延伸至，例如，大于栅极沟槽深度一半的深度来解决该问题。图5示出了示例性具体实施方式
，其中，肖特基接触凹入延伸至与栅极沟槽506近似相同的深度。深肖特基接触用来将栅极氧化物508与高电场屏蔽，从而改善栅极氧化物的击穿。这可以从图7A中看出，该图示出了两个SiC基积累FET的模拟结果，其中之一具有较深的肖特基接触凹入。沿带有较浅的肖特基接触凹入的晶体管(右图)的沟槽的底部出现的电场线在带有较深的肖特基接触凹入情况的晶体管(左图)中消除了。右图中栅极沟槽之下的电场线反应(反射，reflect) 了从底部到顶部增加的电场。即，最低的电场线对应于最高的电场而最高的电场线对应于最低的电场。深肖特基接触凹入的另一优点是在阻断状态下的晶体管泄漏减少了。这在图7B的模拟结果中更清楚地示出，其中针对较深的肖特基接触凹入和较浅的肖特基接触凹入，绘出了漏极电流对漏极电压的曲线。正如可以看到的，当漏极电压从OV增加到200V时，在较浅的肖特基接触凹入的情况下，漏极电流连续上升，而对于较深的肖特基接触凹入来说，漏极电流保持平稳。因此，通过将肖特基接触深深地凹入到外延层504中，晶体管泄漏获得了实质性减小并且获得了较高的栅极氧化物击穿。深凹入的肖特基接触结构(例如，图5中的)尤其适合于碳化硅基晶体管，这是因为栅极沟槽在外延层中延伸的深度无需像硅基晶体管的一样。这允许较浅的肖特基接触凹入(其较易于限定和蚀刻)。然而，对于使用其它类型材料(如Sic、GaN,以及GaAs)的类似结构，可以获得栅极氧化物击穿和晶体管泄漏方面的类似改善。图6示出了图5结构中积累FET的增强型FET变型。在图6中，p型本体区613沿每一沟槽侧壁在相应源极区614的正下方延伸。如图所示，深接触开口 618在本体区613的底面之下延伸，以使在顶侧导体层620与N-外延层604之间形成肖特基接触。与传统的MOSFET 一样，当图6中的MOSFET在导通状态时，电流流过沿本体区613的每一沟槽侧壁延伸的沟道。在图具体实施方式
的变型中，移除了间隔体616，从而顶侧导体层620沿其顶面与源极区614相接触。
图8示出了根据本发明另一示例性具体实施方式
的带有间隔体源极区的积累型FET的横截面视图，该间隔体源极区优选地与肖特基二极管集成为单个单元。η型外延层1104在η型基板1102上延伸并与之接触。栅极沟槽1106伸入外延层1104且终止于此。每一栅极沟槽1106沿其侧壁和底面衬有电介质层1108，且包括栅极1110以及在栅极1110顶部上的绝缘材料1112。η型材料(例如η型多晶硅)的间隔体源极区1114在外延层1104之上且位于沟槽1106的每一侧的侧面。间隔体源极区1114形成接触开口 1118，穿 过该开口，顶侧导体层1120同时电接触外延层1104和源极区1114。顶侧导体层1120包括肖特基势垒金属。由于外延层1104低掺杂，因此顶侧导体层1120与外延层1104形成肖特基接触。如前述具体实施方式
中的一样，结构1100中的积累型晶体管不包括其中形成有传导沟道(conduction channel)的本体区或阻断讲(在此实例中为P型)。替代地，当积累层沿沟槽侧壁形成在外延层1104中时，形成了导电沟道。结构1100中的FET的正常打开(导通)或关闭(截止)取决于沟道区的掺杂浓度和栅极1110的掺杂类型。当沟道区完全耗尽且稍微反相时，其关闭。同样，由于没有形成反型沟道，因此沟道电阻消除了，从而提高了晶体管的功率处理能力及其效率。另外，由于不是pn本体二极管，因此由pn 二极管在同步整流电路中引起的损耗被消除了。在图8的具体实施方式
中，结构1100中的FET是垂直的沟-栅积累M0SFET，其中，顶侧导体层1120形成源极导体并且底侧导体层(未示出)形成漏极导体。在另一具体实施方式
中，基板1102可以是P型以形成积累IGBT。图9A至图9H、图91-1以及图9J-1示出了根据本发明具体实施方式
的不同工艺步骤的横截面视图，该工艺步骤用于形成图8中集成的FET/肖特基二极管结构1100。在图9A中，η型外延层1204在η型基板1202上使用传统技术形成。可替换地，可以使用包括外延层1204的初始晶片。在图9Β中，使用传统技术，掩模(未示出)用于限定和蚀刻硅以形成沟槽。在形成沟槽的过程中，可以使用传统的干蚀刻或湿蚀刻。沟槽1206伸入外延层1204且终止于此。在图9C中，在结构上生长或沉积电介质层1208(例如包含氧化物)，以使沟槽1206的侧壁和底部衬有电介质层1208。在图9D中，使用传统技术沉积多晶硅层1209以填充沟槽1206。多晶硅层1209可以原位掺杂以获得期望的栅极掺杂型和浓度。在图9E中，使用传统技术深蚀刻多晶硅层1209并且在沟槽1206内凹入以形成凹入式栅极1210。在图9F中，电介质层1211 (例如包含氧化物)在结构上形成并且随后使用传统技术平坦化。在图9G中，在平坦化的电介质层1211(至少在有源区)上实施毯式蚀刻，以暴露外延层1204的表面区，同时电介质层1211的部分1212在栅极1210上保留下来。在图9H中，外延层1204被深蚀刻，足够地露出电介质材料1212的侧壁以容纳随后形成的源极间隔体1214。在图91-1中，沉积了导电层(例如多晶硅)且随后使其被深蚀刻以邻接电介质材料1212的露出侧壁形成高掺杂源极间隔体1214。在多晶硅用于形成源极间隔体1214的情况下，多晶硅可以原位掺杂以获得高掺杂源极间隔体。在图9J-1中，顶侧导体层1220用传统技术形成。导体层1220包括肖特基势垒金属。在一种具体实施方式
中，导体层1220包括钛。如图所示，源极间隔体1214形成接触开口 1218，通过该开口，顶侧导体层1220接触外延层1204。导体层1220也接触源极间隔体1214。由于源极间隔体1214是高掺杂的且外延层1204是低掺杂的，因此顶侧导体层1220与源极间隔体1214形成欧姆接触且与外延层1204形成肖特基接触。图91-2和图9J-2是横截面视图，示出了图91_1和图9J-1所示步骤的替代工艺步骤，其产生了图8中结构的变型。与图91-1的步骤相反(其中多晶硅蚀刻在外延层1204的表面露出时被停止)，在图91-2所示的步骤中，多晶硅蚀刻连续以凹入源极间隔体之间的露出的外延层区。如可以看到的，由于该额外的蚀刻，图91-2中的源极间隔体1215小于图91-1中的源极间隔体1214。在图9J-2中，顶侧导体层1221在结构之上用传统技术形成。顶侧导体层1221与源极间隔体1215形成欧姆接触，并且与外延层1204在区1219中形成肖特基接触。可以看出，肖特基接触和源极间隔体关于沟槽1406是自对准的。另外，肖特基接触产生较低的导通电阻Rdson，从而是较低的导通状态损失，并且还改善了晶体管的反向恢复特性。并且，在无需紧凑单元间距的情况下获得了良好的阻断能力。而且，如结合图7曲线图所描述的一样，图91-2、图9J-具体实施方式
的凹入肖特基接触的进一步优点是阻断状态(阻塞状态，blocking state)的晶体管泄漏减小了。而且，多晶硅源极间隔体占用 的面积小于传统扩散源极区。该优点产生了更大的肖特基接触面积。图10示出了图8具体实施方式
的变型的横截面视图，其中屏蔽电极1324在栅极1310之下形成。屏蔽电极1324有助于将米勒电容减小至可以忽略的量，从而剧烈地减小晶体管的开关损耗。可以使屏蔽电极1324电偏压于与源极间隔体相同的电位，或电偏压于地电位、或者电偏压于按设计和性能要求所规定的其它电位。如果需要的话，偏压于相同或不同电位的一个以上屏蔽电极可以在各栅极1310之下形成。用于形成这样的屏蔽电极的一种或多种方法披露在上面所引用的普通转让申请第11/026，276号中。使用凹入肖特基接触中的以及使用屏蔽电极中的优点可以通过在单个结构组合它们来实现，如图11和图12的两实例所示的那样。图11示出了在带有多晶硅源极间隔体1415的积累型FET中使用凹入肖特基接触和屏蔽电极。图12示出了在带有源极区1517的积累型FET中使用凹入肖特基和屏蔽电极，其中，该源极区是使用传统的扩散方法形成的。图13示出了图1具体实施方式
的变型，其中，改变肖特基区使其合并P型区1623。P型区1623可通过在形成顶侧导体层1620之前在肖特基区中注入P型掺杂物来形成。这样，熟知的合并P-i-N肖特基(Merged P_i_N Schottky) (MPS)结构在相邻沟槽之间的区域中形成了。事实上，阻挡结引入到积累晶体管(accumulation transistor)中。如本领域所公知的，MPS结构在阻断状态时减小晶体管的泄漏。图14示出了使用图I中的结构的模拟结果。使用了 MEDICI器件模拟器。图14包括左图(其中绘出了漏极电流对漏极电压的曲线)和右图(其中绘出了栅极电压对栅极电荷的曲线)。如左图所示，获得了 1父10_11/^111的低泄漏电流和高于35￥的^^5，以及如右图所示，屏蔽电极有助于消除米勒电容。在图9A-9H、图91-1、图9J-1、图91_2、以及图9J-2所示的示例性工艺步骤中以及在图10和图11的示例性晶体管结构中，没有使用扩散处理或注入处理。虽然可以用传统的晶体硅材料来使用这些工艺步骤和结构，但是尤其适合于使用其它类型的材料，诸如碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)，在此，扩散、注入和掺杂剂活化处理是难以实现和控制的。在这样的具体实施方式
中，基板、基板上的外延层、源极区、以及晶体管的其它区可以由SiC、GaN和GaAs中的一种制成。而且，在传统的碳化硅基增强型FET中，反型沟道对导通电阻的贡献尤其大。相反地，对于图9J-1、图9J-2、图10以及图11中的积累晶体管的碳化娃具体实施方式
中的累积沟道(积累沟道,accumulated channel)的导通电阻的贡献基本很低。虽然主要利用积累型FET来描述上述具体实施方式
，但是在增强型FET中也可实现许多上述特征和优点。例如，图2A-2I和图3A-3E中的工艺步骤可以改变为在形成上外延层205之前在下外延层204中形成P型阱区。图9A-9H、图91-1、图9J-1和图9A-9H、图91-2以及9J-2中的工艺步骤也可改变为在形成源极间隔体1214和1215之前在外延层1204中形成P型阱区。为了获得与肖特基二极管集成在一起的增强型FET而改 变上述结构和工艺步骤具体实施方式
的许多其它方式在阅览本披露内容的情况下对于本领域技术人员而目是显而易见的。图15A-15H是根据本发明另一具体实施方式
的用于形成沟-栅FET的不同工艺步骤的简化横截面视图。在图15A中，低掺杂的P型本体区1704在η型区1702中用传统的注入和驱入(drive)技术形成。在一种具体实施方式
中，η型区1702包括高掺杂的基板区，低掺杂的η型外延层形成在该基板区上。在该具体实施方式
中，本体区1704在η型外延层中形成。在图15Β中，包括下电介质层1706、中电介质层1708、以及上电介质层1710的电介质堆叠(介电叠层,dielectric stack)形成在本体区1704上。中电介质层需要是不同于上电介质层的电介质材料。在一种具体实施方式
中，电介质堆叠包括氧化物-氮化物-氧化物。如将要看到的，中电介质层1708的厚度影响电介质帽1720(图15D)的厚度，该电介质帽1720在后来的工艺步骤中形成在栅极上，从而必须仔细选择中电介质层的厚度。下电介质层相对薄，以便使在去除下电介质层1702的后续工艺步骤中进行的电介质层1720厚度减少最小化。如图所示，电介质堆叠被图案化且被蚀刻，以限定开口 1712，后来栅极沟槽通过该开口而形成。在图15C中，实施传统的硅蚀刻以形成沟槽1703，该沟槽延伸通过本体区1704且终止于η型区1702。随后形成为沟槽侧壁和底部加衬的栅极电介质层1714，随后使用传统技术沉积多晶硅层1716。在图15D中，多晶硅层1716凹入沟槽中以形成栅极1718。电介质层在结构上形成且随后被深蚀刻，以使电介质帽1720在栅极1718正上方保留。氮化物层1708在电介质层的深蚀刻过程中用作蚀刻终止(etch stop)或蚀刻终止检测层。在图15E中，氮化物层1708使用传统技术选择性地被剥离以暴露电介质帽1720的侧壁。从而底部氧化物层1706保留在本体区1704的上方，且电介质帽1720也原封不动地保留在栅极1718之上。在图15F中,在器件的有源区中实施毪式源极注入(blanket source implant),以在本体区1704中、在沟槽1703的任一侧形成高掺杂的η型区1722。电介质间隔体1724(例如，包括氧化物)随后沿电介质帽1720的暴露侧壁用传统的技术形成。注入掺杂剂的活化和驱入(drive-in)可以在工艺步骤的此阶段或稍后阶段执行。在图15G中，实施硅蚀刻，以凹入η型区1722的暴露表面，使其如所示地完全通过η型区1722并进入本体区1704。在间隔体1724正下方保留的η型区1722的部分1726形成器件的源极区。重本体区1728随后在凹入区中形成。在一种具体实施方式
中，重本体区1728使用传统的技术通过填充带有P+型硅的被蚀刻硅而形成。从而，重本体区1728和源极区1726对于沟槽1703自对准。在图15H中，电介质帽1720和间隔体1724随后被部分地深蚀刻以暴露源极区1726的表面区。蚀刻之后，半球形电介质1703保留在栅极1718上。随后形成顶部导体层1732，以接触源极区1726和重本体区1728。半球形电介质1730用来使栅极1718与顶部导体层1732电绝缘。在一种具体实施方式
中，η型区1702是低掺杂的外延层，其中在该外延层之下延伸有高掺杂的η型基板(未示出)。在该具体实施方式
中，形成背侧导体层(未示出)以接触基板，背侧导体层形成器件的漏极端子。这样形成了带有自对准源极和重本体区的沟-栅FET。在可替换具体实施方式
中，厚电介质层(例如，包括氧化物)在形成栅极1718之前沿沟槽1703的底部形成。厚底电介质的厚度大于栅极电介质层1714，且用来减少栅极对漏极的电容，这样提高了器件的开关速度。在又一具体实施方式
中，屏蔽电极在栅极1718之下形成，类似于图4和图10-13所示的那些。
在图15Α-15Η所示的工艺步骤的又一变型中，在与图15F相对应的步骤之后，露出的硅表面没有凹入，且代替的是实施重本体注入和驱入工艺以形成重本体区，该重本体区延伸通过η型区1722并进入本体区1704。获得了类似于图15G的横截面视图，不同之处在于，由于驱入工艺中的侧部扩散的缘故，重本体区1728在电介质间隔体1724下方延伸。电介质间隔体1724需要足够宽，以确保η型区1722不会在重本体区的侧部扩散过程中被完全消耗掉。这可以通过选择较厚的中电介质层1708来实现。使用电介质堆叠来获得如图15Α-15Η所示的自对准源极和重本体区的技术可以在类似地此处所披露的多个工艺具体实施方式
中实施。例如，在图3Α-3Ε所示的工艺具体实施方式
中，对应于图3Α-3Β的工艺步骤可以用图15Β-15Ε所示的工艺步骤来代替，以便获得如下所述的自对准源极和肖特基接触。在图3Α中用于形成沟槽306的掩模用三个电介质层的电介质堆叠代替，对其进行图案化及蚀刻以形成开口，通过该开口而形成沟槽(类似于图15Β和图15C所示的)。其后，在图3Β中，当在ONO复合层中的开口被填充以电介质帽时(类似于图MD中的电介质帽1720)，去除ONO复合层的顶层氧化物和中间的氮化物层，以露出电介质帽的侧壁(类似于图15Ε所示的)。图3C-3E所示的其余处理步骤保持不变。不再需要为暴露电介质312的侧壁而在图3Β中实施的η+外延层305的凹入，并且可以使用更薄的外延层305。通过用图15Β-15Ε所示的工艺步骤代替与图9Β_9相对应的工艺步骤，电介质堆叠技术也可以以类似于上述的方式在图9A-9J所示的工艺具体实施方式
中实施。图16示出了根据本发明另一具体实施方式
的具有非平坦顶面(在顶部金属形成之前)的P沟道沟-栅FET的简化等比例视图。本发明不局限于P沟道FET。本领域技术人员通过阅览本公开内容将会明白如何在η沟道FET或其它类型的功率晶体管中实施本发明。在图16中,顶部金属层1832被剥去以暴露覆层区域(底层区域,underlying region)。类似地，为了说明的目的，从右侧的两个栅极1818的上方部分地去除电介质帽1820。如图所示，低掺杂的η型本体区1804在低掺杂的P型区1802上方延伸。在一种具体实施方式
中，P型区1802是形成于高掺杂P型基板(未示出)上方的外延层，且本体区1804通过本领域已知的注入和驱入适当掺杂剂在外延层1802中形成。栅极沟槽1806延伸穿过本体区1804且终止于P型区1802。每一栅极沟槽1806衬有栅极电介质1805,并且随后被填充有多晶娃,其相对于相邻娃台面区(mesa region)的顶面是凹入的。电介质帽1820在各栅极1818上方垂直地延伸。高掺杂的P型源极区1826在本体区1804中相邻的沟槽之间形成。如图所示，电介质帽1820的顶面处于高于源极区1826的顶面的平面上，这导致了非平坦顶面。在一种具体实施方式
中，此非平坦性(平面性，planarity)通过凹入电介质帽1820之间的硅台面而获得。重本体区1828沿带状本体区1804在相邻沟槽之间断续地形成。顶侧金属层1832在结构上方形成，以同时与源极区1826和重本体区1828电接触。该FET结构的优点是,通过沿源极带(source stripe)断续地形成重本体区而减少了单元间距，从而获得了高密度的FET。将利用图17A、图17B-1和图17B-2来描述形成图16的FET的两种方法。这些图没有示出重本体区，因为这些图对应于沿图16的等比例视图的前面的横截面视图。在图17A中，η型本体区1904使用传统的注入和驱入技术在P型外延层1902中形成。沟槽1906、为沟槽1906加衬的栅极绝缘体1907、以及凹入的多晶硅栅极1918用已知的技术形成。电介质层在结构上方形成，随后被平坦化，并且最终被均匀地深蚀刻直到露出硅表面。位于每一栅极正上方的空间则被填充有电介质帽1920。在一种具体实施方式
中，相邻电介质区1920之间的露出硅台面表面凹入至介于电介质区1920的顶面和底面之间的深度，接着进行源 极注入以形成P型源极区。在可替换具体实施方式
中，在凹入硅之前实施源极的形成。重本体区(未示出)可以在形成源极区之前或之后形成。图17Β-1示出了一种变型,其中实施了娃凹入(娃凹陷，silicon recess),以便电介质区1920的上侧壁变得暴露(即，源极区1926具有平坦的顶面)。图17B-2示出了另一变型，其中实施了硅凹入，以便相邻沟槽之间的源极区的顶面为弓形(碗形，bowl-shaped)从而电介质区1920的侧壁不暴露。在一种具体实施方式
中，这可以通过实施各向异性娃蚀刻来实现。图17B-2变型的优点在于提供了较大的源极表面区来与顶部导体层1935接触，从而减小了源极接触电阻。并且，通过沿源极带断续地形成重本体区而获得了更紧凑的单元间距，由此获得了高密度的FET。图18是简化横截面，其示出了用于获得带有自对准重本体区和源极区的高度紧凑的沟-栅FET的技术。在图18中，其中带有栅极2012的栅极沟槽延伸穿过P-阱区2004并终止于η型漂移区2000。在一种具体实施方式
中，η型漂移区2000是形成于高掺杂η型基板(未示出)上方的外延层。每一栅极沟槽包括栅极2012上的电介质帽2014。如图所示，两沟槽之间的台面区是凹入的，使得硅凹入具有倾斜的外壁，该外壁从电介质帽2014的顶部附近延伸到台面槽的底部。如垂直于台面槽底表面延伸的实线箭头2019所指示的，高掺杂P型重本体区2016通过以O度角实施掺杂剂(例如，BF2)的毪式注入(blanket implant)而形成。在设定O度角的重本体注入的情况下，各沟槽侧壁的相对的斜面及台面槽的与其非常接近的外壁以及精心选择的注入掺杂剂类型和注入变量(诸如注入能量)，保证了被注入掺杂剂不会到达沿沟槽侧壁在阱区2004中延伸的沟道区。如两个成角的虚线箭头2018所指示的，实施η型掺杂剂的两路成角的毯式注入，以沿各台面槽的倾斜侧壁形成源极区2020。如图所示，沟槽的上拐角阻碍了源极注入进入重本体区的中心部分。可以看出，在重本体区注入或双流倾斜源极注入过程中都没有使用掩模。事实上，台面槽形成了能够形成自对准重本体区和源极区的自然掩模。
自对准重本体区和源极区使单元间距显著地减小了，结果产生了高密度的单元结构，其继而有助于减小晶体管的导通电阻。而且，自对准重本体区有助于改善未钳位感应开关(unclamped inductive switching,UIL)的耐久性(ruggedness)。并且，以自对准方式形成源极区和重本体区减少了掩模数量，从而降低了制造成本，同时简化了工艺步骤并提高制造产率。另外，源极区和重本体区的具体轮廓(profile)的好处在于(i)台面槽的倾斜外壁提供了大的源极表面区，其有助于减小源极接触电阻，以及(ii)重本体区交叠在源极区之下，其有助于提高晶体管的UIL耐久性。而且，可以看出，图18所示的技术适合于许多厚底电介质工艺，且其自身很好地适用于LOCOS (硅的局部氧化)工艺。图18A-18I、图 19A-19H、图 20A-20G、图 21A-21H、以及图 22A-22F 示出了各种工艺步骤，其中，图18所示的技术用于形成具有自对准特性的各种FET。具有图18中所描述的和所实施的技术的许多其它工艺步骤或在此所披露的那些的变型对于本领域技术人员来说在阅览本公开内容的情况下是可以预见的。图18A-18I示出了根据本发明另一具体实施方式
的用于形成具有自对准源极和重本体区的沟-栅FET的不同工艺步骤的横截面视图。在图18A中，传统的硅蚀刻和LOCOS 工艺用于在终止区(termination region)形成绝缘-填充沟槽2001。焊盘氧化物层(未示出)和氮化物层(未示出)首先在η型硅区2000上形成。随后使用第一掩模在端子区限定硅区2000的待去除硅的部分。氮化物层、焊盘氧化物以及下面的硅区通过第一掩模而去除，以在端子区形成沟槽2001。随后实施局部氧化，以用绝缘材料2002填充沟槽2001。虽然未示出，但起始材料可以包括其上形成(例如，外延地形成)有η型区2000的高掺杂η型基板。在图18Β中，实施毯式阱注入和驱入，以便在硅区2000上形成P型阱区2004。可替换地，所注入的杂质可以在工艺的后面阶段驱入。在图18C中，实施第二掩模步骤，以限定和蚀刻沟槽2006，该沟槽延伸穿过阱区2004并终止于硅区2000内。沟槽2006的底部填充有绝缘材料，例如通过沉积高密度等离子体(HDP)氧化物，并且随后蚀刻所沉积的HDP氧化物，以形成厚底氧化物2008。在图18D中，栅极绝缘层2010沿包括沟槽侧壁的所有表面区形成。随后沉积多晶硅并进行掺杂(例如，原位掺杂)。使用第三掩模来限定和蚀刻多晶硅，以在有源区中形成凹入式栅极2012Α、并形成终止沟槽栅极(termination trench gate) 2012B和表面栅极2012C。在图18E中，电介质层在结构上形成。接着使用第四掩模来限定有源区的部分和在终止区的开口 2015，在此处，电介质层将会被深蚀刻。通过掩模开口蚀刻电介质层，直到触及硅。从而，在有源区，位于各栅极2012A正上方的空间保留为被填充有电介质材料2014A，同时开口 2015在终止区形成。如可以看到的，有源区中阱区2004B以及终止区的阱区2004A的表面被暴露。在图18F中，实施硅蚀刻步骤以使有源区和终止区中所暴露的硅表面区凹入。基本弓形的硅表面在有源区的相邻沟槽之间的阱区2004B中以及在终止区的阱区2004A中形成。接着，实施O度重本体注入(例如，BF2)，以在有源区的阱区2004B中形成P型重本体区2016B，以及在终止区的阱区2004A中形成重本体区2016A。源极区2020如箭头2018所示随后利用两路成角源极注入而形成。在双流倾斜注入(两路成角注入，two-pass angledimplant)中，η型杂质以如下角度注入，S卩，沟槽的上拐角阻止重本体区的中心部分2016B接收注入。源极区2020因而接近沟槽地立即形成，同时重本体区的中心部分2016B如图所示原封不动地保留着。由于开口 2015(图18E)的纵横比和两路源极注入的角度的缘故，终止阱区2004A没有接收到源极注入。在图18G中，实施注入活化步骤以将注入的掺杂剂驱入。随后使用第五掩模来限定和蚀刻绝缘层2014C，以形成栅极接触开口 2019。在图18H中，导体层(例如，包括金属)随后在结构上形成。使用第六掩模来限定和蚀刻导体层，以便使源极导体2021A与栅极导体2021B绝缘。在图181中，沉积钝化层。随后使用第七掩模来蚀刻部分钝化层，从而限定将形成引线接合触点的源极区和栅极区。在不需要钝化层的具体实施方式
中，可省略相应的掩模和工艺步骤。可以看出，在形成重本体区2016B和源极区2020的过程中没有使用掩模。同样，重本体区和源极区都与沟槽边缘是自对准的。而且，重本体区2016B叠置在源极区2020之下，但没有延伸到沟道区中。从而获得了紧凑的单元间距以及异常弹回(快反向，snapback)和UIL耐久性。小的单元间距有助于获得较低的Rdson。同样，由于源极区2020沿阱区2004B的外弯曲表面形成，因此获得了较大的源极接触面积，从而获得了较低的源极接触电阻。另 夕卜，简单工艺步骤使用了数量减少的掩模步骤，适于许多厚底氧化物(TBO)处理模块，并且其自身很好地适用于形成TBO的LOCOS方法。图18A-18I的横截面仅示出了示例性工艺步骤和示例性终止结构。该工艺步骤可以以各种方式优化以便进一步减少掩模数量并且实现不同的终止结构，其包括下面所描述的图19A-19H、图20A-20G、图21A-21H、以及图22A-22F中的工艺步骤所图解说明的那些。图19A-19H是工艺步骤的横截面视图，其中，形成有沟槽的多晶硅来代替表面多晶硅，与图18A-18I的工艺步骤相比，该有沟槽的多晶硅使掩模的数量减少了一个。与图19A-19C对应的工艺步骤类似于图18A-18C所对应的那些，因而将不作解释。在图19D中，形成栅极绝缘体2110并且随后沉积多晶硅并进行掺杂。对沉积的多晶硅进行毯式蚀刻，以使在沟槽中保留了凹入式栅极2112。这里，前述具体实施方式
的图18D中的栅极掩模被省略了。在图19E中，实施类似于图18E中的工艺步骤顺序的工艺步骤，以使位于各栅极2112正上方的空间被填充电介质材料2114A，同时开口 2115在电介质层中在终止P-阱2014A上形成。在图19F中，实施类似图18F中工艺步骤顺序的工艺步骤，以形成自对准重本体区2116A和2116B和自对准源极区2120。在图19G中，使用栅极接触掩模(第四掩模)而在电介质层中在远离的左栅极沟槽上限定和蚀刻栅极接触开口 2113，接着进行注入掺杂剂的活化。栅极接触开口 2113提供通向有沟槽的多晶硅栅极的电通道(electrical)，所述有沟槽的多晶硅栅极沿图19G中未示出的第三维度互连。在可替换具体实施方式
中，允许终止P-阱2104A漂移，由此省去了对终止源极导体2121A的需要。在图19H中，沉积导体层(例如，包括金属)，接着是掩模步骤(第五)，以限定源极导体部分2121A并使源极导体部分2121A与栅极导体部分2121B绝缘。可以看出，在图19A-19H所示的工艺中仅使用了五个掩模。直接位于栅极导体层和源极导体层下方的薄层是可选的势垒金属。图20A-20G是另一工艺步骤的横截面视图，该工艺步骤与图18A-18I所示的工艺相比使用的掩模较少。图20A-20D所对应的工艺步骤类似于图18A-18D所对应的工艺步骤，因此将不作解释。图20E所对应的工艺步骤类似于图18E所对应的工艺步骤，所不同的是，使用第四掩模在终止电介质层中在表面多晶硅2212C上形成额外的开口 2217。图20F所对应的工艺步骤类似于图18F所对应的工艺步骤。然而，由于表面多晶硅2212C上的开口2217 (在图20E中)的缘故，用于凹入暴露的台面的硅蚀刻也蚀刻了表面多晶硅2212C的已暴露部分，从而产生开口 2218。表面多晶硅的侧壁则通过接触开口 2218而变得暴露。根据有源区中台面槽的深度和表面多晶硅2212C的厚度，台面槽蚀刻可以完全蚀刻并穿过表面多晶硅2212C或沿开口 2218的底部留下多晶硅的薄层。在一种具体实施方式
中，形成开口 2218，以致它的纵横比使两个成角的源极注入2218到达表面多晶硅部分2213A和2213B的侧壁。这有利地使后来形成的栅极导体层2221B(图20G)与表面多晶硅部分2213A和2213B之间的接触电阻最小化。除了图20G的工艺步骤包括对注入区的活化以外，图20G所对应的工艺步骤类似于图18H所对应的工艺步骤。同样，不像图18H(其中栅极导体2021B接触多晶硅2012C的顶面)，图20G中的栅极导体2221B通过开口 2218接触表面多晶硅的侧壁。如果在图20F中的硅凹入步骤之后表面多晶硅2212C没有完全蚀穿(B卩，它的一部分沿开口 2218的底部保留着)，那么栅极导体2021B将同样接触开口 2218中留下的多晶硅的表面区。 在图20G中，直接位于源极导体层和栅极导体层之下的薄层是可选的势垒金属。该具体实施方式
的优点在于，类似于图19A-19H的具体实施方式
，在形成顶侧导体的整个步骤中仅使用五个掩模，而且还通过省掉包围周边栅极导体层2121B(图19H)的源极导体层2121A(图19H)而保存了表面区。图21A-21H是不同工艺步骤的横截面视图，该工艺步骤用于形成类似于图18A-18I所示的工艺得到的沟-栅FET的沟-栅FET，不同之处在于，肖特基二极管与FET集成。图21A所对应的工艺步骤类似于图18A所对应的工艺步骤，因而将不再解释。在图21B中，使用p-讲屏蔽掩模(blocking mask)(第二掩模)来注入和驱入p型杂质，以在η型硅区2300中形成阱区2304。可替换地，所注入的杂质可在工艺步骤的稍后阶段被驱入推阱。P-阱屏蔽掩模阻止P型杂质被注入到硅区2300的(如所示)形成肖特基区的部分2303 中。在图21C和图21D中，实施类似于图18C和图18D的一批工艺步骤，因此将不再描述。在图21Ε中，实施与图18Ε相类似的工艺步骤，但是还实施接触掩模(第五)和电介质平坦化步骤，以使绝缘层的部分2314D保留在肖特基区2303上，以防止该区域在稍后的源极和重本体注入步骤(图21F)过程中接收掺杂剂。图21F所对应的工艺步骤类似于图18F所对应的工艺步骤，因此将不再描述。在图21G中，实施注入活化步骤以驱入被注入的掺杂剂。随后使用第六掩模，以在肖特基区2303上限定和蚀刻绝缘区2314D并且在表面栅极2312C上形成栅极接触开口2319。图21Η所对应的工艺步骤与图18Η所对应的相同，不同之处在于，在与源极和重本体区相接触之外，源极导体2321Α还与肖特基区2303相接触，以与硅区2300形成肖特基接触，该硅区例如使用硅化钛作为势垒金属。这样就形成了具有集成肖特基二极管的沟-栅FET。虽然图21Α-21Η示出了如何利用图18Α-18Ι所示的工艺步骤集成肖特基二极管，但是可以类似地改变图19Α-19Η、图20A-20G、图21Α-21Η、图22A-22F、图23Α-23Ι、以及图24A-24I各自所示的工艺步骤以集成肖特基二极管。图22A-22F是根据具体实施方式
的用于形成沟_栅FET的另一工艺步骤的横截面视图，其中，在顶侧源极和栅极导体的整个形成过程中的掩模数量减少至四个。在图22A中，焊盘氧化物层(未示出)形成于η型硅区2400上。P型传导性的掺杂剂被注入并驱入(推阱)，以在η型硅区2400中形成P-阱区2404。可替换地，所注入的杂质可以在工艺步骤的稍后阶段被驱入。使用第一掩模以在有源区限定 和蚀刻沟槽2406并且在终止区限定和蚀刻宽沟槽2401。随后，使用LOCOS厚底氧化物(TBO)工艺沿有源沟槽2406和宽终止沟槽(termination trench) 2401两者的底部以及相邻沟槽之间娃台面(silicon mesa)的顶面上形成绝缘材料2402的层。图22C所对应的工艺步骤类似于图20D所对应的工艺步骤，然而，在图22C中，代替图20D中形成平坦的表面多晶硅2212C的是，多晶硅2412C在终止p-阱2204A上延伸并且下降到宽沟槽2401中。图22D、图22E和图22F各自所对应的工艺步骤分别类似于图20E、图20F、和图20G各自所对应的工艺步骤，因而将不再描述。如在图22F中可以看到的，栅极导体2421B与终止区宽沟槽内的栅极2412D的侧壁接触。如在图20A-20G具体实施方式
中的一样，如果在图22E的硅凹入步骤之后，终止多晶硅2412C没有完全蚀穿(S卩，它的一部分沿多晶硅2412C的开口 2218的底部保留)，那么栅极导体2021B也将接触开口 2218中的残留多晶硅的顶面区。总共使用了四个掩模，其与钝化焊盘掩模一起(例如，像在图181所对应的工艺步骤中所确定的一样)合计5个掩模。图23A-231是根据本发明又一具体实施方式
的用于形成具有自对准特征的沟_栅FET的不同工艺步骤的横截面视图。图23A-23D所对应的工艺步骤类似于图18A-18D所对应的那些，因此将不再描述。在图23E中，电介质层在结构上形成。随后，使用第四掩模来覆盖终止区，这是因为在有源区中实施电介质的平坦化蚀刻以使电介质帽2514A保留在各沟槽栅极2512A上。在图23F中，实施台面槽蚀刻，以使P型阱区2504B凹入电介质帽2514A的顶面之下，从而电介质帽2514A的上侧壁变得暴露。随后实施掺杂剂(例如砷)的毯式注入，以在相邻沟槽之间的阱区2504B中形成η+区2517。随后，使用传统技术在η+区2517上沿电介质帽2514Α的露出侧壁形成氮化物间隔体2518。在图23G中，使相邻间隔体2518之间所暴露的硅台面凹入到阱区2504Β内的深度。硅凹入去除了 η+区2517的中间部分(图23F)，留下了 η+区2517的在完整的间隔体2518正下方延伸的外部2520。部分2520形成晶体管的源极区。随后，注入P型杂质掺杂剂，以形成重本体区2516。在图23Η中，使用传统技术去除氮化物间隔体2518。随后，在终止区使用第五掩模，以在电介质区2514Β中产生开口 2515和2519。在图231中，源极导体和栅极导体以类似于图181中的方式形成。这样总计使用了六个掩模。该工艺步骤尤其适合于形成具有宽间距本体的沟栅FET。而且，该工艺步骤有利地产生对于沟槽来说是自对准的源极区和重本体区的形成。图24Α-24Ι是根据本发明又一具体实施方式
的用于形成沟-栅FET的不同工艺步骤的横截面视图。图24A-24D所对应的工艺步骤类似于图19A-19D所对应的那些，因此将不再描述。在图24Ε中，电介质层形成在结构上。随后，使用第三掩模来覆盖终止区，这是因为在有源区中实施电介质平坦化蚀刻，以便在各沟槽栅极2612上形成电介质帽2614Α。图24F和图24G所对应的工艺步骤分别类似于图23F和图23G所对应的那些，因此将不再描述。在图24H中，使用传统技术来去除氮化物间隔体2618。随后在终止区中使用第四掩模，以在电介质区2614B(图24G)中产生开口 2615。在图241中，金属层在结构上形成，并且使用第五掩模来限定源极导体2621A和栅极导体2621B。如图所示，源极导体2621A沿其顶面和侧壁与重本体区2616和源极区2620相接触。终止阱区2604B电漂移。可替换地，阱区2604B可通过沿进入纸面的方向所进行的电接触而偏压。与图23A-23I所表示的具体实施方式
类似，本具体实施方式
适合于形成具有宽间距本体的沟栅FET，并且本具体实施方式
具有相对于沟槽是自对准的源极和重本体区。然而，有利地，本具体实施方式
需要比图23A-23I具体实施方式
所需要的掩模少一个的掩模。虽然由图18A-18I、图 19A-19H、图 20A-20G、图 21A-21H、图 22A-22F、图 23A-23I、以及图24A-24I所表示的各工艺步骤是以单个栅极沟槽结构为背景示出的，但对于本领域 技术人员而言在阅读本公开内容的情况下，对这些工艺步骤进行修改以包括栅极之下的屏蔽电极(类似于图10中的屏蔽栅极1324)将是显而易见的。本发明的各种结构和方法可以与上面所参照的普通转让申请第11/026,276号中所披露的一种或多种大量电荷扩散技术结合，以获得更低的导通电阻、更高的阻断能力和更高的效率。不同具体实施方式
的横截面视图可以不按规定比例，并且同样地并不意味着在相应结构布图设计中限制可能的变型。并且，各种晶体管可以在开放单元结构(例如，带)中或封闭单元结构(例如，六边形或方形单元)中形成。虽然以上示出和描述了大量的具体具体实施方式
，但本发明的具体实施方式
不限于此。例如，应当理解，在不背离本发明的情况下，已示出和描述的结构的掺杂极性可以反向，和/或各要素(element)的掺杂浓度可以改变。作为另一实例，上述的各种示例性的积累型和增强型垂直晶体管(纵向晶体管)具有终止于漂移区(在基板上延伸的低掺杂的外延层)的沟槽，但是它们也可以终止于高掺杂的基板。同样，在不背离本发明的范围的情况下，本发明的一个或多个具体实施方式
的特征可以与本发明其它具体实施方式
的一个或多个特征组合。由于这样和那样的原因，因此，以上描述不应该理解为限制本发明的范围，本发明的范围由所附权利要求所限定。
权利要求
1.一种结构，包括单片集成沟槽FET和肖特基二极管，所述结构进一步包括 外延层，布置在基板上； 栅极沟槽，延伸到所述外延层内并终止于此，所述栅极沟槽具有布置在其内的凹入式栅极以及布置在所述凹入式栅极上的电介质材料； 源极区，位于所述栅极沟槽的侧面； 接触开口，延伸到所述外延层中；以及 导体层，布置在所述接触开口中并且电接触所述源极区和所述外延层，所述导体层与所述外延层形成肖特基接触。
2.根据权利要求I所述的结构，其中，所述外延层和所述源极区包括碳化硅、氮化镓和砷化镓中的至少一种。
3.根据权利要求I所述的结构，其中，所述源极区的顶表面位于所述介电材料的顶表面之下。
4.根据权利要求I所述的结构，其中，所述接触开口延伸到所述外延层内的深度大于所述栅极沟槽的深度的一半。
5.根据权利要求I所述的结构，进一步包括位于所述源极区和所述导体层之间的电介质间隔体。
6.根据权利要求I所述的结构，其中，所述导体层沿所述源极区的顶面和侧壁电接触所述源极区。
7.根据权利要求I所述的结构，进一步包括 栅极电介质，为所述栅极沟槽的侧壁加衬；以及 厚底电介质，布置在所述栅极沟槽的底部上并且布置在所述凹入式栅极之下，所述厚底电介质的厚度大于所述栅极电介质的厚度。
8.根据权利要求I所述的结构，进一步包括 布置在所述凹入式栅极下面的屏蔽电极，所述凹入式栅极和所述屏蔽电极之间具有内电极电介质层；以及 屏蔽电介质，使所述屏蔽电极与所述外延层绝缘。
9.一种形成单片集成沟槽FET和肖特基二极管的方法，包括 形成栅极沟槽，所述栅极沟槽延伸穿过上半导体区并以一深度终止于下半导体区中，所述下半导体区具有的掺杂浓度低于所述上半导体区； 在所述栅极沟槽中形成凹入式栅极； 在所述凹入式栅极上布置电介质材料； 使所述上半导体区凹入以暴露所述凹入式栅极上的所述电介质材料的上侧壁； 沿所述电介质材料的所述暴露的上侧壁形成电介质间隔体，以使开口形成； 通过所述开口使所述上半导体区和下半导体区凹入，使得保留所述上半导体区的位于所述电介质间隔体正下方的部分； 在所述上半导体区的所述部分中形成源极区；以及 形成导体层，所述导体层接触所述源极区和所述下半导体区，所述导体层与所述下半导体区形成肖特基接触。
10.根据权利要求9所述的方法，其中，所述肖特基接触在大于所述栅极沟槽的所述深度的一半的深度处形成。
11.根据权利要求9所述的方法，其中，所述上半导体区和下半导体区包括硅、碳化硅、氮化镓、以及砷化镓中的至少一种。
12.根据权利要求9所述的方法，其中，所述下半导体区和上半导体区在基板上外延地形成，所述基板以及所述上半导体区和下半导体区是相同传导型的，所述下半导体区具有的掺杂浓度低于所述基板。
13.根据权利要求9所述的方法，进一步包括在形成所述导体层之前去除所述电介质间隔体，以使所述导体层接触所述源极区的顶面。
14.根据权利要求9所述的方法，进一步包括 在形成所述凹入式栅极之前，沿所述栅极沟槽的底部形成厚底电介质；以及在形成所述凹入式栅极之前，形成为所述栅极沟槽的侧壁加衬的栅极电介质，所述厚底电介质具有的厚度大于所述栅极电介质的厚度。
15.根据权利要求9所述的方法，进一步包括 在形成所述凹入式栅极之前，在所述栅极沟槽的底部中形成屏蔽电极；以及 在形成所述凹入式栅极之前，在所述屏蔽电极上形成电介质层。
16.一种结构，包括单片集成沟槽FET和肖特基二极管，所述结构进一步包括 栅极沟槽，延伸到第一传导型的半导体区内，所述栅极沟槽内具有凹入式栅极，在所述凹入式栅极上设置有电介质材料； 第一传导型源极区，布置于所述栅极沟槽的侧面上，所述源极区具有上表面，所述上表面相对于布置在所述凹入式栅极上的所述电介质材料的上表面是凹入的； 第二传导型本体区，沿所述栅极沟槽的侧壁在所述源极区与所述半导体区之间延伸； 接触开口，延伸到所述半导体区内；以及 导体层，布置在所述接触开口中，并且电接触所述源极区、所述本体区以及所述半导体区，所述导体层与所述半导体区的至少一部分形成肖特基接触。
17.根据权利要求16所述的结构，其中，所述接触开口延伸至所述本体区的底面以下的深度。
18.根据权利要求16所述的结构，进一步包括在所述源极区与所述导体层之间的电介质间隔体。
19.根据权利要求16所述的结构，其中，所述导体层沿所述源极区的顶面和侧壁电接触所述源极区。
20.根据权利要求19所述的结构，其中，进一步包括 栅极电介质，为所述栅极沟槽的侧壁加衬；以及 厚底电介质，布置在所述凹入式栅极下面的所述栅极沟槽的底部，所述厚底电介质厚于所述栅极电介质。
21.根据权利要求19所述的结构，其中，进一步包括 布置在所述凹入式栅极下面的屏蔽电极，所述凹入式栅极和所述屏蔽电极之间具有内电极电介质层；以及 屏蔽电介质，使所述屏蔽电极与所述半导体区绝缘。
22.—种结构,包括栅极沟槽，延伸到半导体区内，所述栅极沟槽具有布置其内的栅极，在所述栅极上具有电介质材料； 半导体源极间隔体，布置于所述栅极沟槽的侧面上，以使位于所述栅极沟槽之间的半导体源极间隔体形成接触开口的至少一部分；以及 导体层，布置在所述接触开口中，并且接触所述半导体源极间隔体和所述半导体区，所述导体层与所述半导体区形成肖特基接触。
23.根据权利要求22所述的结构，其中，所述接触开口延伸到所述半导体区内，以使所述肖特基接触在所述半导体源极间隔体之下形成。
24.根据权利要求22所述的结构，进一步包括 通过所述接触开口与所述导体层接触的区域，所述区域具有与所述半导体区的传导型相反的传导型。
25.根据权利要求22所述的结构，其中，所述半导体区包括硅、碳化硅、氮化镓、以及砷化镓中的至少一种。
26.根据权利要求22所述的结构，其中，所述半导体源极间隔体包括多晶硅和多晶碳化硅中的至少一种。
27.根据权利要求22所述的结构，其中，所述栅极沟槽与积累场效应晶体管相关，并且所述半导体区是在所述半导体源极间隔体和基板之间延伸的外延层，所述外延层、所述半导体源极间隔体以及所述基板是相同传导型的，所述外延层具有的掺杂浓度低于所述基板。
28.根据权利要求22所述的结构，进一步包括 厚底电介质，布置在所述栅极沟槽的底部中的栅极之下； 栅极电介质，为所述栅极沟槽的侧壁加衬，所述厚底电介质具有的厚度大于所述栅极电介质的厚度。
29.根据权利要求22所述的结构，其中，所述栅极是凹入式栅极，所述结构进一步包括 布置在所述栅极沟槽的底部中的所述凹入式栅极之下的屏蔽电极，所述屏蔽电极通过介电质层与所述凹入式栅极绝缘并且通过屏蔽电介质层而与所述半导体区绝缘。
30.一种形成单片集成沟槽FET和肖特基二极管的方法，所述方法包括 形成延伸到半导体区内的栅极沟槽，所述栅极沟槽具有设置其内的栅极，在所述栅极上设置有电介质材料； 使所述半导体区凹入以暴露所述栅极上的所述电介质材料的侧壁； 沿所述电介质材料的所述暴露的侧壁形成半导体源极间隔体，以形成接触开口 ；以及 形成顶侧导体层，所述顶侧导体层通过所述接触开口接触所述半导体区并且接触所述半导体源极间隔体，所述顶侧导体层与所述半导体区形成肖特基接触。
31.根据权利要求30所述的方法，其中，形成所述半导体源极间隔体包括 在所述栅极沟槽和所述半导体区上形成多晶硅层；以及实施间隔体蚀刻，以形成位于所述栅极沟槽侧面的多晶硅间隔体。
32.根据权利要求31所述的方法，其中，所述间隔体蚀刻在所述半导体区中形成凹入，以使所述肖特基接触在所述多晶硅间隔体之下形成。
33.根据权利要求30所述的方法，其中，所述半导体区包括硅、碳化硅、氮化硅、以及砷化镓中的至少一种。
34.根据权利要求30所述的方法，其中，所述半导体源极间隔体包括多晶硅和多晶碳化硅中的至少一种。
35.根据权利要求30所述的方法，其中，所述半导体区在基板上外延地形成，所述基板和所述半导体区是相同传导型的。
36.根据权利要求30所述的方法，进一步包括 在形成所述栅极之前，沿所述栅极沟槽的底部形成厚底电介质；以及 在形成所述栅极之前，形成为所述栅极沟槽的侧壁加衬的栅极电介质，所述厚底电介质具有的厚度大于所述栅极电介质的厚度。
37.根据权利要求30所述的方法，进一步包括 在形成所述栅极之前，沿所述栅极沟槽的底部形成屏蔽电极；以及 在形成所述栅极之前，在所述屏蔽电极之上形成电介质层。
38.一种结构，包括单片集成沟槽FET和肖特基二极管，所述结构进一步包括 延伸到第一传导型的半导体区中的栅极沟槽； 所述第一传导型的源极区，布置在所述栅极沟槽的侧面上； 布置在所述栅极沟槽的底部中的屏蔽电极，所述屏蔽电极通过屏蔽电介质层与所述半导体区绝缘； 在所述栅极沟槽中的所述屏蔽电极之上布置的栅极，所述栅极和所述屏蔽电极之间具有内电极电介质层； 在所述栅极之上的电介质帽；以及 导体层，所述导体层接触所述源极区和所述半导体区，以使所述导体层与所述半导体区形成肖特基接触。
39.根据权利要求38所述的结构，其中，所述半导体区和所述源极区包括硅、碳化硅、氮化镓、以及砷化镓中的至少一种。
40.根据权利要求38所述的结构，其中，所述源极区包括硅、碳化硅、氮化镓、以及砷化镓中的至少一种。
41.根据权利要求38所述的结构，其中，所述源极区是第一源极区，所述栅极沟槽式第一栅极沟槽， 所述结构进一步包括 第二源极区，布置在第二栅极沟槽的侧面上；以及 接触开口，延伸到所述第一源极区和所述第二源极区之间的所述半导体区中，所述导体层通过所述接触开口接触所述半导体区。
42.根据权利要求38所述的结构，其中，所述源极区是第一源极区，所述栅极沟槽式第一栅极沟槽， 所述结构进一步包括 第二源极区，布置在第二栅极沟槽的侧面上，所述半导体区是在所述第一源极区、所述第二源极区与第一导电类型的基板之间延伸的外延层，所述外延层具有的掺杂浓度低于所述基板和所述源极区。
43.一种形成场效应晶体管的方法，包括 在硅区上形成上包括上电介质层、中电介质层和下电介质层的电介质堆叠，所述中电介质层的电介质材料不同于所述上电介质层和所述下电介质层； 在所述电介质堆叠中形成开口，以便通过所述开口暴露所述硅区的表面区域； 使通过所述开口暴露的所述硅区的所述表面区域凹入，从而形成栅极沟槽； 在所述栅极沟槽中形成凹入式栅极； 在所述凹入式栅极上形成电介质材料；以及 蚀刻所述电介质堆叠的所述上电介质层和在所述凹入式栅极上的所述电介质材料，以使在所述凹入式栅极顶上的所述电介质材料的一部分的顶面与所述电介质堆叠的所述中电介质层的顶面基本共面。
44.根据权利要求43所述的方法，其中，所述栅极沟槽是第一栅极沟槽， 所述方法进一步包括 去除所述中电介质层，从而暴露所述凹入式栅极上的所述电介质材料的一部分的侧壁；以及 沿所述凹入式栅极上的所述电介质材料的所述部分的所述暴露的侧壁形成电介质间隔体，以使开口在位于所述第一栅极沟槽与第二栅极沟槽之间的两个相邻电介质间隔体之间形成。
45.根据权利要求43所述的方法，其中，所述硅区包括第一传导型的本体区，所述栅极沟槽是第一栅极沟槽， 所述方法进一步包括 去除所述中电介质层，从而暴露所述凹入式栅极上的所述电介质材料的所述部分的侧壁； 向所述本体区内注入掺杂剂，从而形成在所述第一栅极沟槽与第二栅极沟槽之间的所述本体区中延伸的第二传导型的区域；以及 沿所述凹入式栅极上的所述电介质材料的所述部分的所述暴露的侧壁形成电介质间隔体，以使开口形成在位于所述第一栅极沟槽与第二栅极沟槽之间的两个相邻电介质间隔体之间，所述两个相邻电介质间隔体在所述第二导电类型的所述区域的一部分的正上方延伸。
46.根据权利要求45所述的方法，进一步包括 使通过在所述两个相邻电介质间隔体之间形成的所述开口所暴露的所述第二导电类型的所述区域的表面区域凹入，以使在所述第一栅极沟槽与第二栅极沟槽之间延伸的所述区域的仅在所述两个电介质间隔体正下方延伸的部分保留下来，所述区域的所述保留部分形成源极区。
47.根据权利要求46所述的方法，其中，所述使通过在两个相邻电介质间隔体之间形成的所述开口所暴露的所述硅区的表面区域凹入的步骤暴露了在所述第一栅极沟槽与所述第二栅极沟槽之间的所述本体区的表面， 所述方法进一步包括 用所述第一传导型的硅材料填充所述凹入，所述凹入由所述使通过两个相邻电介质间隔体之间形成的所述开口所暴露的所述硅区的表面区域凹入的步骤形成，所述第一传导型的所述硅材料形成具有高于所述本体区的掺杂浓度的重本体区； 以及 形成顶侧导体层，所述顶侧导体层接触所述源极区和所述重本体区。
48.根据权利要求45所述的方法，进一步包括 通过在所述两个相邻电介质间隔体之间形成的所述开口向所述第一区注入掺杂剂，以形成延伸穿过所述区域并终止于所述本体区的所述第二传导型的重本体区，使得在所述第一栅极沟槽与第二栅极沟槽之间延伸的所述区域的仅在相邻电介质间隔体正下方延伸的部分保留下来，所述区域的所述保留部分形成源极区。
49.根据权利要求45所述的方法，其中，所述本体区形成于在基板上延伸的外延层中，所述外延层和所述基板是第二传导型的。
50.根据权利要求43所述的方法，其中，所述中电介质层厚于所述上电介质层和下电介质层。
51.根据权利要求43所述的方法，其中，所述上电介质层和底电介质层中的每一个包含氧化物，而所述中电介质层包含氮化物。
52.根据权利要求43所述的方法，其中，在所述蚀刻中，所述中电介质层被用作蚀刻终止。
53.根据权利要求43所述的方法，进一步包括 在形成所述凹入式栅极之前，沿所述栅极沟槽的底部形成厚底电介质；以及在形成所述凹入式栅极之前，形成为所述栅极沟槽的侧壁加衬的栅极电介质，所述厚底电介质的厚度大于所述栅极电介质的厚度。
54.根据权利要求43所述的方法，进一步包括 在形成所述凹入式栅极之前，沿所述栅极沟槽的底部形成屏蔽电极；以及 在形成所述凹入式栅极之前，在所述屏蔽电极上形成电介质层。
全文摘要
本发明公开了一种沟栅场效应晶体管结构及其形成方法。一种结构，包括单片集成沟槽FET和肖特基二极管，所述结构进一步包括外延层，布置在基板上；栅极沟槽，延伸到所述外延层内，所述栅极沟槽具有布置其内的凹入式栅极以及布置在所述凹入式栅极上的电介质材料；源极区，位于所述栅极沟槽的侧面；接触开口，延伸到所述外延层中；以及导体层，布置在所述接触开口中并且电接触所述源极区和所述外延层，所述导体层与所述外延层形成肖特基接触。
文档编号H01L29/78GK102867825SQ20121024644
公开日2013年1月9日 申请日期2006年4月4日 优先权日2005年4月6日
发明者克里斯多佛·博古斯洛·科库, 史蒂文·P·萨普, 保尔·托鲁普, 帝恩·E·普罗布斯特, 罗伯特·赫里克, 贝姬·洛斯伊, 哈姆扎·耶尔马兹, 克里斯托弗·劳伦斯·雷克塞尔, 丹尼尔·卡拉菲特 申请人:飞兆半导体公司