混合光学和电子束光刻方法
【专利摘要】本发明公开了一种混合光学和电子束光刻方法，包括：在衬底上形成结构材料层和第一硬掩模层；进行第一光刻/刻蚀，形成第一硬掩模图形；在第一硬掩模图形上形成第二硬掩模层；进行第二光刻/刻蚀，形成第二硬掩模图形；采用各向异性刻蚀技术，刻蚀结构材料层，形成所需要的光学及电子束线条。依照本发明的混合光学和电子束光刻方法，将同一层次图形按线条大小进行分开处理，大的线条采用光学曝光，而精细图形采用电子束曝光，可以大幅缩减曝光时间，提高产能。
【专利说明】混合光学和电子束光刻方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，更具体地，涉及一种混合光学和电子束光刻方法。
【背景技术】
[0002]随着超大规模集成电路特征尺寸逐渐缩小，在半导体器件的制造方法中，进入22nm技术代后，普通的光学曝光的技术极限也已经到来。目前，45nm工艺节点之后，普遍采用il93nm浸入式光刻技术结合双曝光双刻蚀技术以制备更小的线条。22nm以下节点的精细图形通常需要采用电子束或EUV进行曝光和光刻。
[0003]关于EUV光刻技术，目前还处于研发阶段，尚有若干关键技术需要攻克及改进，还无法应用于大规模集成电路制造当中。相比之下，电子束曝光技术经过多年的发展，比较成熟，并且电子束曝光具有很高的精度，分辨率可以达到几个纳米，写出超精细图形的线条来，但效率较低，因而扫描精度和扫描效率的矛盾成为电子束光刻的主要矛盾。另一方面，普通光学曝光技术的优点在于可以光刻出大线条，因此生产效率高，产能高；其缺点则在于无法曝出精细图形如22nm及以下节点的线宽。
[0004]如何使得两者有机结合以克服相互的缺点，以便大幅度提高光刻精确性及光刻效率、节省时间及降低成本，这成为目前亟待解决的问题。
【发明内容】
[0005]有鉴于此，本发明的目的在于大幅度提高光刻精确性及光刻效率、节省时间及降低成本。
[0006]实现本发明的上述目的，是通过提供一种混合光学和电子束光刻方法，包括:在衬底上形成结构材料层和第一硬掩模层；进行第一光刻/刻蚀，形成第一硬掩模图形；在第一硬掩模图形上形成第二硬掩模层；进行第二光刻/刻蚀，形成第二硬掩模图形；采用各向异性刻蚀技术，刻蚀结构材料层，形成所需要的光学及电子束线条。
[0007]其中，第一硬掩模层和/或第二硬掩模层包括氧化硅、氮化硅、氮氧化硅及其组
口 ο
[0008]其中，第一硬掩模层为氧化娃-氮化娃-氧化娃叠层结构。
[0009]其中，第二硬掩模层与第一硬掩模层的顶部材质相同。
[0010]第一光刻与第二光刻其中之一为普通光学曝光技术，另一个为电子束曝光技术。
[0011]其中，普通光学曝光技术包括i线365nm曝光、DUV248nm曝光，电子束曝光用于制备图形尺寸为22nm及以下节点的线条。
[0012]第一硬掩模层和/或第二硬掩模层和/或结构材料层的刻蚀采用等离子体干法刻蚀技术。
[0013]其中，等离子体干法刻蚀采用CCP或ICP或TCP设备。
[0014]其中，结构材料层为假栅电极层、金属栅电极层、局部互连层中的一种。[0015]其中，第一和/或第二硬掩模层采用LPCVD、PECVD、HDPCVD、MBE、ALD方法制备。
[0016]依照本发明的混合光学和电子束光刻方法，将同一层次图形按线条大小进行分开处理，大的线条采用光学曝光，而精细图形采用电子束曝光，可以大幅缩减曝光时间，提高产能。
【专利附图】
【附图说明】
[0017]以下参照附图来详细说明本发明的技术方案，其中:
[0018]图1为两种线宽图形的结合图及其拆分示意图；
[0019]图2至图7为依照本发明的混合光学和电子束光刻方法各步骤的剖面示意图；以及
[0020]图8为依照本发明的混合光学和电子束光刻方法的流程图。
【具体实施方式】
[0021]以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
[0022]首先，参考附图1，分别 为第一图形和第二图形的结合图及其拆分图示，即采用普通光学曝光技术制备的大线宽图形与电子束技术制备的小线宽图形如栅电极层、局部互连层等。本发明中所称的普通光学曝光，指目前普遍采用的以光线引起光刻胶性质改变的图形转移手段。而电子束曝光技术则无须掩膜版，但曝光时间较长，导致产能低下。在本发明中，第一图形11被定义为在普通光学曝光的能力范围内的图形，也即通常说的大线条图形，可以采用i线365nm曝光、DUV248nm曝光等常规光学曝光技术。第二图形12被定义为超出了普通光学曝光的能力范围，需要采用电子束曝光的图形，可以制备图形尺寸小于22nm以下节点的线条。
[0023]在整体工艺进行之前，根据曝光能力进行图形拆分，如普通大线条图形11，及小线条图形12，用于电子束精细曝光。接下来，以制作栅极为例进行说明，具体描述普通光学与电子束相结合的混合曝光技术。
[0024]参考图2，提供衬底1，在衬底I上依次形成栅极绝缘层2、栅极导电层3、以及硬掩膜层4，并涂覆光刻胶。衬底I依照器件用途需要而合理选择，可包括单晶体硅(Si)、SO1、单晶体锗(Ge)、GeO1、应变硅(Strained Si)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底I优选地为体Si或者SOI。在衬底I上通过LPCVD、PECVD, HDPCVD, RTO、化学氧化、MBE、ALD等方法沉积形成栅极绝缘层2，其材质可以是氧化硅、氮氧化硅、高k材料，其中高k材料包括但不限于铪基氧化物(例如Hf02、HfSiON.HfLaON)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al203、Ta205、Ti02、Zn0、Zr02、Ce02、Y2O3、La2O3)、钙钛矿相氧化物(例如 PbZrxTi1^xO3 (PZT)、BaxSr1-JiO3(BST))。在栅极绝缘层2上通过PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等沉积方法形成栅极导电层3。在前栅工艺中，栅极导电层3为掺杂多晶硅、金属及其氮化物，其中所述金属包括Al、Cu、T1、Ta、W、Mo及其组合。在后栅工艺中，栅极导电层3可以是假栅极，包括多晶硅、非晶硅、微晶硅、非晶碳、非晶锗等及其组合。在栅极导电层3上通过LPCVD、PECVD、HDPCVD等方法沉积硬掩模层4，其可以是单层也可以是多层的层叠结构，其材质可以包括氧化硅、氮化硅、氮氧化硅及其组合。在本发明一个实施例中，硬掩模层4是ONO的多层结构，也即包括氧化硅的底层、氮化硅的中层以及氧化硅的顶层(图中并未显示该ONO的分层结构)。
[0025]在硬掩膜4上涂覆光刻胶5，为适应于普通光学曝光的光刻胶。栅极导电层3为要最终进行图形化的层。将栅极层3进行拆分，提取出普通光学曝光的第一图形11，并制作相应光刻版。可以米用I线365nm曝光、DUV248nm曝光等光学曝光技术。由于不同设备的曝光能力不同，普通光学曝光所能得到的图形尺寸也有不同，如采用I线，第一图形11尺寸为350nm以上，而采用DUV248nm曝光技术可得到第一图形尺寸为130nm以上的大小。
[0026]参照图3，采用对应于第一图形11的第一光刻版并应用普通光学曝光技术进行第一曝光，然后通过显影和固胶工艺，将第一光刻胶5图案化，形成对应于第一图形11的光刻胶图案5P。
[0027]然后，参照图4，以光刻胶图案5P为掩模，刻蚀硬掩模层4形成硬掩模图案4P。优选地，刻蚀停止在ONO结构的硬掩模层4的氮化硅材质的中层上，也即仅刻蚀去除了氧化硅材质的顶层。优选地，采用各向异性的刻蚀方法，例如等离子体刻蚀、反应离子刻蚀的干法刻蚀，以便得到垂直的线条。刻蚀气体可以是碳氟基气体，并且还可以包括惰性气体以及氧化性气体以调节刻蚀速率。上述干法刻蚀设备可以是CCP或ICP或TCP设备。形成图形后，借助干法和/或湿法去胶工艺去除光刻胶图案5P。
[0028]接下来，参照图5，通过LPCVD、PECVD、HDPCVD、MBE、ALD等常规方法，在硬掩模层
4/硬掩模图案4P上再沉积第二硬掩模层6。第二硬掩模层6的材质可以与硬掩模层4相同或者不同，例如均选自氧化硅、氮化硅、氮氧化硅及其组合。优选地，第二硬掩模层6的材质与硬掩模图案4P的材质相同。例如，当硬掩模层4为ONO结构并且硬掩模图案4P由顶层氧化硅构成时，第二硬掩模层6也为氧化硅。第二硬掩模层6用于保护硬掩模图案4P，因此优选采用PECVD方法沉积以便获得良好的保形性。
[0029]之后，参照图6，再涂覆适应于电子束曝光的第二光刻胶7，采用对应于第二图形12的版图对于第二光刻胶7进行电子束曝光，接着通过显影及固胶工艺，使图案化的第二光刻胶图案7P对应于第二图形12。
[0030]参照图7，以第二光刻胶图案7P为掩膜，刻蚀第二硬掩模层6以及硬掩模层4，直至暴露栅极导电层3的顶部，分别形成了具有小线宽的硬掩模图案4S以及具有大线宽的硬掩模图案4L。其中，4S与4L顶部的第二硬掩模层6在刻蚀过程中被逐渐刻蚀去除。4S对应于第二图形12并且与第二光刻胶图案7P等宽，4L对应于第一图形11并且与硬掩模图案4P等宽。然后，以硬掩模图案4S、4L为掩模/阻挡层，采用各向异性的刻蚀方法刻蚀栅极导电层3，形成栅极导电层图案3P。其中栅极导电层图案3P包括小线宽的图案3S以及大线宽的图案3L。
[0031]以上以刻蚀栅极线条为例说明了本发明的一个实施例，然而实际上本发明的混合光刻方法可以应用于各种半导体结构，层2和3可以是任何的结构材料层，例如假栅极堆叠结构、局部互连结构、顶部焊垫结构等等。
[0032]此外，虽然本发明实施例中是先光学光刻/刻蚀后电子束光刻/刻蚀，但是实际上也可以对换顺序，先电子束光刻/刻蚀然后光学光刻/刻蚀。
[0033]依照本发明的混合光学和电子束光刻方法，将同一层次图形按线条大小进行分开处理，大的线条采用光学曝光，而精细图形采用电子束曝光，可以大幅缩减曝光时间，提高产能。
[0034]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【权利要求】
1.一种混合光学和电子束光刻方法，包括: 在衬底上形成结构材料层和第一硬掩模层； 进行第一光刻/刻蚀，形成第一硬掩模图形； 在第一硬掩模图形上形成第二硬掩模层； 进行第二光刻/刻蚀，形成第二硬掩模图形； 采用各向异性刻蚀技术，刻蚀结构材料层，形成所需要的光学及电子束线条。
2.如权利要求1所述的方法，其中，第一硬掩模层和/或第二硬掩模层包括氧化硅、氮化硅、氮氧化硅及其组合。
3.如权利要求2所述的方法,其中，第一硬掩模层为氧化娃-氮化娃-氧化娃叠层结构。
4.如权利要求2所述的方法，其中，第二硬掩模层与第一硬掩模层的顶部材质相同。
5.如权利要求1所述的方法，其中，第一光刻与第二光刻其中之一为普通光学曝光技术，另一个为电子束曝光技术。
6.如权利要求5所述的方法，其中，普通光学曝光技术包括i线365nm曝光、DUV248nm曝光，电子束曝光用于制备图形尺寸为22nm及以下节点的线条。
7.如权利要求1所述的方法，其中，第一硬掩模层和/或第二硬掩模层和/或结构材料层的刻蚀采用等离子体干法刻蚀技术。
8.如权利要求7所述的方法，其中，等离子体干法刻蚀采用CCP或ICP或TCP设备。
9.如权利要求1所述的方法，其中，结构材料层为假栅电极层、金属栅电极层、局部互连层中的一种。
10.如权利要求1所述的方法，其中，第一和/或第二硬掩模层采用LPCVD、PECVD,HDPCVD、MBE、ALD 方法制备。
【文档编号】H01L21/033GK103681251SQ201210353673
【公开日】2014年3月26日 申请日期:2012年9月20日 优先权日:2012年9月20日
【发明者】孟令款, 李春龙, 贺晓彬 申请人:中国科学院微电子研究所