一种基于soi的二维材料电极掩模版制备方法
【专利摘要】本发明公开了一种基于SOI的二维材料电极掩模版制备方法，本发明将标准的SOI工艺与干法刻蚀技术结合起来，能够稳定得到大批量的二维材料电极掩模版，且可以在去除金属以后反复使用，极大的扩展了使用金属作为二维材料电极的自由度。
【专利说明】一种基于SO I的二维材料电极掩模版制备方法 【技术领域】
[0001] 本发明属于电极材料制备领域，具体涉及一种基于SOI的二维材料电极掩模版制 备方法。 【【背景技术】】
[0002] 以石墨烯、过渡族金属硫族化合物为代表的二维功能材料凭借独特的物理、化学 性质及其在电子器件、光电子器件以及能谷电子学方面有巨大应用，受到了研究人员的广 泛关注。通常采用电子束光刻曝光光刻胶，然后蒸镀金属最后剥离金属来得到电极。这种方 法的优点是能够方便的得到各种光刻图形和不同的金属作为不同的接触电极应用。但是在 悬涂光刻胶或者清洗光刻胶过程中，会引入大量沾污，极大降低了二维材料的迀移率等参 数。
[0003] 文献 1 "H. Schmidt，S.Wang，L. Chu，M. Toh，R.Kumar，W. Zhao，Α·H. Castro Neto， J.Martin, S. Adam,B. Ozyilmaz,G.Eda,Transport Properties of Monolayer MoS2Grown by Chemical Vapor Deposition，Nano 1^以6『8,2014，14，1909_1913."报道了米用电子束 光刻的方法，蒸发金属得到M〇S 2电极的方法。这种方法在二维材料中具有代表性，其采用的 工艺过程中，使用PMM等光刻胶，需要后续复杂的退火处理来去除残留的光刻胶等沾污。
[0004] 面对上述问题，文献2 "W · Bao，G · Liu，Z · Zhao，Η · Zhang，D · Yan，A · Deshpande， B.LeRoy,C.Lau,Lithography-free fabrication of high quality substrate-supported and freestanding graphene devices,Nano 1^86&1'(311，2010,3,98-102.'，报道 了采用500μπι的体单晶硅，正面采用蒸镀200nm Cr金属来作为掩模，蒸发金属得到电极的方 法。不过，由于Cr本身也是金属，因此这种掩膜只能作为蒸镀部分金属的掩膜，其自由度收 到了极大的限制。 【
【发明内容】
】
[0005] 本发明的目的在于克服上述不足，提供一种基于S0I材料的二维材料电极掩模版 制备方法，采用这种掩膜板可以实现各种金属电极的制备和反复使用。
[0006] 为了达到上述目的，包括以下步骤：
[0007] 步骤一，清洗S0I片，S0I片包括底部晶向的硅支撑层，中部的绝缘层和顶部的器件 层；
[0008] 步骤二，在干净的S0I片的上表面和下表面生长Si3N4作为掩膜；
[0009] 步骤三，在生长掩膜的SOI片的器件层悬涂电子束光刻胶，支撑层悬涂支承层光刻 胶；
[0010] 步骤四，对背面的支承层进行光刻，得到图形，使用干法刻蚀对支承层未被光刻胶 保护的部分进行刻蚀，将图形从光刻胶转移到Si 3N4掩膜层上；
[0011] 步骤五，使用湿法化学刻蚀对未被Si3N4保护的Si进行刻蚀，至其刻蚀到Si02层，刻 蚀停止；
[0012] 步骤六，对正面的器件层进行电子束光刻，然后进行干法刻蚀，将电子束光刻的图 形转移到器件层上，最终刻蚀会使设计电极的区域镂空，得到完整的硬掩膜；
[0013] 步骤七，使用湿法刻蚀溶液去除Si3N4,得到最终的硬掩模。
[0014] 所述步骤一中，清洗SOI片采用RCA标准清洗工艺。
[0015]所述步骤一中，硅支撑层的厚度为200-400μπι，绝缘层的厚度为0.1-5μπι，器件层的 厚度为〇. 1-5μηι。
[0016]所述步骤二中，生长Si3N4采用化学气相沉积法。
[0017]所述步骤三和步骤六中，干法刻蚀采用反应离子腐蚀技术RIE。
[0018] 所述步骤五中，当刻蚀到Si02层，刻蚀速率降低，刻蚀将自动停止。
[0019] 本发明与现有技术相比，本发明将标准的SOI工艺与干法刻蚀技术结合起来，能够 稳定得到大批量的二维材料电极掩模版，且可以在去除金属以后反复使用，极大的扩展了 使用金属作为二维材料电极的自由度。 【【附图说明】】
[0020] 图1为本发明的流程图；
[0021] 图2本发明实施例1所制备的二维Mo&材料的电极的光学显微形貌图。
[0022]图3本发明实施例1所制备的二维Mo&电极的输出特性曲线测试结果图 【【具体实施方式】】
[0023]下面结合附图和实施例对本发明做进一步说明。
[0024] 实施例1:
[0025]参见图1、图2和图3，一种基于SOI的二维材料电极掩模版制备方法，包括以下步 骤：
[0026] 步骤一、采用RCA标准清洗工艺清洗SOI片，SOI片包括厚度在300μπι的晶向的硅支 撑层，Ιμπι的绝缘层和Ιμπι的器件层三部分；
[0027]步骤二、采用低压化学气相沉积(LPCVD)生长Si3N4作为掩膜；
[0028] 步骤三、正面悬涂电子束光刻胶PMMA 495k，背面悬涂支承层光刻胶EPI 695;
[0029]步骤四、对背面支承层进行光刻，得到图形，使用反应离子溅射RIE对支承层未被 光刻胶保护的部分进行刻蚀，将图形从光刻胶转移到Si3N4掩膜层上；
[0030] 步骤五、使用80 °C的Κ0Η溶液对未被S i 3N4保护的Si进行刻蚀，通过刻蚀时间控制其 刻蚀厚度，至其刻蚀到Si02层，其刻蚀速率大大降低，刻蚀自停止；
[0031] 步骤六、对正面器件层进行电子束光刻，然后进行反应离子溅射RIE对氧化层进行 刻蚀，将电子束光刻的图形转移到器件层上。最终刻蚀会使设计电极的区域镂空，得到完整 的硬掩膜；
[0032]步骤七、使用湿法刻蚀溶液去处Si3N4,得到最终的硬掩模。
[0033] 实施例2:
[0034] 一种基于S0I的二维材料电极掩模版制备方法，包括以下步骤：
[0035] 步骤一，采用RCA标准清洗工艺清洗S0I片，S0I片包括底部晶向厚度为200μπι的硅 支撑层，中部为厚度为〇. Ιμπι的绝缘层和顶部厚度为0. Ιμπι的器件层；
[0036]步骤二，采用化学气相沉积法在干净的SOI片的上表面和下表面生长Si3N4作为掩 膜；
[0037]步骤三，在生长掩膜的SOI片的器件层悬涂电子束光刻胶，支撑层悬涂支承层光刻 胶；
[0038]步骤四，对背面的支承层进行光刻，得到图形，使用干法刻蚀对支承层未被光刻胶 保护的部分进行刻蚀，将图形从光刻胶转移到Si3N4掩膜层上；
[0039]步骤五，使用湿法化学刻蚀对未被Si3N4保护的Si进行刻蚀，至其刻蚀到Si0 2层，刻 蚀速率降低，刻蚀将自动停止；
[0040]步骤六，对正面的器件层进行电子束光刻，然后进行干法刻蚀，将电子束光刻的图 形转移到器件层上，最终刻蚀会使设计电极的区域镂空，得到完整的硬掩膜；
[0041 ]步骤七，使用湿法刻蚀溶液去除Si3N4,得到最终的硬掩模。
[0042]优选的，干法刻蚀采用反应离子腐蚀技术RIE。
[0043] 实施例3:
[0044] -种基于SOI的二维材料电极掩模版制备方法，其特征在于，包括以下步骤：
[0045] 步骤一，采用RCA标准清洗工艺清洗SOI片，SOI片包括底部晶向厚度为300μπι的硅 支撑层，中部为厚度为2.5μπι的绝缘层和顶部厚度为2.6μπι的器件层；
[0046]步骤二，采用化学气相沉积法在干净的S0I片的上表面和下表面生长Si3N4作为掩 膜；
[0047]步骤三，在生长掩膜的S0I片的器件层悬涂电子束光刻胶，支撑层悬涂支承层光刻 胶；
[0048]步骤四，对背面的支承层进行光刻，得到图形，使用干法刻蚀对支承层未被光刻胶 保护的部分进行刻蚀，将图形从光刻胶转移到Si3N4掩膜层上；
[0049]步骤五，使用湿法化学刻蚀对未被Si3N4保护的Si进行刻蚀，至其刻蚀到Si0 2层，刻 蚀速率降低，刻蚀将自动停止；
[0050] 步骤六，对正面的器件层进行电子束光刻，然后进行干法刻蚀，将电子束光刻的图 形转移到器件层上，最终刻蚀会使设计电极的区域镂空，得到完整的硬掩膜；
[0051] 步骤七，使用湿法刻蚀溶液去除Si3N4,得到最终的硬掩模。
[0052]优选的，干法刻蚀采用反应离子腐蚀技术RIE。
[0053] 实施例4:
[0054] 一种基于S0I的二维材料电极掩模版制备方法，其特征在于，包括以下步骤：
[0055] 步骤一，采用RCA标准清洗工艺清洗S0I片，S0I片包括底部晶向厚度为400μπι的硅 支撑层，中部为厚度为5μπι的绝缘层和顶部厚度为5μπι的器件层；
[0056]步骤二，采用化学气相沉积法在干净的S0I片的上表面和下表面生长Si3N4作为掩 膜；
[0057]步骤三，在生长掩膜的S0I片的器件层悬涂电子束光刻胶，支撑层悬涂支承层光刻 胶；
[0058]步骤四，对背面的支承层进行光刻，得到图形，使用干法刻蚀对支承层未被光刻胶 保护的部分进行刻蚀，将图形从光刻胶转移到Si3N4掩膜层上；
[0059]步骤五，使用湿法化学刻蚀对未被Si3N4保护的Si进行刻蚀，至其刻蚀到Si0 2层，刻 蚀速率降低，刻蚀将自动停止；
[0060]步骤六，对正面的器件层进行电子束光刻，然后进行干法刻蚀，将电子束光刻的图 形转移到器件层上，最终刻蚀会使设计电极的区域镂空，得到完整的硬掩膜；
[0061 ]步骤七，使用湿法刻蚀溶液去除Si3N4,得到最终的硬掩模。
[0062]优选的，干法刻蚀采用反应离子腐蚀技术RIE。
【主权项】
1. 一种基于SOI的二维材料电极掩模版制备方法，其特征在于，包括以下步骤： 步骤一，清洗SOI片，SOI片包括底部晶向的硅支撑层，中部的绝缘层和顶部的器件层； 步骤二，在干净的SOI片的上表面和下表面生长Si3N4作为掩膜； 步骤三，在生长掩膜的SOI片的器件层悬涂电子束光刻胶，支撑层悬涂支承层光刻胶； 步骤四，对背面的支承层进行光刻，得到图形，使用干法刻蚀对支承层未被光刻胶保护 的部分进行刻蚀，将图形从光刻胶转移到Si3N4掩膜层上； 步骤五，使用湿法化学刻蚀对未被Si3N4保护的Si进行刻蚀，至其刻蚀到Si02层，刻蚀停 止； 步骤六，对正面的器件层进行电子束光刻，然后进行干法刻蚀，将电子束光刻的图形转 移到器件层上，最终刻蚀会使设计电极的区域镂空，得到完整的硬掩膜； 步骤七，使用湿法刻蚀溶液去除Si3N4,得到最终的硬掩模。2. 根据权利要求1所述的一种基于SOI的二维材料电极掩模版制备方法，其特征在于， 所述步骤一中，清洗SOI片采用RCA标准清洗工艺。3. 根据权利要求1所述的一种基于SOI的二维材料电极掩模版制备方法，其特征在于， 所述步骤一中，硅支撑层的厚度为200-400μπι，绝缘层的厚度为0.1-5μπι，器件层的厚度为 0.l-5um〇4. 根据权利要求1所述的一种基于SOI的二维材料电极掩模版制备方法，其特征在于， 所述步骤二中，生长Si3N 4采用化学气相沉积法。5. 根据权利要求1所述的一种基于SOI的二维材料电极掩模版制备方法，其特征在于， 所述步骤三和步骤六中，干法刻蚀采用反应离子腐蚀技术RIE。6. 根据权利要求1所述的一种基于SOI的二维材料电极掩模版制备方法，其特征在于， 所述步骤五中，当刻蚀到Si02层，刻蚀速率降低，刻蚀将自动停止。
【文档编号】B81C1/00GK106024594SQ201610474842
【公开日】2016年10月12日
【申请日】2016年6月24日
【发明人】谢涌, 吴瑞雪, 马晓华, 张鹏, 王湛
【申请人】西安电子科技大学