反射型光掩模及其制造方法
【技术领域】
[0001]本发明涉及平版印刷用的反射型光掩模(也包括反射型光掩模坯)。
【背景技术】
[0002]在半导体器件的制造过程中，随着半导体器件的微型化，照相平版印刷技术中的微型化要求也提高了。2000年前后照相平版印刷的曝光光的主流是193nm的ArF准分子激光。目前，正在进行称作EUV (Extreme Ultra V1let:远紫外)光的主要是15nm以下的波长区域的光(以下称为“EUV光”)的应用、尤其是13.5nm的EUV光的应用。
[0003]由于EUV光具有非常容易被大部分物质吸收的性质，因此将EUV光用于曝光的光掩模(以下称为“EUV光掩模”)与现有的透过型光掩模不同，是反射型光掩模。EUV光掩模被构造为(例如)在玻璃基板上形成交替层叠钼(Mo)层和硅(Si)层的多层反射膜，在其上形成以钽(Ta)为主要成分的光吸收膜，并在该光吸收膜上形成电路图案。
[0004]在使用了反射型EUV掩模的平版印刷中，通常将EUV光对EUV掩模的入射角设为6度左右，并将反射的EUV光导向作为待曝光的对象的晶片，使在晶片上形成的对EUV光具有光敏性的抗蚀剂感光。
[0005]在此指出，如上所述使入射至EUV掩模的EUV光的入射光轴倾斜的话，则EUV光在EUV掩模的电路图案上反射时，根据反射光的方向，光吸收膜的一部分会成为影子，而产生未向晶片上照射的现象(所谓的投影效应)。因此，为了抑制投影效应，采用将形成有电路图案的光吸收膜的厚度减薄从而降低影子的影响的方法。
[0006]然而，单纯减薄光吸收层的厚度的话，本来在光吸收层中所需要的光的衰减量会不足，因此向晶片上的抗蚀剂照射的EUV光的反射光会增加至必要量以上，人们担心电路图案的形成精度劣化。此外，在实际的曝光操作中，经常在一片晶片上多面配置芯片，因此人们特别担心相邻的芯片之间的界面区域中抗蚀剂的曝光量会增加。即，在芯片之间的界面区域中会发生影响电路图案的形成精度的多重曝光，该多重曝光会导致后续步骤中得到的芯片的品质降低或产量降低。因此，在如此减薄光吸收层的情况下，有这样的方法:对EUV掩模除了光吸收膜以外还进一步将多层反射膜完全除去，形成直到玻璃基板的表面为止的沟槽(参照专利文献I)。该方法是要将上述沟槽作为对EUV光的波长遮光性高的遮光区域，抑制在该遮光区域中EUV光的反射从而抑制相邻芯片之间的界面区域中的多重曝光。
[0007]然而，由产生EUV光的光源发射的不仅是13.5nm附近的EUV区域的光，发射真空紫外线区域(约140nm附近)至近红外线区域(约SOOnm附近)的波长带的光的情况也不少。该波长带通常称作带外(Out of band)。这样，具有带外波长的光(以下称为“带外光”)也随着EUV光入射到EUV掩模。于是，在上述EUV掩模的遮光区域中，EUV光的遮光性较高，但带外光的遮光性较低。因此在遮光区域中，由光源发射的光中EUV光的反射大部分能得到抑制，但一部分带外光在遮光区域反射而射向晶片。于是存在在芯片之间的界面区域中产生如上所述的多重曝光这样的问题。
[0008]因此，若要寻找解决这种问题的技术，有专利文献2记载的技术。该技术是在玻璃基板的与多层反射膜为相反面的背面上，形成微细结构的图案，由此，抑制入射至遮光区域的带外光由真空到达玻璃基板的背面后在背面导电膜上反射。
[0009]现有技术文献
[0010]专利文献
[0011]专利文献1:特开2009-212220号公报
[0012]专利文献2:特开2013-074195号公报
【发明内容】
[0013]发明要解决的问题
[0014]然而，为了验证专利文献2中记载的技术，本发明的发明人调查了在遮光区域反射而射向晶片的带外光的成分，结果发现在基板表面反射的光比在基板背面反射的光更占优势。由此得到这样的结论:为了降低入射到遮光区域的带外光的反射率，仅抑制在基板的背面反射的反射光是不够的，还必须抑制在基板的表面上的反射光。
[0015]鉴于以上问题完成了本发明，其目的在于提供一种形成有投影效应的影响降低的遮光区域的反射型光掩模，在该反射型光掩模中，比以往更能降低曝光光的光源所含的、在作为曝光对象的晶片上反射的带外光的反射率。
[0016]解决问题的手段
[0017]为了解决上述问题，本发明的反射型光掩模的一个方案的重点在于具有:基板；形成在该基板上的多层反射膜，该多层反射膜反射平版印刷用的、包含波长5nm以上15nm以下的光的曝光光；形成于该多层反射膜上的吸收膜，该吸收膜吸收曝光光且同时形成有电路图案或者电路图案形成预定区域中的一者，其中在所述电路图案形成预定区域中形成电路图案；在电路图案或者电路图案形成预定区域中的一者的外周侧，通过除去基板上的多层反射膜和吸收膜的一部分而形成的遮光区域，该遮光区域遮蔽由多层反射膜反射的曝光光的一部分；以及在该遮光区域的露出的基板的表面的一部分上以3000nm以下的间距形成的多个凸部，该多个凸部抑制曝光光所含的入射到遮光区域的带外光的反射，所述带外光具有140nm以上800nm以下的波长。
[0018]形成有电路图案形成预定区域的反射型光掩模是指所谓的光掩模坯，其中在所述电路图案形成预定区域中形成电路图案。
[0019]带外光的波长为140nm以上800nm以下的原因是因为几乎不用担心未包含在该范围的波长的光造成的曝光的影响。另外，曝光光的波长为5nm以上，是因为该值是目前实用当中所使用的EUV光的波长的下限。另外，曝光光为15nm以下，是因为曝光光的波长比这更大的话，得不到作为EUV照相平版印刷特征的微型化效果。
[0020]根据上述反射型光掩模的一个方案，在遮光区域当中，在曝光光的入射侧的真空与基板的界面上以3000nm以下的短间距形成多个凸部。由此，抑制与曝光光一起发射的带外光中比凸部的间距更长的波长的带外光的衍射。于是，这样的带外光的反射的抑制不是在带外光透过基板后的基板的背面进行，而是在作为入射侧的表面上进行。
[0021]另外，上述反射型光掩模的一个方案的凸部可从吸收膜侧向基板侧扩径形成。另夕卜，凸部的侧面可以是曲面。
[0022]另外，本发明的反射型光掩模的制造方法的一个方案的重点在于包含以下步骤:在基板上层叠多层反射膜的步骤，该多层反射膜反射平版印刷用的、包含波长5nm以上15nm以下的光的曝光光；在所层叠的多层反射膜上层叠吸收膜的步骤，该吸收膜吸收曝光光且同时形成有电路图案或者电路图案形成预定区域中的一者，其中在所述电路图案形成预定区域中形成电路图案；在电路图案或者电路图案形成预定区域中的一者的外周侧，通过除去基板上的多层反射膜和吸收膜的一部分而形成遮蔽由多层反射膜反射的曝光光的一部分的遮光区域的步骤；以及在所形成的遮光区域的露出的基板的表面的一部分上形成多个凸部的步骤，该多个凸部抑制曝光光所含的具有140nm以上SOOnm以下的波长的带外光的反射。
[0023]另外，在上述反射型光掩模的制造方法的一个方案中，可一体地实行形成遮光区域的处理和形成多个凸部的处理，从而基板的表面的露出与凸部的形成可以同时进行。
[0024]发明的效果
[0025]由此，根据本发明，在形成有降低投影效果的影响的遮光区域的反射型光掩模中，比以往更能抑制射向作为曝光对象的晶片的带外光的反射。于是，对晶片多面配置芯片时，也能有效地抑制由不仅是EUV光还有带外光造成的向着芯片之间的界面区域的多重曝光。于是，能够将高精度的电路图案转印至晶片上，同时可以提高产量。
[0026]附图简要说明
[0027][图1]是说明第一实施方案的反射型光掩模坯的图。
[0028][图2]是说明第一实施方案的反射型光掩模的图。
[0029][图3]是说明第一实施方案的反射型光掩模的凸部的图。
[0030][图4]是示出第一实施方案的反射型光掩模的制造方法的流程图。
[0031][图5]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0032][图6]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0033][图7]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0034][图8]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0035][图9]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0036][图10]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0037][图11]是说明第一实施方案的反射型光掩模的制造方法的截面图。
[0038][图12]是与以往的反射型光掩模相比，对第一实施方案的反射型光掩模的反射率进行说明的曲线图。
[0039][图13]是针对第一实施方案的反射型光掩模，示出带外光的波长和凸部的高度发生变化时的反射率的曲线图。
[0040][图14]是说明第二实施方案的反射型光掩模的凸部的图。
[0041][图15]是说明第三实施方案的反射型光掩模的凸部的图。
[0042][图16]是说明第四实施方案的反射型光掩模的凸部的图。
[0043][图17]是对于第四实施方案的反射型光掩模，示出反射率与高度的关系的曲线图。
[0044][图18]是示出第五实施方案中实施例2的反射型光掩模的制造方法的流程图。
[0045][图19]是说明第五实施方案中实施例2的反射型光掩模的制造过程的截面图。
[0046][图20]是说明第五实施方案中实施例2的反射型光掩模的制造过程的截面图。
[0047][图21]是说明第五实施方案中实施例2的反射型光掩模的图。
[0048][图22A]是对于第五实施方案中实施例2的反射型光掩模，示出反射率与波长的关系的曲线图。
[0049][图22B]是对于凸部的间距发生变化的反射型光掩模，示出反射率与波长的关系的曲线图。
[0050][图23]是示出第五实施方案中实施例3的反射型光掩模的制造方法的流程图。
[0051][图24]是说明第五实施方案中实施例3的反射型光掩模的制造过程的截面图。
[0052][图25]是说明第五实施方案中实施例3的反射型光掩模的制造过程的截面图。
[0053][图26]是示出第六实施方案的反射型光掩模的制造方法的流程图。
[0054][图27]是说明第六实施方案的反射型光掩模的制造过程的截面图。
[0055][图28]是示出第七实施方案的反射型光掩模的制造方法的流程图。
[0056][图29]是说明第七实施方案的反射型光掩模的制造过程的截面图。
【具体实施方式】
[0057]以下的详细说明中，为了提供本发明实施方案的完整解析，对许多特定的细节进行了描述。然而，应该理解，即使没有这些特定的细节也能实施一个以上的实施方案。此外，为使图面简洁，公知的结构和装置以示意图表示。
[0058]使用第一至第七实施方案来说明本发明的反射型光掩模。第一实施方案涉及反射型光掩模及其制造方法。另外，第二至第四实施方案涉及反射型光掩模的结构。另外，第五至第七实施方案涉及反射型光掩模的制造方法。下面，首先利用第一实施方案进行说明。
[0059](第一实施方案)
[0060]根据第一实施方案的反射型光掩模(也包含分划板)用于以波长5nm以上15nm以下的光、尤其是13.5nm的EUV光作为曝光光的EUV平版印刷。EUV平版印刷使用配置在腔室内的曝光装置来进行，且曝光装置内配设有放电型或激光激发型的等离子体光源。从该等离子体光源发射的EUV光入射到本实施方案的反射型光掩模，其后反射的EUV光经预定路线后射到作为曝光对象的晶片上的抗蚀剂并使抗蚀剂感光。
[0061]根据第一实施方案的反射型光掩模用于抑制从上述等离子体光源中随着