专利名称：具有过压保护的半导体器件及基于此器件的双向极性器件的制作方法
技术领域：
本实用新型涉及半导体器件，特别是一种具有过压保护的半导体器件及基于此器件的双向极性器件。
背景技术：
已知的具有过压保护的半导体器件，具有一个较低击穿电压区域，位于靠近相邻阴极基区和阳极基区之间的交界处，如P · Svedberg的美国专利号为4，282 ，555的专利所公开的半导体器件的低压保护方式。这个区域具有和阴极基区一样的导电类型，然而具有比阴极基区更高的掺杂浓度，且由于该区域的高掺浓度使该区域与邻近阳极基区交界处PN结的电场强度高于阳极基区与阴极基区交界处PN结的电场强度，因此，导致击穿首先发生在该区域，最终器件在邻近该区域开始开启过程。在已有的过压保护器件中，引入上述低击穿电压区域，可以获得较低的保护电压阈值，然而，此种过压保护器件会导致开关开启过程中电流在各阴阳极交界处的不均匀性，局限了器件的过电流承受能力。如图I所示，现有技术中的具有过压保护的半导体器件由以下部分组成N型衬底
1、P型区域一 2、多个N+型区域一 3、P+型区域二 5、P型区域二 6、连接P型区域一 2及N+型区域一 3的金属接触一 7、连接P型区域二 6的金属接触二 8 ;当在金属接触一 7和金属接触二 8之间加电压(金属接触二 8相对金属接触一 7为正电压)，N型衬底I和P型区域一 2之间、N型衬底I和P+型区域二 5之间边界处的PN结被反向偏置；由于N型衬底I和P+型区域二 5之间的PN结上的电势梯度较高，这个区域首先开始击穿；击穿电流流经P型区域一 2到金属接触一 7，最终导致N+型区域一 3 (阴极)和P型区域一 2 (基区)之间的边界在最靠近P+型区域二 5的部分的PN结的电势差的增大；当这些地方的PN结势垒被降得足够低时，电子将从N+型区域一 3流入P型区域一 2，并被反向偏置的N型衬底I和P型区域一 2之间的PN结所收集；流入N型衬底I内的电子由于表现为负电荷聚集从而将降低N型衬底I和P型区域二 6之间的PN结势垒高度，P型区域二 6的空穴将流入N型衬底1，并被反向偏置的N型衬底I和P型区域一 2之间的PN结收集，导致电子进一步从N+型区域一 3流入P型区域一 2 ;上述正反馈机制最终导致使该半导体器件进入低阻导通状态。可见，此种器件在导通过程中，各N+型区域一 3和P型区域一 2之间的PN结电流密度不均匀，且导通首先发生在最靠近P+型区域二 5的N+型区域一 3的边界处，该处N+型区域一 3和P型区域一 2之间的PN结电流密度将容易且快速达到半导体材料的所能承受的临界值，从而导致器件损坏。
实用新型内容本实用新型的目的是提供一种具有过压保护的半导体器件，相比背景技术，其在导通的过程中，靠近击穿处的阴极与阴极基区之间的PN结的电流密度，较不易达到半导体材料所能承受的临界值，提高了过电流承受能力，从而提高的器件工作的可靠性。本实用新型的上述技术目的是通过以下技术方案得以实现的一种具有过压保护的半导体器件，它包括呈第一导电类型的衬底，设于所述衬底上部呈第二导电类型的第一区域，设于所述第一区域上部且呈第一导电类型的多个第二区域， 设于所述衬底下表面且呈第二导电类型的第三区域，连接于第一区域、第二区域的第一金属接触，连接于所述第三区域的第二金属接触；
所述衬底在与第一区域的下表面交界处具有多个起伏区域；每个所述起伏区域都对应于相应的第二区域之间。此种半导体器件在导通的过程，击穿首先发生在任一起伏区域，流入第一区域的击穿电流将同时加大靠近击穿处的第二区域与位于相应第二区域之间的第一区域边缘处PN结的电势差，从而相比背景技术，靠近击穿处的阴极与阴极基区之间的PN结的电流密度，较不易达到半导体材料所能承受的临界值，提高了过电流承受能力，从而提高的器件工作的可靠性。作为本实用新型的优选，每个所述起伏区域都对应位于相应的两个第二区域之间的正中处。进一步提高靠近击穿处各阴极与阴极基区之间的PN结的电流密度的均匀性，进一步提高过电流能力，提高可靠性。 本实用新型还提供一种具有过压保护的双向极性半导体器件，它包括呈第一导电类型的衬底，设于所述衬底上部且呈第二导电类型的第一区域，设于所述衬底下部且呈第二导电类型的第四区域，设于所述第一区域上部且都呈第一导电类型的多个第二区域，设于所述第四区域下部且都呈第一导电类型的多个第五区域，连接于第一区域、第二区域的第一金属接触，连接于第四区域、第五区域的第三金属接触；所述衬底在与第一区域的下表面交界处具有多个起伏区域；所述衬底在与第四区域的上表面交界处具有多个凹陷区域；每个所述起伏区域都对应于相应的第二区域之间；每个所述凹陷区域都对应于相应的第五区域之间。施加的偏置电压，第三金属接触相对第一金属接触为正时，击穿处发生于起伏区域；反之，击穿处发生于凹陷区域。作为本实用新型的优选，每个所述起伏区域都对应位于相应的两个第二区域之间的正中处；每个所述凹陷区域都对应位于相应的两个第五区域之间的正中处。综上所述，本实用新型具有以下有益效果本实用新型具有较高过电流承受能力，从而具有较高的可靠性。
图I是背景技术结构示意图；图2是实施例I结构示意图；[0030]图3是实施例2结构示意图。图中，1、N型衬底，2、P型区域一，3、多个N+型区域一，5、P+型区域二，6、P型区域二，7、金属接触一,8、金属接触二, 9、衬底，10、第一区域,11、第二区域,12、第一开口区域，13、起伏区域，14、第三区域，15、第一金属接触，16、第二金属接触，17、第四区域，18、第五区域，19、第三金属接触，20、凹陷区域，21、第二开口区域。
具体实施方式
以下结合附图对本实用新型作进一步详细说明。本具体实施例仅仅是对本实用新型的解释，其并不是对本实用新型的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本实用新型的权利要求范围内都受到专利法的保护。
实施例I :如图2所示，一种具有过压保护的半导体器件，它包括呈第一导电类型的衬底9，设于所述衬底9上部呈第二导电类型的第一区域10，设于所述第一区域10上部且呈第一导电类型的多个第二区域11，设于所述衬底9下表面且呈第二导电类型的第三区域14，连接于第一区域10、第二区域11的第一金属接触15，连接于所述第三区域14的第二金属接触16 ；所述衬底9在与第一区域10的下表面交界处具有多个起伏区域13 ;第一区域10在相邻第二区域11之间形成第一开口区域12，每个所述起伏区域13都对应位于第一开口区域12的正中。所述第一导电类型为N型，第二导电类型为P型。当在第一金属接触15与第二金属接触16之间施加偏置电压，第二金属接触16相对第一金属接触15为正，击穿首先发生于任一起伏区域13，导致第二区域11 (阴极)靠近击穿处与第一区域10 (阴极基区)之间的PN结的电势差增大，当这些地方的势垒降至足够低时，第二区域11中的电子将流入第一区域10，并被反向偏置的衬底9与第一区域10之间的PN结所收集；流入衬底9内的电子由于表现为负电荷聚集状从而将降低衬底9和第三区域14之间的PN结势垒高度，使第三区域14的空穴流入衬底9，并被反向偏置的衬底I与第一区域2之间的PN结收集，导致电子第一步从第二区域11流入第一区域10，从而使本实施例进入低阻导通状态。在上述导通过程中，击穿首先发生在任一起伏区域，流入第一区域10的击穿电流将同时加大靠近击穿处的第二区域11与相应第一开口区域12的PN结的电势差，从而使靠近击穿处的阴极与阴极基区之间的PN结的电流密度，较不易达到半导体材料所能承受的临界值，使本实施例具有较高的过电流承受能力，及运行的可靠性。本实施例可以采用通常的工艺技术方法加工而得，如光刻、离子注入、扩散、真空及等离子工艺；同时还可以采用半导体平面工艺，也可以采用半导体单面和/或双面台面工艺进行实施。实施例2 :—种具有过压保护的双向极性半导体器件，它包括呈第一导电类型的衬底9，[0046]设于所述衬底9上部且呈第二导电类型的第一区域10，设于所述衬底9下部且呈第二导电类型的第四区域17，设于所述第一区域10上部且都呈第一导电类型的多个第二区域11，设于所述第四区域17下部且都呈第一导电类型的多个第五区域18，连接于第一区域10、第二区域11的第一金属接触15，连接于第四区域17、第五区域18的第三金属接触19 ；所述衬底9在与第一区域10的下表面交界处具有多个起伏区域13 ;所述衬底9 在与第四区域17的上表面交界处具有多个凹陷区域20 ;第一区域10在相邻两个第二区域
11之间形成第一开口区域12，第四区域17在相邻两个第五区域18之间形成第二开口区域21 ;每个所述起伏区域13都对应位于相应第一开口区域12的正中；每个所述凹陷区域20都对应位于相应的第二开口区域21的正中。所述第一导电类型为N型，第二导电类型为P型。本实施例的导通方式类似于实施例I，在此不作赘述。本实施例可以采用通常的工艺技术方法加工而得，如光刻、离子注入、扩散、真空及等离子工艺；同时还可以采用半导体平面工艺，也可以采用半导体单面和/或双面台面工艺进行实施。
权利要求1.一种具有过压保护的半导体器件，其特征在于，它包括呈第一导电类型的衬底(9)， 设于所述衬底(9)上部呈第二导电类型的第一区域(10)， 设于所述第一区域(10)上部且呈第一导电类型的多个第二区域(11)， 设于所述衬底(9)下表面且呈第二导电类型的第三区域(14)， 连接于第一区域(10)、第二区域(11)的第一金属接触(15)， 连接于所述第三区域(14)的第二金属接触(16)； 所述衬底(9)在与第一区域(10)的下表面交界处具有多个起伏区域(13);每个所述起伏区域(13)都对应于相应的第二区域(11)之间。
2.根据权利要求I所述的一种具有过压保护的半导体器件，其特征在于，每个所述起伏区域(13)都对应位于相应的两个第二区域(11)之间的正中。
3.一种具有过压保护的双向极性半导体器件，其特征在于，它包括呈第一导电类型的衬底(9)， 设于所述衬底(9)上部且呈第二导电类型的第一区域(10)， 设于所述衬底(9)下部且呈第二导电类型的第四区域(17)， 设于所述第一区域(10)上部且都呈第一导电类型的多个第二区域(11)， 设于所述第四区域(17)下部且都呈第一导电类型的多个第五区域(18)， 连接于第一区域(10)、第二区域(11)的第一金属接触(15)， 连接于第四区域(17)、第五区域(18)的第三金属接触(19)； 所述衬底(9)在与第一区域(10)的下表面交界处具有多个起伏区域(13);所述衬底(9)在与第四区域(17)的上表面交界处具有多个凹陷区域(20);每个所述起伏区域(13)都对应于相应的第二区域(11)之间；每个所述凹陷区域(20)都对应于相应的第五区域(18)之间。
4.根据权利要求3所述的一种具有过压保护的双向极性半导体器件，其特征在于，每个所述起伏区域(13)都对应位于相应的两个第二区域(11)之间的正中；每个所述凹陷区域(20)都对应位于相应的两个第五区域(18)之间的正中。
专利摘要本实用新型涉及半导体器件，特别是一种具有过压保护的半导体器件及基于此器件的双向极性器件。本实用新型是通过以下技术方案得以实现的一种具有过压保护的半导体器件，它包括衬底，设于衬底上部的第一区域，设于第一区域上部的多个第二区域，设于衬底下表面的第三区域，连接于第一区域、第二区域的第一金属接触，连接于所述第三区域的第二金属接触；衬底在与第一区域的下表面交界处具有多个起伏区域；每个起伏区域都对应于相应的第二区域之间。相比背景技术，本实用新型在导通的过程中，靠近击穿处的阴极与阴极基区之间的PN结的电流密度，较不易达到半导体材料所能承受的临界值，提高了过电流承受能力，从而提高的器件工作的可靠性。
文档编号H01L29/45GK202585422SQ20122016852
公开日2012年12月5日 申请日期2012年4月20日 优先权日2012年4月20日
发明者谢可勋, 西里奥艾珀里亚科夫 申请人:谢可勋, 浙江美晶科技有限公司